[{"data":1,"prerenderedAt":65},["ShallowReactive",2],{"blog-microstrip-vs-stripline-cn":3},{"title":4,"description":5,"date":6,"lastUpdated":6,"category":7,"image":8,"readingTime":9,"wordCount":10,"timeRequired":11,"htmlContent":12,"faq":13,"tags":29,"slug":34,"sourceLocale":35,"availableLocales":36,"jsonld":41},"微带线 vs 带状线:如何选择 PCB 传输线结构","从阻抗几何、有效介电常数、传播时延、远端串扰(FEXT)、过孔 stub 和叠层成本,对比微带与带状线的工程取舍。","2026-10-30","technology","/assets/blogs/microstrip-vs-stripline/geometry.svg",4,651,"PT4M","\u003Cp>微带(microstrip)与带状线(stripline)之间,不存在一条固定频率分界线说"过了某 GHz 就必须换结构"——真正要做的是叠层与通道架构的权衡:\u003Cstrong>外层微带换面零过孔过渡、贴装直达\u003C/strong>,而\u003Cstrong>内层带状线有均匀介质屏蔽和上下双参考面\u003C/strong>。\u003C/p>\n\u003Cp>表层微带的一部分电磁场辐射进板子上方的空气和阻焊,内层带状线则被介质完整包裹、夹在两个参考面之间——这使两种结构在\u003Cstrong>目标阻抗(\u003Cspan class=\"math-inline\">Z\u003Csub>0\u003C/sub>\u003C/span>)所需线宽、传播时延(\u003Cspan class=\"math-inline\">t\u003Csub>pd\u003C/sub>\u003C/span>)、远端串扰(FEXT)、EMI 屏蔽与过孔 stub 反射\u003C/strong>上表现截然不同。\u003C/p>\n\u003Cp>\u003Cimg src=\"/assets/blogs/microstrip-vs-stripline/geometry.svg\" alt=\"表层微带与对称带状线横截面对比:电场线分布、线宽与计算阻抗\">\u003C/p>\n\u003Ch2>1. 电磁物理:场束缚如何改变信号行为\u003C/h2>\n\u003Cp>跑叠层场求解器之前,先对比两种传输线横截面如何塑造电磁传播(见 \u003Ca href=\"https://www.ti.com/lit/sprabi2\">TI KeyStone 硬件设计指南 SPRABI2D 附录 B\u003C/a>和 \u003Ca href=\"https://www.renesas.com/us/en/document/apn/1014-microstrip-vs-stripline-crosstalk-and-rms-phase-jitter\">Renesas/IDT 应用笔记 AN-1014\u003C/a>):\u003C/p>\n\u003Ctable>\n\u003Cthead>\n\u003Ctr>\n\u003Cth>工程维度\u003C/th>\n\u003Cth>表层微带(外层)\u003C/th>\n\u003Cth>对称/非对称带状线(内层)\u003C/th>\n\u003Cth>实际设计影响\u003C/th>\n\u003C/tr>\n\u003C/thead>\n\u003Ctbody>\u003Ctr>\n\u003Ctd>\u003Cstrong>介质环境\u003C/strong>\u003C/td>\n\u003Ctd>\u003Cstrong>非均匀:\u003C/strong> 下方基材(\u003Cspan class=\"math-inline\">ε\u003Csub>r\u003C/sub>\u003C/span>),上方空气(\u003Cspan class=\"math-inline\">ε\u003Csub>r\u003C/sub> = 1.0\u003C/span>)与 LPI 阻焊(\u003Cspan class=\"math-inline\">ε\u003Csub>r\u003C/sub> ≈ 3.3--3.8\u003C/span>)\u003C/td>\n\u003Ctd>\u003Cstrong>均匀(或芯板+半固化片):\u003C/strong> 全被介质包裹、夹在双参考面之间\u003C/td>\n\u003Ctd>微带有效介电常数更低(\u003Cspan class=\"math-inline\">ε\u003Csub>eff\u003C/sub> < ε\u003Csub>r\u003C/sub>\u003C/span>);带状线 \u003Cspan class=\"math-inline\">ε\u003Csub>eff\u003C/sub> ≈ ε\u003Csub>r\u003C/sub>\u003C/span>\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd>\u003Cstrong>传播时延(\u003Cspan class=\"math-inline\">t\u003Csub>pd\u003C/sub>\u003C/span>)\u003C/strong>\u003C/td>\n\u003Ctd>\u003Cstrong>更快\u003C/strong>(典型 FR-4/碳氢基材约 \u003Cspan class=\"math-inline\">5.4--6.0 ps/mm\u003C/span>)\u003C/td>\n\u003Ctd>\u003Cstrong>更慢\u003C/strong>(同介质约 \u003Cspan class=\"math-inline\">6.3--7.2 ps/mm\u003C/span>)\u003C/td>\n\u003Ctd>总线跨微带与带状层布线时,绝不能按毫米等长——\u003Cstrong>按皮秒飞行时间等长\u003C/strong>\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd>\u003Cstrong>远端串扰(FEXT)\u003C/strong>\u003C/td>\n\u003Ctd>\u003Cstrong>FEXT 高:\u003C/strong> 奇模场更多走空气,奇偶模速度不等(\u003Cspan class=\"math-inline\">v\u003Csub>odd\u003C/sub> ≠ v\u003Csub>even\u003C/sub>\u003C/span>),前向串扰累积\u003C/td>\n\u003Ctd>\u003Cstrong>理想近零 FEXT:\u003C/strong> 均匀介质中容性/感性耦合匹配(\u003Cspan class=\"math-inline\">v\u003Csub>odd\u003C/sub> ≈ v\u003Csub>even\u003C/sub>\u003C/span>)\u003C/td>\n\u003Ctd>同等串扰预算下带状线允许更密的线间距(\u003Ca href=\"https://www.renesas.com/us/en/document/apn/1014-microstrip-vs-stripline-crosstalk-and-rms-phase-jitter\">Renesas AN-1014\u003C/a>)\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd>\u003Cstrong>\u003Cspan class=\"math-inline\">50 Ω\u003C/span> 所需线宽(同最近参考面距离 \u003Cspan class=\"math-inline\">h\u003C/span>)\u003C/strong>\u003C/td>\n\u003Ctd>\u003Cstrong>更宽的线\u003C/strong>(单参考面单位宽度电容更低)\u003C/td>\n\u003Ctd>\u003Cstrong>更窄的线\u003C/strong>(双参考面加倍耦合电容,需更细导体)\u003C/td>\n\u003Ctd>带状线提高单层布线密度,但更细的铜增大直流与趋肤损耗\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd>\u003Cstrong>阻焊敏感度\u003C/strong>\u003C/td>\n\u003Ctd>\u003Cstrong>高:\u003C/strong> 表面阻焊使 \u003Cspan class=\"math-inline\">Z\u003Csub>0\u003C/sub>\u003C/span> 降低约 \u003Cspan class=\"math-inline\">2--3 Ω\u003C/span>,并引入高 \u003Cspan class=\"math-inline\">\\tanδ\u003C/span> 介质损耗\u003C/td>\n\u003Ctd>\u003Cstrong>零:\u003C/strong> 埋在内层,不受阻焊厚度波动与外部处理影响\u003C/td>\n\u003Ctd>\u003Cspan class=\"math-inline\">>10 GHz\u003C/span> RF 发射段常用开窗(不盖阻焊)微带以规避阻焊损耗\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd>\u003Cstrong>过孔过渡与 stub\u003C/strong>\u003C/td>\n\u003Ctd>\u003Cstrong>表贴直连零过渡:\u003C/strong> 顶面 SMD 脚间直接互连无需过孔\u003C/td>\n\u003Ctd>\u003Cstrong>至少 2 个过孔:\u003C/strong> 信号须从 L1 焊盘打孔到内层再回接收端\u003C/td>\n\u003Ctd>带状线的通孔形成\u003Cstrong>谐振开 stub\u003C/strong>,除非走深层带状或做背钻\u003C/td>\n\u003C/tr>\n\u003C/tbody>\u003C/table>\n\u003Ch2>2. 可复算几何对比:同线宽 vs 同 \u003Cspan class=\"math-inline\">50 Ω\u003C/span> 目标\u003C/h2>\n\u003Cp>常见 layout 错误:走线拥塞清理时把一根 \u003Cspan class=\"math-inline\">50 Ω\u003C/span> 线从 L1(微带)挪到 L3(带状),CAD 线宽却不动。我们用标准解析传输线方程做同几何对比,不依赖黑盒商业求解器:\u003C/p>\n\u003Cul>\n\u003Cli>\u003Cstrong>微带模型:\u003C/strong> 准静态 Hammerstad–Jensen 方程(\u003Ca href=\"https://qucs.sourceforge.net/tech/node75.html\">Qucs 技术文档,式 11.4、11.6、11.15–18\u003C/a>)。\u003C/li>\n\u003Cli>\u003Cstrong>对称带状线模型:\u003C/strong> 精确 Cohn 完全椭圆积分形式(\u003Cspan class=\"math-inline\">K(k)/K(k')\u003C/span>),实现见 \u003Ca href=\"https://docs.kicad.org/doxygen/coupled__stripline_8cpp_source.html\">KiCad \u003Ccode>coupled_stripline.cpp\u003C/code> 源码\u003C/a>与 \u003Ca href=\"https://www.polarinstruments.com/man/operator/Si6000b%20User%20Guide%20(A5%20format).pdf\">Polar Si6000b 技术附录\u003C/a>。\u003C/li>\n\u003Cli>\u003Cstrong>受控输入:\u003C/strong> 两种结构最近参考面距离相同(微带 \u003Cspan class=\"math-inline\">h = 0.20 mm\u003C/span>;对称带状线层间距 \u003Cspan class=\"math-inline\">B = 2h = 0.40 mm\u003C/span>),统一 \u003Cspan class=\"math-inline\">ε\u003Csub>r\u003C/sub> = 3.66\u003C/span>(典型碳氢 RF 板材的设计 Dk,见 \u003Ca href=\"/cn/blog/material-data-sheet-reading-pcb-stackup-materials/\">PCB 材料数据表阅读指南\u003C/a>);理想零铜厚(\u003Cspan class=\"math-inline\">t = 0\u003C/span>)、不盖阻焊、无损耗假设。\u003C/li>\n\u003C/ul>\n\u003Cp>\u003Cem>(下载并用标准 Python 3 运行 \u003Ccode>python calculate.py\u003C/code>:\u003Ca href=\"/assets/blogs/microstrip-vs-stripline/calculate.py\">calculate.py\u003C/a>、\u003Ca href=\"/assets/blogs/microstrip-vs-stripline/calculated-results.csv\">calculated-results.csv\u003C/a> 与\u003Ca href=\"/assets/blogs/microstrip-vs-stripline/README.md\">公式说明\u003C/a>。)\u003C/em>\u003C/p>\n\u003Ch3>实验 1:线宽固定 \u003Cspan class=\"math-inline\">W = 0.300 mm\u003C/span>\u003C/h3>\n\u003Cp>同样的 \u003Cspan class=\"math-inline\">0.300 mm\u003C/span> 线宽放在单参考面上方 \u003Cspan class=\"math-inline\">0.20 mm\u003C/span>(微带)与双参考面正中 \u003Cspan class=\"math-inline\">0.20 mm\u003C/span>(带状),加上参考面后单位长度电容增大,特性阻抗掉了 \u003Cstrong>\u003Cspan class=\"math-inline\">21.0 Ω\u003C/span>\u003C/strong>:\u003C/p>\n\u003Ctable>\n\u003Cthead>\n\u003Ctr>\n\u003Cth>结构(\u003Cspan class=\"math-inline\">h\u003Csub>nearest\u003C/sub> = 0.20 mm, ε\u003Csub>r\u003C/sub> = 3.66\u003C/span>)\u003C/th>\n\u003Cth align=\"right\">线宽(\u003Cspan class=\"math-inline\">W\u003C/span>)\u003C/th>\n\u003Cth align=\"right\">计算 \u003Cspan class=\"math-inline\">Z\u003Csub>0\u003C/sub>\u003C/span>\u003C/th>\n\u003Cth align=\"right\">有效介电常数(\u003Cspan class=\"math-inline\">ε\u003Csub>eff\u003C/sub>\u003C/span>)\u003C/th>\n\u003Cth>工程结论\u003C/th>\n\u003C/tr>\n\u003C/thead>\n\u003Ctbody>\u003Ctr>\n\u003Ctd>\u003Cstrong>表层微带\u003C/strong>(\u003Cspan class=\"math-inline\">h = 0.20 mm\u003C/span>,上方空气)\u003C/td>\n\u003Ctd align=\"right\">\u003Cspan class=\"math-inline\">0.300 mm\u003C/span>\u003C/td>\n\u003Ctd align=\"right\">\u003Cstrong>62.4 Ω\u003C/strong>\u003C/td>\n\u003Ctd align=\"right\">\u003Cspan class=\"math-inline\">2.768\u003C/span>\u003C/td>\n\u003Ctd>高于 \u003Cspan class=\"math-inline\">50 Ω\u003C/span> 目标 \u003Cspan class=\"math-inline\">12.4 Ω\u003C/span>;需加宽导体\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd>\u003Cstrong>对称带状线\u003C/strong>(\u003Cspan class=\"math-inline\">B = 0.40 mm\u003C/span>,双参考面)\u003C/td>\n\u003Ctd align=\"right\">\u003Cspan class=\"math-inline\">0.300 mm\u003C/span>\u003C/td>\n\u003Ctd align=\"right\">\u003Cstrong>41.4 Ω\u003C/strong>\u003C/td>\n\u003Ctd align=\"right\">\u003Cspan class=\"math-inline\">3.660\u003C/span>\u003C/td>\n\u003Ctd>低于目标 \u003Cspan class=\"math-inline\">8.6 Ω\u003C/span>;需收窄导体\u003C/td>\n\u003C/tr>\n\u003C/tbody>\u003C/table>\n\u003Ch3>实验 2:为 \u003Cspan class=\"math-inline\">50.0 Ω\u003C/span> 反解线宽\u003C/h3>\n\u003Cp>分别对两式按 \u003Cspan class=\"math-inline\">Z\u003Csub>0\u003C/sub> = 50.0 Ω\u003C/span> 求线宽,得到导体宽度与传播时延(\u003Cspan class=\"math-inline\">t\u003Csub>pd\u003C/sub> = √ε\u003Csub>eff\u003C/sub>/c\u003C/span>)的取舍:\u003C/p>\n\u003Ctable>\n\u003Cthead>\n\u003Ctr>\n\u003Cth>结构(按 \u003Cspan class=\"math-inline\">Z\u003Csub>0\u003C/sub> = 50.0 Ω\u003C/span> 设计)\u003C/th>\n\u003Cth align=\"right\">所需线宽(\u003Cspan class=\"math-inline\">W\u003Csub>50Ω\u003C/sub>\u003C/span>)\u003C/th>\n\u003Cth align=\"right\">有效介电常数(\u003Cspan class=\"math-inline\">ε\u003Csub>eff\u003C/sub>\u003C/span>)\u003C/th>\n\u003Cth align=\"right\">传播时延(\u003Cspan class=\"math-inline\">t\u003Csub>pd\u003C/sub>\u003C/span>)\u003C/th>\n\u003Cth align=\"right\">100 mm 走线的延迟\u003C/th>\n\u003C/tr>\n\u003C/thead>\n\u003Ctbody>\u003Ctr>\n\u003Ctd>\u003Cstrong>表层微带\u003C/strong>(\u003Cspan class=\"math-inline\">h = 0.20 mm\u003C/span>)\u003C/td>\n\u003Ctd align=\"right\">\u003Cstrong>0.438 mm\u003C/strong>\u003C/td>\n\u003Ctd align=\"right\">\u003Cstrong>2.858\u003C/strong>\u003C/td>\n\u003Ctd align=\"right\">\u003Cstrong>5.64 ps/mm\u003C/strong>\u003C/td>\n\u003Ctd align=\"right\">\u003Cstrong>564 ps\u003C/strong>\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd>\u003Cstrong>对称带状线\u003C/strong>(\u003Cspan class=\"math-inline\">B = 0.40 mm\u003C/span>)\u003C/td>\n\u003Ctd align=\"right\">\u003Cstrong>0.218 mm\u003C/strong>\u003C/td>\n\u003Ctd align=\"right\">\u003Cstrong>3.660\u003C/strong>\u003C/td>\n\u003Ctd align=\"right\">\u003Cstrong>6.38 ps/mm\u003C/strong>\u003C/td>\n\u003Ctd align=\"right\">\u003Cstrong>638 ps\u003C/strong>(慢 \u003Cspan class=\"math-inline\">+74 ps\u003C/span>)\u003C/td>\n\u003C/tr>\n\u003C/tbody>\u003C/table>\n\u003Cp>三个可直接落地的 layout 结论:\u003C/p>\n\u003Col>\n\u003Cli>\u003Cstrong>线宽与铜损取舍:\u003C/strong> 相同 \u003Cspan class=\"math-inline\">0.20 mm\u003C/span> 参考面距离下,\u003Cspan class=\"math-inline\">50 Ω\u003C/span> 带状线(\u003Cspan class=\"math-inline\">0.218 mm\u003C/span>)约为微带(\u003Cspan class=\"math-inline\">0.438 mm\u003C/span>)\u003Cstrong>一半宽\u003C/strong>。内层布线密度翻倍,但更窄的带状导体单位长度趋肤衰减更高——除非加大介质间距 \u003Cspan class=\"math-inline\">B\u003C/span>。\u003C/li>\n\u003Cli>\u003Cstrong>跨层飞行时间偏差:\u003C/strong> \u003Cspan class=\"math-inline\">100 mm\u003C/span> 走线,内层带状信号比表层微带晚到 \u003Cstrong>\u003Cspan class=\"math-inline\">74 ps\u003C/span>\u003C/strong>(\u003Cspan class=\"math-inline\">638\u003C/span> vs \u003Cspan class=\"math-inline\">564 ps\u003C/span>)。DDR 并行总线或时钟树跨内外层时,永远按**皮秒(\u003Cspan class=\"math-inline\">t\u003Csub>pd\u003C/sub>\u003C/span>)**而不是物理毫米调等长。\u003C/li>\n\u003Cli>\u003Cstrong>为什么量产叠层必须上 2D 场求解器:\u003C/strong> \u003Cspan class=\"math-inline\">t=0\u003C/span> 闭式模型隔离出结构差异,但实际 PCB 还有梯形铜厚(\u003Cspan class=\"math-inline\">t = 18--70 μm\u003C/span>)、微带表面阻焊、铜箔粗糙度(\u003Cspan class=\"math-inline\">R\u003Csub>z\u003C/sub>\u003C/span>),以及偏置/双带状叠层中半固化片与芯板 Dk 的差异。别把微带算出的 \u003Cspan class=\"math-inline\">ε\u003Csub>eff\u003C/sub> = 2.858\u003C/span> 回填进 2D 求解器的体介质 Dk 输入——给求解器材料的体 Dk,几何效应交给求解器算。\u003C/li>\n\u003C/ol>\n\u003Ch2>3. 评估整条通道:过孔 stub、回流路径与插损\u003C/h2>\n\u003Cp>均匀传输线段只是布线决策的一半。把关键网络在微带和带状之间迁移前,先评估\u003Cstrong>完整点对点通道\u003C/strong>:\u003C/p>\n\u003Cul>\n\u003Cli>\u003Cstrong>短距离 RF/微波发射段(优先微带或接地共面波导):\u003C/strong> RF 收发芯片到顶面滤波器、功放、同轴/天线发射段(约 \u003Cspan class=\"math-inline\">10--40 mm\u003C/span>)留在 L1,可完全消除两次过孔过渡与 stub。对 RF 走线做阻焊开窗还能去掉阻焊介质损耗。\u003C/li>\n\u003Cli>\u003Cstrong>密集多千兆 SerDes 与低抖动时钟(优先带状线+stub 控制):\u003C/strong> PCIe Gen 4/5/6、25G/56G/112G 以太网、DDR5 等长差分通道,外层被元件焊盘占满且有 FEXT 与 EMI 辐射时,走连续 \u003Ccode>GND\u003C/code> 平面间内层带状腔能隔离信号——前提是\u003Cstrong>每个信号过孔旁紧邻回流地缝合孔\u003C/strong>,并通过走深层带状(缩短 stub)或\u003Ca href=\"/cn/blog/backdrill-pcb/\">控深背钻\u003C/a>消除长 PTH 过孔 stub。\u003C/li>\n\u003Cli>\u003Cstrong>偏置/双带状线:\u003C/strong> 高层数板为省平面层,把两层信号层夹在同一对参考面之间(双带状/偏置带状),走线会更强耦合到较近面(\u003Cspan class=\"math-inline\">h\u003Csub>1\u003C/sub> < h\u003Csub>2\u003C/sub>\u003C/span>)。相邻偏置带状层走线要正交(或保持 \u003Cspan class=\"math-inline\">≥ 3W\u003C/span> 面对面间距),防止层间串扰。\u003C/li>\n\u003C/ul>\n\u003Ch2>4. 工程选型矩阵:什么时候用微带、什么时候用带状线\u003C/h2>\n\u003Ctable>\n\u003Cthead>\n\u003Ctr>\n\u003Cth>设计约束或通道要求\u003C/th>\n\u003Cth>推荐结构\u003C/th>\n\u003Cth>需核查的叠层与布局控制\u003C/th>\n\u003Cth>何时否决或改方案\u003C/th>\n\u003C/tr>\n\u003C/thead>\n\u003Ctbody>\u003Ctr>\n\u003Ctd>\u003Cstrong>短 RF 前端,需要探针/调试可达、零过孔不连续\u003C/strong>\u003C/td>\n\u003Ctd>\u003Cstrong>开窗表层微带\u003C/strong>(或接地共面波导)\u003C/td>\n\u003Ctd>下方 L2 连续地;RF 走线区阻焊开窗;ENIG/沉银镀层\u003C/td>\n\u003Ctd>顶面元件密集迫使多次换层、或有近距离并行走线时否决\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd>\u003Cstrong>高密度 SerDes/时钟/并行总线,要求低 FEXT 与 EMI 屏蔽\u003C/strong>\u003C/td>\n\u003Ctd>\u003Cstrong>对称或偏置带状线\u003C/strong>\u003C/td>\n\u003Ctd>上下参考面连续;每个信号换层孔 \u003Cspan class=\"math-inline\">1--2 mm\u003C/span> 内放地缝合孔\u003C/td>\n\u003Ctd>PTH 残留 stub 超过 Nyquist/谐波带宽下约 \u003Cspan class=\"math-inline\">λ/(4--10)\u003C/span> 时,否决或改\u003Cstrong>背钻/盲微孔\u003C/strong>\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd>\u003Cstrong>成本受限 4 层板(\u003Ccode>Sig-GND-PWR-Sig\u003C/code>)\u003C/strong>\u003C/td>\n\u003Ctd>\u003Cstrong>L1/L4 盖阻焊微带\u003C/strong>\u003C/td>\n\u003Ctd>L1 参考 L2 \u003Ccode>GND\u003C/code>;L4 若参考 L3 \u003Ccode>PWR\u003C/code>,换层处放高频去耦\u003C/td>\n\u003Ctd>高速差分对跨越 L3 电源层分割、无连续回流参考时避免\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd>\u003Cstrong>长背板/服务器主板链路,插损预算紧(\u003Cspan class=\"math-inline\">S\u003Csub>21\u003C/sub>\u003C/span>)\u003C/strong>\u003C/td>\n\u003Ctd>\u003Cstrong>低损耗板材宽导体带状线\u003C/strong>(Megtron 6 / Isola / Rogers 类)\u003C/td>\n\u003Ctd>加大介质间距 \u003Cspan class=\"math-inline\">B\u003C/span>,使 \u003Cspan class=\"math-inline\">50/100 Ω\u003C/span> 线宽保持 \u003Cspan class=\"math-inline\">0.18--0.25 mm\u003C/span> 以降低趋肤铜损;指定 HVLP/VLP 铜箔\u003C/td>\n\u003Ctd>若层数约束把带状线压进超薄介质(\u003Cspan class=\"math-inline\"><0.08 mm\u003C/span>)迫使线宽 \u003Cspan class=\"math-inline\"><0.10 mm\u003C/span>,导体损耗可能反超微带,别默认带状线总损耗更低\u003C/td>\n\u003C/tr>\n\u003C/tbody>\u003C/table>\n\u003Ch2>5. 叠层与阻抗表如何移交制造\u003C/h2>\n\u003Cp>拓扑和层归属定下来后,按\u003Ca href=\"/cn/blog/controlled-impedance-pcb-design-review/\">阻抗板设计审核清单\u003C/a>锁定制造规格。\u003Ca href=\"/cn/pcb-manufacturing/\">PCB 制造\u003C/a>询价时附:\u003C/p>\n\u003Col>\n\u003Cli>\u003Cstrong>拟定叠层与材料等级:\u003C/strong> 芯板/半固化片厚度、铜厚(外层镀铜 vs 内层基铜)、目标板材系列(常规高 Tg FR-4、中损耗、低损耗或 RF 混压)。\u003C/li>\n\u003Cli>\u003Cstrong>完整阻抗汇总表:\u003C/strong> 逐层列结构(\u003Ccode>Coated Microstrip\u003C/code>、\u003Ccode>Uncoated Microstrip\u003C/code>、\u003Ccode>Symmetric Stripline\u003C/code>、\u003Ccode>Offset Stripline\u003C/code>、\u003Ccode>Coplanar\u003C/code>)、单端/差分目标(\u003Cspan class=\"math-inline\">Ω ± %\u003C/span>)、参考层编号与 CAD 线宽线距。\u003C/li>\n\u003Cli>\u003Cstrong>CAM 线宽调整窗口:\u003C/strong> 明确板厂 CAM 是否允许为匹配实际压合介质厚度与蚀刻因子调整阻抗线宽 \u003Cspan class=\"math-inline\">± 10--15%\u003C/span>,还是改铜宽前必须提交叠层 EQ。\u003C/li>\n\u003C/ol>\n\u003Cp>HILPCB 的信号完整性与 CAM 团队对每一款\u003Ca href=\"/cn/products/multilayer-pcb/\">多层板\u003C/a>、\u003Ca href=\"/cn/products/high-speed-pcb/\">高速板\u003C/a>与 \u003Ca href=\"/cn/products/rogers-pcb/\">Rogers 射频板\u003C/a>用 2D 场求解建模,并与量产压合数据关联——提供 \u003Cstrong>±5% TDR 阻抗控制\u003C/strong>、**控深背钻(残留 stub \u003Cspan class=\"math-inline\"><10 mil\u003C/span>)**与最高 \u003Cstrong>40 GHz\u003C/strong> 抽样 VNA 测试。\u003Ca href=\"/cn/quote/\">提交报价\u003C/a>上传 Gerber/ODB++ 与叠层表,做工程阻抗审核。\u003C/p>\n\u003Cdiv data-component=\"BlogQuickQuoteInline\">\u003C/div>\n\n\u003C!-- faq:start -->\n\u003Ch2>常见问题\u003C/h2>\n\u003Ch3>同样的介质距离,为什么 50 Ω 带状线比 50 Ω 微带线更细?\u003C/h3>\n\u003Cp>特性阻抗与单位长度电容成反比(\u003Cspan class=\"math-inline\">Z\u003Csub>0\u003C/sub> = √L/C\u003C/span>)。带状导体夹在\u003Cstrong>上下两个\u003C/strong>参考面之间、且全部处于高介电常数介质中,同线宽下电容远高于"单参考面+上方空气"的微带。要把电容降回去恢复 \u003Cspan class=\"math-inline\">Z\u003Csub>0\u003C/sub> = 50 Ω\u003C/span>,带状导体只能做窄(或加大双参考面间距)。\u003C/p>\n\u003Ch3>为什么微带的远端串扰(FEXT)比对称带状线高?\u003C/h3>\n\u003Cp>均匀介质的带状线里,相邻两线的电(容性)耦合与磁(感性)耦合比例相等,奇模偶模相速相同(\u003Cspan class=\"math-inline\">v\u003Csub>odd\u003C/sub> = v\u003Csub>even\u003C/sub>\u003C/span>),理论上远端串扰相消。表层微带的电场线会 fringe 进板子上方空气,奇模场在空气中的能量占比高于偶模,造成速度差(\u003Cspan class=\"math-inline\">v\u003Csub>odd\u003C/sub> > v\u003Csub>even\u003C/sub>\u003C/span>),在接收端累积成显著的 FEXT 脉冲。\u003C/p>\n\u003Ch3>阻焊对外层微带阻抗影响有多大?\u003C/h3>\n\u003Cp>在微带上盖标准 LPI 阻焊(\u003Cspan class=\"math-inline\">15--30 μm\u003C/span> 厚,\u003Cspan class=\"math-inline\">ε\u003Csub>r\u003C/sub> ≈ 3.3--3.8\u003C/span>),导体正上方的空气界面被更高介电常数材料替换,单端特性阻抗通常下降 \u003Cstrong>\u003Cspan class=\"math-inline\">2--3 Ω\u003C/span>\u003C/strong>(差分阻抗降 \u003Cstrong>\u003Cspan class=\"math-inline\">3--5 Ω\u003C/span>\u003C/strong>)。定线宽前的 2D 场求解模型必须包含它。\u003C/p>\n\u003Ch3>什么情况下带状线反而比微带差?\u003C/h3>\n\u003Cp>两种情形:(1)从顶面 SMD 焊盘下到浅内层带状,留下\u003Cstrong>长通孔 stub\u003C/strong>,其四分之一波谐振在频谱上打出陷波;(2)层数受限的叠层把带状线压进超薄介质(\u003Cspan class=\"math-inline\"><0.08 mm\u003C/span>),被迫用 \u003Cspan class=\"math-inline\"><0.10 mm\u003C/span> 的窄线,其趋肤与铜粗糙度导体损耗超过省下的介质损耗。\u003C/p>\n\u003C!-- faq:end -->\n\u003Csection class=\"related-links\" aria-label=\"相关链接\">\u003Ch3 id=\"related-links\">相关链接\u003C/h3>\u003Cul>\u003Cli>\u003Ca href=\"/cn/blog/material-data-sheet-reading-pcb-stackup-materials/\">PCB 材料数据表精读:工程师必懂的 20 个叠层与材料问题\u003C/a>\u003C/li>\u003Cli>\u003Ca href=\"/assets/blogs/microstrip-vs-stripline/calculate.py\">calculate.py\u003C/a>\u003C/li>\u003Cli>\u003Ca href=\"/assets/blogs/microstrip-vs-stripline/calculated-results.csv\">calculated-results.csv\u003C/a>\u003C/li>\u003Cli>\u003Ca href=\"/assets/blogs/microstrip-vs-stripline/README.md\">公式说明\u003C/a>\u003C/li>\u003Cli>\u003Ca href=\"/cn/blog/backdrill-pcb/\">背钻 PCB (Backdrill PCB)：去除过孔残桩，保障高速信号完整性\u003C/a>\u003C/li>\u003Cli>\u003Ca href=\"/cn/blog/controlled-impedance-pcb-design-review/\">在制造发布前进行阻抗控制 PCB 设计评审\u003C/a>\u003C/li>\u003Cli>\u003Ca href=\"/cn/pcb-manufacturing/\">PCB 制造\u003C/a>\u003C/li>\u003C/ul>\u003C/section>",[14,18,21,25],{"question":15,"answer":16,"answerText":17},"同样的介质距离,为什么 50 Ω 带状线比 50 Ω 微带线更细?","特性阻抗与单位长度电容成反比($Z_0 = \\sqrt{L/C}$)。带状导体夹在**上下两个**参考面之间、且全部处于高介电常数介质中,同线宽下电容远高于\"单参考面+上方空气\"的微带。要把电容降回去恢复 $Z_0 = 50\\ \\Omega$,带状导体只能做窄(或加大双参考面间距)。","特性阻抗与单位长度电容成反比($Z_0 = \\sqrt{L/C}$)。带状导体夹在上下两个参考面之间、且全部处于高介电常数介质中,同线宽下电容远高于\"单参考面+上方空气\"的微带。要把电容降回去恢复 $Z_0 = 50\\ \\Omega$,带状导体只能做窄(或加大双参考面间距)。",{"question":19,"answer":20,"answerText":20},"为什么微带的远端串扰(FEXT)比对称带状线高?","均匀介质的带状线里,相邻两线的电(容性)耦合与磁(感性)耦合比例相等,奇模偶模相速相同($v_{\\text{odd}} = v_{\\text{even}}$),理论上远端串扰相消。表层微带的电场线会 fringe 进板子上方空气,奇模场在空气中的能量占比高于偶模,造成速度差($v_{\\text{odd}} > v_{\\text{even}}$),在接收端累积成显著的 FEXT 脉冲。",{"question":22,"answer":23,"answerText":24},"阻焊对外层微带阻抗影响有多大?","在微带上盖标准 LPI 阻焊($15\\text{--}30\\ \\mu\\text{m}$ 厚,$\\varepsilon_r \\approx 3.3\\text{--}3.8$),导体正上方的空气界面被更高介电常数材料替换,单端特性阻抗通常下降 **$2\\text{--}3\\ \\Omega$**(差分阻抗降 **$3\\text{--}5\\ \\Omega$**)。定线宽前的 2D 场求解模型必须包含它。","在微带上盖标准 LPI 阻焊($15\\text{--}30\\ \\mu\\text{m}$ 厚,$\\varepsilon_r \\approx 3.3\\text{--}3.8$),导体正上方的空气界面被更高介电常数材料替换,单端特性阻抗通常下降 $2\\text{--}3\\ \\Omega$(差分阻抗降 $3\\text{--}5\\ \\Omega$)。定线宽前的 2D 场求解模型必须包含它。",{"question":26,"answer":27,"answerText":28},"什么情况下带状线反而比微带差?","两种情形:(1)从顶面 SMD 焊盘下到浅内层带状,留下**长通孔 stub**,其四分之一波谐振在频谱上打出陷波;(2)层数受限的叠层把带状线压进超薄介质($\u003C0.08\\text{ mm}$),被迫用 $\u003C0.10\\text{ mm}$ 的窄线,其趋肤与铜粗糙度导体损耗超过省下的介质损耗。","两种情形:(1)从顶面 SMD 焊盘下到浅内层带状,留下长通孔 stub,其四分之一波谐振在频谱上打出陷波;(2)层数受限的叠层把带状线压进超薄介质($\u003C0.08\\text{ mm}$),被迫用 $\u003C0.10\\text{ mm}$ 的窄线,其趋肤与铜粗糙度导体损耗超过省下的介质损耗。",[30,31,32,33],"microstrip vs stripline","PCB transmission line","controlled impedance","high-speed PCB routing","microstrip-vs-stripline","cn",[37,38,35,39,40],"en","de","fr","ru",{"blog":42,"breadcrumb":51},{"@context":43,"@type":44,"headline":4,"description":5,"image":8,"url":45,"datePublished":6,"dateModified":6,"timeRequired":11,"keywords":46,"articleSection":7,"author":47,"publisher":50},"https://schema.org","BlogPosting","https://hilpcb.com/cn/blog/microstrip-vs-stripline/","microstrip vs stripline, PCB transmission line, controlled impedance, high-speed PCB routing",{"@type":48,"name":49},"Organization","HILPCB",{"@type":48,"name":49},{"@context":43,"@type":52,"itemListElement":53},"BreadcrumbList",[54,59,63],{"@type":55,"position":56,"name":57,"item":58},"ListItem",1,"Home","https://hilpcb.com/",{"@type":55,"position":60,"name":61,"item":62},2,"Blog","https://hilpcb.com/cn/blog/",{"@type":55,"position":64,"name":34,"item":45},3,1793496983175]