[{"data":1,"prerenderedAt":66},["ShallowReactive",2],{"blog-mosfet-symbol-pin-mapping-validation-de":3},{"title":4,"description":5,"date":6,"lastUpdated":6,"category":7,"image":8,"imageAlt":9,"readingTime":10,"wordCount":11,"timeRequired":12,"htmlContent":13,"faq":14,"tags":30,"slug":34,"sourceLocale":35,"availableLocales":36,"jsonld":42},"MOSFET-Symbole und Pin-Zuordnung: So prüfen Sie sie","Lesen Sie MOSFET-Symbolkonventionen und prüfen Sie die Anschlusszuordnung anhand des exakten Datenblatts, der Bibliothek und des Leiterplatten-Footprints vor der Design- und Fertigungsfreigabe.","2026-11-15","design","/assets/blogs/mosfet-symbol-identification/00-cover.webp","Schematisches MOSFET-Symbol mit separatem Body-Anschluss",11,2098,"PT11M","\u003Cp>Ein MOSFET-Symbol gibt Hinweise auf den Kanaltyp und manchmal auf den Betriebsmodus, \u003Cstrong>legt aber nicht die Pin-Reihenfolge des Gehäuses fest\u003C/strong>. Prüfen Sie vor der Freigabe das exakte Bauteil, die Symbolbibliothek und den Footprint anhand kontrollierter Herstellerdatenblätter und Gehäusedokumente.\u003C/p>\n\u003Cp>Einen Überblick über die Sprache von Schaltplänen finden Sie unter \u003Ca href=\"/de/blog/schematic-symbols/\">Schaltplansymbole\u003C/a>. Beim MOSFET ist die praktische Frage enger gefasst: Kann das Team jeden vorgesehenen elektrischen Anschluss vom Schaltplan über Bibliothek und Leiterplatte bis zu einer belegten physischen Verbindung nachverfolgen?\u003C/p>\n\u003Ch2>Erste Entscheidung: Was sagt das Symbol tatsächlich aus?\u003C/h2>\n\u003Cp>Beginnen Sie mit Gate, Drain, Source und, falls separat dargestellt, Body oder Bulk. Im üblichen MOSFET-Modell ist das Gate vom Kanal isoliert. Die Steuerspannung ist die \u003Cstrong>Gate-Source-Spannung\u003C/strong> VGS und nicht die gegen Masse gemessene Gate-Spannung, außer die Source liegt tatsächlich auf Masse.\u003C/p>\n\u003Cp>Ein Symbol kann auf zwei voneinander unabhängige Eigenschaften hinweisen:\u003C/p>\n\u003Cul>\n\u003Cli>\u003Cstrong>Kanaltyp:\u003C/strong> N-Kanal oder P-Kanal.\u003C/li>\n\u003Cli>\u003Cstrong>Betriebsmodus:\u003C/strong> Anreicherung oder Verarmung.\u003C/li>\n\u003C/ul>\n\u003Cp>Ein N-Kanal-Bauteil benötigt im Allgemeinen ein positiveres Gate gegenüber seiner Source, um die Kanalleitung zu erhöhen. Ein P-Kanal-Bauteil benötigt im Allgemeinen ein negativeres Gate gegenüber seiner Source. Diese Aussagen beschreiben die Gate-Steuerung, nicht eine universelle Richtung des Drainstroms für jedes Bauteil und jeden Betriebszustand.\u003C/p>\n\u003Cp>Bei einem \u003Cstrong>Anreicherungs-MOSFET\u003C/strong> ist der Kanal im normalen Betriebsmodell bei VGS = 0 nicht ausgebildet. Bei einem \u003Cstrong>Verarmungs-MOSFET\u003C/strong> besteht der Kanal bei VGS = 0; eine geeignete Gate-Source-Spannung kann seine Leitfähigkeit verringern. „Nicht ausgebildet“ bedeutet weder null Leckstrom noch, dass ein möglicher Body-Diodenpfad ausgeschlossen ist.\u003C/p>\n\u003Cp>\u003Cimg src=\"/assets/blogs/mosfet-symbol-identification/01-modes-readable.webp\" alt=\"N- und P-Kanal-MOSFET-Symbole im Anreicherungs- und Verarmungsbetrieb mit detaillierter Body-Pfeilkonvention\">\u003C/p>\n\u003Cp>\u003Cem>Geltungsbereich: Die Matrix veranschaulicht Symbolkonzepte und bestimmt weder die Identität noch die Pinbelegung eines bestimmten Bauteils.\u003C/em>\u003C/p>\n\u003Cp>Eine unterbrochene Kanallinie wird oft für den Anreicherungsbetrieb und eine durchgezogene Linie für den Verarmungsbetrieb verwendet. Das ist ein konventionsabhängiger Hinweis, kein Beweis: Eine Bibliothek kann einen anderen Stil verwenden oder den Unterschied weglassen. Prüfen Sie die Bauteilbeschreibung und elektrischen Kenndaten des Herstellers.\u003C/p>\n\u003Ch2>Den Pfeil nach seiner Funktion lesen\u003C/h2>\n\u003Cp>Wenden Sie keine allgemeine Eselsbrücke „Pfeil hinein“ oder „Pfeil hinaus“ auf alle MOSFET-Symbole an. Ermitteln Sie zuerst, \u003Cstrong>wo der Pfeil eingezeichnet ist und was er darstellt\u003C/strong>.\u003C/p>\n\u003Ch3>Body- oder Bulk-Pfeil\u003C/h3>\n\u003Cp>Bei einer verbreiteten Vier-Anschluss-Konvention stellt der Pfeil den Übergang zwischen Body und Kanal dar und zeigt vom P-dotierten zum N-dotierten Material. Bei einem N-Kanal-Bauteil mit P-dotiertem Body zeigt er daher zum N-dotierten Kanal. Bei einem P-Kanal-Bauteil mit N-dotiertem Body zeigt er vom P-dotierten Kanal zum Body.\u003C/p>\n\u003Cp>Der Pfeil kennzeichnet eine Übergangskonvention; er schreibt nicht vor, dass der Laststrom immer in Pfeilrichtung fließen muss.\u003C/p>\n\u003Ch3>Vereinfachter Pfeil am Source-Anschluss\u003C/h3>\n\u003Cp>Manche Drei-Anschluss-Symbole setzen den Pfeil stattdessen an den Source-Anschluss. Bei einer verbreiteten Source-Pfeilkonvention zeigt der N-Kanal-Pfeil nach außen und der P-Kanal-Pfeil nach innen. Diese scheinbare Richtung kann der entsprechenden Beschreibung des Body-Pfeils widersprechen, weil Pfeilposition und Bezug unterschiedlich sind.\u003C/p>\n\u003Cp>Ein Source-Pfeil ist nur innerhalb der Zeichnungs- oder Bibliothekskonvention aussagekräftig, die ihn definiert. Ist das Symbol unbekannt, konsultieren Sie die Bibliotheksdokumentation und das Bauteildatenblatt, statt allein aus dem Pfeil zu raten.\u003C/p>\n\u003Cp>\u003Cimg src=\"/assets/blogs/mosfet-symbol-identification/02-conventions-readable.webp\" alt=\"N-Kanal-Symbole mit Vergleich eines separaten Body-Pfeils und eines vereinfachten Source-Pfeils\">\u003C/p>\n\u003Cp>\u003Cem>Geltungsbereich: Der Vergleich betrifft Pfeilkonventionen und bestimmt weder eine Gehäuseansicht noch die physische Pin-Reihenfolge.\u003C/em>\u003C/p>\n\u003Ch2>Die Annahme zur Body-Diode prüfen\u003C/h2>\n\u003Cp>Bei einem \u003Cstrong>üblichen dreipoligen Silizium-Leistungs-MOSFET mit mit der Source verbundenem Body\u003C/strong> enthält die Struktur normalerweise eine Body-Drain-Diode:\u003C/p>\n\u003Cul>\n\u003Cli>Bei einem N-Kanal-Bauteil ist die Anode normalerweise an der Source und die Kathode am Drain.\u003C/li>\n\u003Cli>Bei einem P-Kanal-Bauteil ist die Anode normalerweise am Drain und die Kathode an der Source.\u003C/li>\n\u003C/ul>\n\u003Cp>Eine geeignete Spannung kann diese Diode in Durchlassrichtung betreiben, selbst wenn das Gate keinen Kanal ausbildet. Umgekehrt kann ein ausreichend angereicherter Kanal unter geeigneten Bedingungen Strom in beide Richtungen führen. Das Diodensymbol allein ist daher keine vollständige Betriebs- oder Schutzanalyse.\u003C/p>\n\u003Cp>Übertragen Sie diese Konstruktion nicht automatisch auf jeden MOSFET, integrierten Schalter, jede Technologie oder jedes Vier-Anschluss-Bauteil. Prüfen Sie das interne Diagramm, die Grenzwerte und die Betriebsbedingungen des konkreten Bauteils.\u003C/p>\n\u003Cp>\u003Cimg src=\"/assets/blogs/mosfet-symbol-identification/03-diode-readable.webp\" alt=\"Body-Dioden-Polarität bei üblichen dreipoligen N- und P-Kanal-Silizium-Leistungs-MOSFETs\">\u003C/p>\n\u003Cp>\u003Cem>Geltungsbereich: Die gezeigten Diodenrichtungen gelten für die angegebene Konstruktion mit Body an Source, nicht für alle Transistorstrukturen.\u003C/em>\u003C/p>\n\u003Ch2>Freigabeentscheidung: Zuordnung belegen, nicht nur das Bild prüfen\u003C/h2>\n\u003Cp>Ein Schaltplansymbol ist eine logische Schnittstelle. Ein Footprint ist eine physische Schnittstelle. Verbunden werden sie durch Bibliotheksdaten, die Symbolanschlüsse den Footprint-Pads zuordnen. Eine plausible Zeichnung kann eine falsche Zuordnung verbergen.\u003C/p>\n\u003Cp>Leiten Sie Kanalpolarität, genaue Bauteilidentität oder Anschlussreihenfolge nicht aus Footprint-Umriss, Gehäuseform, Montagefahne oder Ähnlichkeit mit einem anderen Transistor ab. Selbst wenn eine Bauteilfamilie eine vertraute Anordnung hat, müssen sich die kontrollierten Nachweise auf die \u003Cstrong>exakte Hersteller-Teilenummer und das freizugebende Gehäuse\u003C/strong> beziehen.\u003C/p>\n\u003Cp>Verfolgen Sie die gesamte Kette:\u003C/p>\n\u003Col>\n\u003Cli>Bestimmen Sie Gate, Drain und Source, wie sie im Design vorgesehen sind.\u003C/li>\n\u003Cli>Prüfen Sie die tatsächlichen Anschlussnamen \u003Cstrong>und Anschlussnummern\u003C/strong> der Symbolbibliothek.\u003C/li>\n\u003Cli>Beschaffen Sie die zutreffende Gehäusezeichnung des Herstellers und klären Sie deren Blickrichtung und Anschlusskennzeichnung.\u003C/li>\n\u003Cli>Prüfen Sie Pad-Nummern und Geometrie des tatsächlichen Footprints einschließlich einer etwaigen Fahne oder freiliegenden Kupferfläche.\u003C/li>\n\u003Cli>Vergleichen Sie diese Unterlagen mit Leiterplattenlayout und Bestückungszeichnung. Klären Sie jede Abweichung vor der Freigabe.\u003C/li>\n\u003C/ol>\n\u003Cp>Vorderansicht, Rückansicht und ein von der Leiterplattenseite betrachteter Footprint können täuschend ähnlich aussehen, obwohl sich die scheinbare Links-Rechts-Reihenfolge umkehrt. Halten Sie die Orientierung ausdrücklich fest und verlassen Sie sich nicht allein auf das Bild auf der Seite.\u003C/p>\n\u003Cp>Zum umfassenderen Übergang zwischen Schaltungsentwurf und Leiterplattenlayout siehe die \u003Ca href=\"/de/blog/schematic-to-workflow-pcb-design-basics/\">Checkliste für den Schaltplan-zu-Leiterplatte-Workflow\u003C/a>.\u003C/p>\n\u003Cp>\u003Cimg src=\"/assets/blogs/mosfet-symbol-identification/04-mapping-readable.webp\" alt=\"Nachweiskette vom vorgesehenen Anschluss über Symbol und Footprint zur physischen Verbindung; Zuordnungsfelder nicht verifiziert\">\u003C/p>\n\u003Cp>\u003Cem>Geltungsbereich: Die Kette unterstützt die Prüfung. Sie belegt für FQP30N06L weder numerische Pin-Zuordnungen noch eine Verbindung der Fahne.\u003C/em>\u003C/p>\n\u003Cp>Die folgende Tabelle ist ein \u003Cstrong>fiktives Prüfbeispiel\u003C/strong> und keine Pinbelegung von FQP30N06L oder einem anderen realen Bauteil. Angenommen, eine hypothetische Herstellerzeichnung verwendet die angegebene Draufsicht und bezeichnet die Anschlüsse 1, 2 und 3 als Gate, Drain beziehungsweise Source. Auch die Bibliotheks- und Leiterplatteneinträge sind erfunden; für dieses Beispiel wurde weder ein tatsächliches Herstellerdokument noch eine Platine geprüft.\u003C/p>\n\u003Ctable>\n\u003Cthead>\n\u003Ctr>\n\u003Cth>Vorgesehener Anschluss\u003C/th>\n\u003Cth>Fiktiver Symbol-Pin\u003C/th>\n\u003Cth>Angenommener Herstelleranschluss und Ansicht\u003C/th>\n\u003Cth>Fiktives Footprint-Pad und Leiterplattennetz\u003C/th>\n\u003Cth>Prüfergebnis\u003C/th>\n\u003C/tr>\n\u003C/thead>\n\u003Ctbody>\u003Ctr>\n\u003Ctd>Gate\u003C/td>\n\u003Ctd>1, auf \u003Ccode>GATE_CTRL\u003C/code>\u003C/td>\n\u003Ctd>Anschluss 1, Gate; Draufsicht\u003C/td>\n\u003Ctd>Pad 1, \u003Ccode>GATE_CTRL\u003C/code>\u003C/td>\n\u003Ctd>Die Einträge stimmen innerhalb dieses fiktiven Beispiels überein.\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd>Drain\u003C/td>\n\u003Ctd>2, auf \u003Ccode>DRAIN_LOAD\u003C/code>\u003C/td>\n\u003Ctd>Anschluss 2, Drain; Draufsicht\u003C/td>\n\u003Ctd>Pad 2, \u003Ccode>SOURCE_RETURN\u003C/code>\u003C/td>\n\u003Ctd>\u003Cstrong>Anhalten:\u003C/strong> Das Leiterplattennetz widerspricht dem vorgesehenen Drain-Netz.\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd>Source\u003C/td>\n\u003Ctd>3, auf \u003Ccode>SOURCE_RETURN\u003C/code>\u003C/td>\n\u003Ctd>Anschluss 3, Source; Draufsicht\u003C/td>\n\u003Ctd>Pad 3, \u003Ccode>SOURCE_RETURN\u003C/code>\u003C/td>\n\u003Ctd>Die Einträge stimmen innerhalb dieses fiktiven Beispiels überein.\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd>Fahne oder freiliegendes Pad, falls vorhanden\u003C/td>\n\u003Ctd>Nicht angenommen\u003C/td>\n\u003Ctd>Verbindung in diesem Beispiel nicht belegt\u003C/td>\n\u003Ctd>Physisches Merkmal und Kupferverbindung nicht belegt\u003C/td>\n\u003Ctd>\u003Cstrong>Anhalten\u003C/strong>, bis die zutreffende Zeichnung und das Layout das Merkmal klären.\u003C/td>\n\u003C/tr>\n\u003C/tbody>\u003C/table>\n\u003Cp>Verfolgen Sie bei der fiktiven Drain-Abweichung die tatsächlichen Designdaten, um die Ursache zu finden, korrigieren Sie die zuständige Bibliothek oder das Layout und erzeugen Sie die kontrollierten Ausgaben vor einer erneuten Prüfung neu. Benennen Sie nicht einfach ein Netz um, damit die Unterlagen übereinzustimmen scheinen. Übereinstimmung in dieser Tabelle belegt noch keine physische Passform, Zeichnungsansicht, Bestückungsorientierung oder elektrische Eignung.\u003C/p>\n\u003Cp>Führen Sie für jede reale Bauteil- und Bibliothekskombination einen eigenen Datensatz. Dokumentieren Sie die genaue Hersteller-Teilenummer, Dokumentrevision, Zeichnungsansicht, Symbol-Pinnummern, Footprint-Pads und Kupferverbindungen; fügen Sie, wo relevant, separate Zeilen für Body, freiliegendes Pad oder Fahne hinzu. Wenn das zutreffende Herstellerdokument eine benötigte Gehäuse-Signal- oder Fahnenverbindung nicht ausdrücklich belegt, fordern Sie eine kontrollierte Zeichnung oder schriftliche Klärung an. Lassen Sie die Zuordnung offen, statt die Lücke aus Gewohnheit zu füllen.\u003C/p>\n\u003Cp>\u003Cstrong>ERC und DRC sind notwendig, reichen aber nicht aus.\u003C/strong> Die elektrische Regelprüfung kann Regeln anhand des Symbols und Netzlistenstands prüfen, den sie erhalten hat; die Designregelprüfung kann Layoutvorgaben anhand der erhaltenen Leiterplattendaten prüfen. Keine der beiden Prüfungen kann beweisen, dass eine durchgehend nummerierte, aber falsche Bibliothekszuordnung zum realen Bauteil passt.\u003C/p>\n\u003Ch2>Abgegrenztes Beispiel: FQP30N06L Rev. C1\u003C/h2>\n\u003Cp>Die folgenden Werte gelten ausschließlich für das geprüfte \u003Cstrong>\u003Ca href=\"https://www.onsemi.com/pdf/datasheet/fqp30n06l-d.pdf\">Herstellerdatenblatt FQP30N06L, Rev. C1\u003C/a>\u003C/strong> und bei \u003Cstrong>Gehäusetemperatur TC = 25 °C, sofern nicht anders angegeben\u003C/strong>. Sie veranschaulichen, warum Symbolidentifikation und Auswahl des Gate-Treibers getrennte Prüfungen sind; sie sind keine allgemeine Entwurfsempfehlung. Prüfen Sie vor Verwendung die für die exakte Bestellvariante geltende aktuelle Dokumentation.\u003C/p>\n\u003Cp>Das Dokument kennzeichnet das Bauteil als N-Kanal und gibt an:\u003C/p>\n\u003Cul>\n\u003Cli>\u003Cstrong>Gate-Schwellenspannung:\u003C/strong> 1,0 bis 2,5 V, gemessen bei VDS = VGS und ID = 250 µA.\u003C/li>\n\u003Cli>\u003Cstrong>Maximaler RDS(on):\u003C/strong> 35 mΩ bei VGS = 10 V und ID = 16 A.\u003C/li>\n\u003Cli>\u003Cstrong>Maximaler RDS(on):\u003C/strong> 45 mΩ bei VGS = 5 V und ID = 16 A.\u003C/li>\n\u003C/ul>\n\u003Cp>Die Schwelle wird bei einem sehr kleinen Prüfstrom gemessen. Sie ist \u003Cstrong>nicht\u003C/strong> die Gate-Ansteuerung, die für einen niedrigen Einschaltwiderstand erforderlich ist. Vergleichen Sie beim Entwurf die verfügbare Gate-Source-Ansteuerung und ihre Toleranzen mit den zutreffenden Datenblattbedingungen und bewerten Sie anschließend Verluste, Temperatur, Transienten und den übrigen Betriebsbereich.\u003C/p>\n\u003Cp>\u003Cimg src=\"/assets/blogs/mosfet-symbol-identification/05-threshold-readable.webp\" alt=\"FQP30N06L-Schwellenmessung und festgelegte Testbedingungen für den Einschaltwiderstand\">\u003C/p>\n\u003Cp>\u003Cem>Geltungsbereich: Die Abbildung vergleicht Prüfbedingungen; sie ist keine Empfehlung zur Gate-Ansteuerung.\u003C/em>\u003C/p>\n\u003Cp>Das geprüfte Dokument zeigt G, D und S, \u003Cstrong>legt aber weder die numerische Zuordnung zwischen Gehäuseanschlüssen und Signalen noch die Fahnenverbindung ausdrücklich fest\u003C/strong>. Leiten Sie aus diesem Beispiel keine physischen Pin- oder Footprint-Pad-Nummern ab und nehmen Sie keine Fahnenverbindung an. Beschaffen Sie vor der Freigabe der Bibliothekszuordnung ausreichende kontrollierte Gehäusenachweise für die exakte Bestellvariante.\u003C/p>\n\u003Ch2>Freigabe-Checkliste vom Symbol zum Bauteil\u003C/h2>\n\u003Cp>Vor der Freigabe des Designpakets sollte der Designer oder Bibliotheksverantwortliche Folgendes dokumentieren und prüfen:\u003C/p>\n\u003Cul>\n\u003Cli>\u003Cinput disabled=\"\" type=\"checkbox\"> \u003Cstrong>Identität:\u003C/strong> exakte Hersteller-Teilenummer, Bestellsuffix und Gehäuse; genehmigte Alternativen werden einzeln geprüft, statt als gleichwertig vorausgesetzt.\u003C/li>\n\u003Cli>\u003Cinput disabled=\"\" type=\"checkbox\"> \u003Cstrong>Dokumentenkontrolle:\u003C/strong> Titel und Revision des Herstellerdokuments sowie zutreffende Gehäusezeichnung; Blickrichtung und etwaige Herstellerklärungen sind dokumentiert.\u003C/li>\n\u003Cli>\u003Cinput disabled=\"\" type=\"checkbox\"> \u003Cstrong>Elektrische Absicht:\u003C/strong> N-/P-Kanal, Anreicherungs-/Verarmungsmodus, Bezug der Gate-Ansteuerung und Betriebsanforderungen anhand des exakten Bauteils geprüft.\u003C/li>\n\u003Cli>\u003Cinput disabled=\"\" type=\"checkbox\"> \u003Cstrong>Bibliothekszuordnung:\u003C/strong> Symbolanschlussnamen und -nummern anhand der Nachweistabelle bis zu den Footprint-Pads verfolgt; Behandlung von Fahne oder freiliegendem Pad, falls relevant, geklärt.\u003C/li>\n\u003Cli>\u003Cinput disabled=\"\" type=\"checkbox\"> \u003Cstrong>Designdateien:\u003C/strong> freigegebener Schaltplan und Netzliste, native oder versionierte Symbol- und Footprint-Bibliotheken, Leiterplattenlayout sowie Fertigungsdaten einschließlich Kupfer- und Bohrdaten.\u003C/li>\n\u003Cli>\u003Cinput disabled=\"\" type=\"checkbox\"> \u003Cstrong>Bestückungsunterlagen:\u003C/strong> kontrollierte BOM, Bestückungszeichnung, Platzierungs-/Schwerpunktdaten, Referenzbezeichnungen, Orientierungskonvention und besondere Handhabungs- oder Prüfanweisungen.\u003C/li>\n\u003Cli>\u003Cinput disabled=\"\" type=\"checkbox\"> \u003Cstrong>Genehmigung:\u003C/strong> Der zuständige Zeichnungsverantwortliche genehmigt Zuordnung, Gehäuseansicht, Bestückungsorientierung und Revisionsstand; ungeklärte Nachweise verhindern die Freigabe.\u003C/li>\n\u003Cli>\u003Cinput disabled=\"\" type=\"checkbox\"> \u003Cstrong>Erstmuster:\u003C/strong> Geforderte Prüfungen und Abnahmekriterien stehen im Fertigungspaket; Verantwortliche für Prüfung und Entscheidung sind benannt.\u003C/li>\n\u003C/ul>\n\u003Cp>Fordern Sie bei der Erstmusterprüfung den Abgleich des bestückten Bauteils und seiner verfügbaren Kennzeichnung mit den genehmigten Unterlagen, der Platzierungsorientierung mit der kontrollierten Zeichnung sowie der vorgesehenen Anschlüsse zur Leiterplatte mit der genehmigten Zuordnung. Legen Sie je nach Anwendbarkeit Lötstellen- oder Prüfung freiliegender Merkmale sowie Durchgangs-, Kurzschluss- oder eingeschaltete Prüfungen mit sicheren Bedingungen und Abnahmegrenzen fest. Eine Kennzeichnung oder ein Prüfergebnis allein beweist nicht die vollständige Leistung des Halbleiters.\u003C/p>\n\u003Cp>Wenn ein anderes Bauteil vorgeschlagen wird, dokumentieren Sie Änderung und erforderliche Genehmigungen mit der \u003Ca href=\"/de/blog/pcb-component-substitution-approval/\">Checkliste zur Freigabe von Bauteilsubstitutionen\u003C/a>. Die \u003Ca href=\"/de/blog/pcb-assembly-inspection-report/\">Checkliste für den PCB-Baugruppenprüfbericht\u003C/a> hilft, den vereinbarten Prüfumfang und Ausnahmen festzuhalten.\u003C/p>\n\u003Cp>Für ein Montageangebot senden Sie die kontrollierte BOM, Designdateien, verifizierte Zuordnung und offene Fragen über die \u003Ca href=\"/de/quote/\">Angebotsseite\u003C/a>. Der \u003Ca href=\"/de/blog/pcb-assembly-quote/\">Leitfaden für PCB-Montageangebote\u003C/a> erläutert die für den Vergleich von Lieferantenantworten erforderlichen Angaben.\u003C/p>\n\u003Cdiv data-component=\"BlogQuickQuoteInline\">\u003C/div>\n\n\u003Ch2>Verantwortlichkeiten klar trennen\u003C/h2>\n\u003Cp>Der \u003Cstrong>Designer und Bibliotheksverantwortliche\u003C/strong> tragen die Verantwortung für die Designabsicht und die korrekte Symbol-Footprint-Zuordnung. Sie wählen das Bauteil aus, klären Mehrdeutigkeiten, kontrollieren Revisionen und genehmigen die Zeichnung.\u003C/p>\n\u003Cp>Der \u003Cstrong>Bauteilhersteller\u003C/strong> stellt zutreffende Bauteilspezifikationen und Gehäuseinformationen bereit und gibt bei Bedarf Klarstellungen. Seine Dokumentation stützt die Zuordnung, genehmigt aber nicht automatisch die Bibliothek oder Leiterplatte des Kunden.\u003C/p>\n\u003Cp>Der \u003Cstrong>Leiterplattenbestücker\u003C/strong> fertigt und prüft nach dem vereinbarten kontrollierten Paket und meldet Abweichungen. Die Bestückungsprüfung ersetzt nicht die Genehmigung der Anschlusszuordnung durch den Designverantwortlichen.\u003C/p>\n\u003Cp>Der \u003Cstrong>Systemqualifizierungsverantwortliche\u003C/strong> legt die für die Anwendung geeignete Produktverifikation fest und führt sie durch, einschließlich elektrischer und thermischer Grenzwerte, Fehlerverhalten und Abnahmekriterien. Das Bestehen einer Fertigungsprüfung qualifiziert das System nicht automatisch.\u003C/p>\n\u003C!-- faq:start -->\n\n\u003Ch2>Häufig gestellte Fragen\u003C/h2>\n\u003Ch3>Kann ein Pfeil allein jeden MOSFET identifizieren?\u003C/h3>\n\u003Cp>Nein. Seine Bedeutung hängt davon ab, ob es ein Body-Pfeil, ein Source-Pfeil oder eine andere Bibliotheksdarstellung ist. Halten Sie sich an die Symbolkonvention und prüfen Sie das Bauteil anhand der Herstellerunterlagen.\u003C/p>\n\u003Ch3>Beweist ein gestrichelter Kanal den Anreicherungsbetrieb?\u003C/h3>\n\u003Cp>Nicht universell. Eine gestrichelte oder unterbrochene Linie ist ein verbreiteter Hinweis auf den Anreicherungsbetrieb, eine durchgezogene Linie wird oft für den Verarmungsbetrieb verwendet. Eine Zeichnung kann eine andere Konvention nutzen oder den Unterschied weglassen.\u003C/p>\n\u003Ch3>Kann ich die Gate-Schwellenspannung als erforderliche Ansteuerspannung verwenden?\u003C/h3>\n\u003Cp>Nein. Die Schwelle ist für eine bestimmte Prüfbedingung angegeben und belegt keinen niedrigen Einschaltwiderstand. Prüfen Sie RDS(on) bei einem zutreffenden VGS und Strom und bewerten Sie dann die vollständigen Betriebsbedingungen.\u003C/p>\n\u003Ch3>Erkennen ERC oder DRC vertauschte MOSFET-Anschlüsse?\u003C/h3>\n\u003Cp>Nicht zuverlässig. Beide Prüfungen können bestehen, wenn Schaltplan und Layout intern konsistent sind, aber die Symbol-zu-Bauteil-Zuordnung der Bibliothek falsch ist.\u003C/p>\n\u003Ch3>Was, wenn das Gehäusedokument eine Fahnen- oder Pin-Verbindung nicht ausdrücklich angibt?\u003C/h3>\n\u003Cp>Lassen Sie sie unverifiziert und beschaffen Sie zutreffende kontrollierte Herstellerbelege oder eine Klärung. Leiten Sie die Verbindung nicht aus dem Gehäuseaussehen oder der Pinbelegung eines anderen Bauteils ab.\u003C/p>\n\u003C!-- faq:end -->\n\u003Csection class=\"related-links\" aria-label=\"Weiterführende Links\">\u003Ch3 id=\"related-links\">Weiterführende Links\u003C/h3>\u003Cul>\u003Cli>\u003Ca href=\"/de/blog/schematic-symbols/\">Schaltplansymbole meistern: Ein umfassender Leitfaden für Ingenieure und Hobbyisten\u003C/a>\u003C/li>\u003Cli>\u003Ca href=\"/de/blog/schematic-to-workflow-pcb-design-basics/\">Schematic to PCB workflow: häufige PCB-Design-Probleme und praktische Checkliste\u003C/a>\u003C/li>\u003Cli>\u003Ca href=\"/de/blog/pcb-component-substitution-approval/\">Bauteilersatz auf Leiterplatten: Checkliste für die Freigabe\u003C/a>\u003C/li>\u003Cli>\u003Ca href=\"/de/blog/pcb-assembly-inspection-report/\">Format eines Prüfberichts für bestückte Leiterplatten: Vorlage und Checkliste\u003C/a>\u003C/li>\u003Cli>\u003Ca href=\"/de/quote/\">Angebotsseite\u003C/a>\u003C/li>\u003Cli>\u003Ca href=\"/de/blog/pcb-assembly-quote/\">Leitfaden für Bestückungsangebote: Unterlagen, Kosten und Vergleich\u003C/a>\u003C/li>\u003C/ul>\u003C/section>",[15,18,21,24,27],{"question":16,"answer":17,"answerText":17},"Kann ein Pfeil allein jeden MOSFET identifizieren?","Nein. Seine Bedeutung hängt davon ab, ob es ein Body-Pfeil, ein Source-Pfeil oder eine andere Bibliotheksdarstellung ist. Halten Sie sich an die Symbolkonvention und prüfen Sie das Bauteil anhand der Herstellerunterlagen.",{"question":19,"answer":20,"answerText":20},"Beweist ein gestrichelter Kanal den Anreicherungsbetrieb?","Nicht universell. Eine gestrichelte oder unterbrochene Linie ist ein verbreiteter Hinweis auf den Anreicherungsbetrieb, eine durchgezogene Linie wird oft für den Verarmungsbetrieb verwendet. Eine Zeichnung kann eine andere Konvention nutzen oder den Unterschied weglassen.",{"question":22,"answer":23,"answerText":23},"Kann ich die Gate-Schwellenspannung als erforderliche Ansteuerspannung verwenden?","Nein. Die Schwelle ist für eine bestimmte Prüfbedingung angegeben und belegt keinen niedrigen Einschaltwiderstand. Prüfen Sie RDS(on) bei einem zutreffenden VGS und Strom und bewerten Sie dann die vollständigen Betriebsbedingungen.",{"question":25,"answer":26,"answerText":26},"Erkennen ERC oder DRC vertauschte MOSFET-Anschlüsse?","Nicht zuverlässig. Beide Prüfungen können bestehen, wenn Schaltplan und Layout intern konsistent sind, aber die Symbol-zu-Bauteil-Zuordnung der Bibliothek falsch ist.",{"question":28,"answer":29,"answerText":29},"Was, wenn das Gehäusedokument eine Fahnen- oder Pin-Verbindung nicht ausdrücklich angibt?","Lassen Sie sie unverifiziert und beschaffen Sie zutreffende kontrollierte Herstellerbelege oder eine Klärung. Leiten Sie die Verbindung nicht aus dem Gehäuseaussehen oder der Pinbelegung eines anderen Bauteils ab.",[31,32,33],"MOSFET-Symbol","Leiterplattendesign","Pin-Zuordnung","mosfet-symbol-pin-mapping-validation","de",[37,35,38,39,40,41],"en","it","cn","fr","ru",{"blog":43,"breadcrumb":52},{"@context":44,"@type":45,"headline":4,"description":5,"image":8,"url":46,"datePublished":6,"dateModified":6,"timeRequired":12,"keywords":47,"articleSection":7,"author":48,"publisher":51},"https://schema.org","BlogPosting","https://hilpcb.com/de/blog/mosfet-symbol-pin-mapping-validation/","MOSFET-Symbol, Leiterplattendesign, Pin-Zuordnung",{"@type":49,"name":50},"Organization","HILPCB",{"@type":49,"name":50},{"@context":44,"@type":53,"itemListElement":54},"BreadcrumbList",[55,60,64],{"@type":56,"position":57,"name":58,"item":59},"ListItem",1,"Home","https://hilpcb.com/",{"@type":56,"position":61,"name":62,"item":63},2,"Blog","https://hilpcb.com/de/blog/",{"@type":56,"position":65,"name":34,"item":46},3,1794758747193]