[{"data":1,"prerenderedAt":64},["ShallowReactive",2],{"blog-pcb-copper-thieving-de":3},{"title":4,"description":5,"date":6,"lastUpdated":6,"category":7,"image":8,"readingTime":9,"wordCount":10,"timeRequired":11,"htmlContent":12,"faq":13,"tags":28,"slug":33,"sourceLocale":34,"availableLocales":35,"jsonld":40},"Copper Thieving und Kupferbalance: CAM-Vorschläge richtig prüfen","Die Galvanikphysik hinter Diebstahlskupfer und Presskupferbalance verstehen und CAM-Thieving-Overlays zonenweise freigeben, ablehnen oder zurückstellen.","2026-10-28","technology","/assets/blogs/pcb-copper-thieving/bounded-thieving-proposal.svg",8,1500,"PT8M","\u003Cp>Wenn der CAM-Ingenieur des Werks um „Thieving zur Galvanikbalance" bittet, ist ein pauschales „OK" ohne Blick auf das zurückgeschickte Gerber-Overlay einer der schnellsten Wege, eine RF-Antenne zu verstimmen, die Impedanz der Außenlagen-Mikrostreifen zu verschieben oder Hochspannungs-Kriechstrecken zu verkürzen. Umgekehrt setzt ein totales Verbot jeglichen Kupferzusatzes isolierte Außenbahnen und Lochzylinder massiver Galvanikdicken- und Ätzunterätzungsgefahr aus.\u003C/p>\n\u003Cp>Die richtige Engineering-Entscheidung trennt zuerst drei Begriffe, die Fertigungsnotizen oft vermischen — \u003Cstrong>Galvanik-Thieving\u003C/strong>, \u003Cstrong>Presskupferbalance\u003C/strong> und \u003Cstrong>funktionales Massepolygon\u003C/strong> — und bewertet dann die vorgeschlagene CAM-Geometrie gegen die elektrischen Keepouts des Boards. Zu symmetrischen Aufbauten und dickem Kupfer für Leistungsanwendungen siehe den \u003Ca href=\"/de/blog/high-current-copper-balancing-pcb-stackup-materials/\">Hochstrom-Kupferbalance-Leitfaden\u003C/a>.\u003C/p>\n\u003Cp>\u003Cimg src=\"/assets/blogs/pcb-copper-thieving/bounded-thieving-proposal.svg\" alt=\"CAM-Thieving-Overlay-Review: freigegebener Randbereich, abgelehnter RF-Keepout-Eingriff, zurückgestellte L2-Massefläche\">\u003C/p>\n\u003Ch2>1. Galvanikphysik: warum isolierte Leiterbahnen ohne Thieving überplattieren\u003C/h2>\n\u003Cp>Bei der Außenlagen-Mustergalvanik hängt das gebohrte, chemisch verkupferte Panel als Kathode im Bad. Trockenfilm-Resist bedeckt den später zu ätzenden Grund und legt nur die Zielbahnen, -pads und -lochzylinder für Elektrolytkupfer (und danach das Zinn-Ätzresist) frei.\u003C/p>\n\u003Cp>Wie die veröffentlichte Galvanik-Dokumentation zeigt, verteilt sich der Plattierstrom bei stark unterschiedlicher Kupferdichte auf dem Panel nicht gleichmäßig:\u003C/p>\n\u003Cul>\n\u003Cli>\u003Cstrong>Lokale hohe Stromdichte auf isolierten Strukturen:\u003C/strong> Die Feldlinien bündeln sich auf isolierten Bahnen oder verstreuten Stecker-Pads, die von großem nackten Dielektrikum (Resist) umgeben sind. Die lokale Abscheiderate steigt mit der lokalen Stromdichte (\u003Cspan class=\"math-inline\">J\u003C/span>); die isolierten Strukturen ziehen überdickes Kupfer und Zinn an.\u003C/li>\n\u003Cli>\u003Cstrong>Mushrooming, Unterätzung und dünner Lötstopp:\u003C/strong> Wächst das Kupfer über die Resist-Seitenwand hinaus, breitet es sich seitlich aus („Mushrooming"). Das Ätzen dicken Kupfers braucht längere Badzeiten und erzeugt Unterätzung an Feinpitchbahnen; überhöhte isolierte Bahnen ragen über die Soll-Leiterhöhe, sodass der Lötstopp an den oberen Kanten dünner wird.\u003C/li>\n\u003Cli>\u003Cstrong>Ausgedünnte Stromdichte in Clustern:\u003C/strong> Gleichzeitig teilen sich BGA- oder Bus-Dichtebereiche den lokalen Strom; ohne Badstrom- oder Zeitkorrektur kann die Lochkupferdicke unter das Ziel fallen (PTH \u003Cspan class=\"math-inline\">< 20 μm\u003C/span>).\u003C/li>\n\u003C/ul>\n\u003Cp>Das Hinzufügen von \u003Cstrong>Thieving\u003C/strong> — nichtfunktionalen Kupferopfer-Punkten/-Quadraten/-Gleisen, im Panelrand oft „Robber Bars" genannt — vergrößert die kathodisch exponierte Fläche in dünnen Zonen und „stiehlt" den isolierten Bahnen Stromdichte, sodass die galvanische Dicke über das Board in ein engeres Fenster fällt. Werke bewerten die Dichte vor der Freigabe meist mit Karten wie dem veröffentlichter Plating Index.\u003C/p>\n\u003Ch2>2. Drei oft vermischte Anfragen — nach Kategorie trennen\u003C/h2>\n\u003Cp>Desinguides und CAM-Häuser benennen „Thieving" und „Balancing" uneinheitlich. Klassifizieren Sie Lieferantenvorschläge daher nach \u003Cstrong>Lage, mechanisch-elektrischer Funktion und Netzanschluss\u003C/strong> statt nach dem Begriff in der E-Mail:\u003C/p>\n\u003Ctable>\n\u003Cthead>\n\u003Ctr>\n\u003Cth>Engineering-Begriff\u003C/th>\n\u003Cth>Haupt-Fertigungsmechanismus\u003C/th>\n\u003Cth>Typische Lage & Position\u003C/th>\n\u003Cth>Elektrischer Anschluss\u003C/th>\n\u003Cth>Wer darf Änderungen genehmigen\u003C/th>\n\u003C/tr>\n\u003C/thead>\n\u003Ctbody>\u003Ctr>\n\u003Ctd>\u003Cstrong>Galvanik-Thieving (Robber-Muster)\u003C/strong>\u003C/td>\n\u003Ctd>Kathoden-Stromdichte (\u003Cspan class=\"math-inline\">J\u003C/span>) der Außenlagen- und Lochgalvanik ausgleichen\u003C/td>\n\u003Ctd>Außenlagen (oben/unten), Panelrand oder offene Boardbereiche\u003C/td>\n\u003Ctd>\u003Cstrong>Elektrisch isolierte (schwimmende)\u003C/strong> Punkte/Quadrate ohne Netz\u003C/td>\n\u003Ctd>Panelrand-Ausschussfläche je Bestellvereinbarung durch CAM; \u003Cstrong>Board-interne Zusätze erfordern Designfreigabe\u003C/strong>\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd>\u003Cstrong>Presskupferbalance\u003C/strong>\u003C/td>\n\u003Ctd>Kupferflächenanteil je X/Y-Zone und symmetrischem Lagenpaar angleichen, damit Prepreg-Harz gleichmäßig füllt und Harzhunger/Warping vermieden wird (Kupferverteilungsleitfaden)\u003C/td>\n\u003Ctd>Innenlagen (und Außenlagen), offene mechanische oder ungenutzte Kernzonen\u003C/td>\n\u003Ctd>Meist \u003Cstrong>schwimmende Gitter/Punkte\u003C/strong> (nur Referenzebene, wenn im CAD so designt)\u003C/td>\n\u003Ctd>\u003Cstrong>Design- + Aufbau-Verantwortlicher\u003C/strong> (beeinflusst die gepresste Dielektrikumsdicke neben Impedanzlagen)\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd>\u003Cstrong>Funktionales Massepolygon\u003C/strong>\u003C/td>\n\u003Ctd>Niederinduktiven Rückstrompfad, CPWG-Schirmung oder Wärmeableitung bereitstellen\u003C/td>\n\u003Ctd>Beliebige Signal-/Ebenenlage im Produktboard\u003C/td>\n\u003Ctd>\u003Cstrong>An GND (oder ein Versorgungsnetz) angeschlossen\u003C/strong>, mit Via-Stitching\u003C/td>\n\u003Ctd>\u003Cstrong>Nur der Design-Verantwortliche\u003C/strong> — das ist eine Schaltplan-/Layoutänderung, kein CAM-Thieving\u003C/td>\n\u003C/tr>\n\u003C/tbody>\u003C/table>\n\u003Cp>CAM darf niemals im Namen von „Thieving" neues Kupfer an \u003Ccode>GND\u003C/code> anschließen. Geerdetes Kupfer verändert Referenzkapazitäten und Rückstrompfade und kann bei hohen Frequenzen als unverbundene Resonanz-Stub wirken.\u003C/p>\n\u003Ch2>3. CAM-Overlay-Review in der Praxis: eine Zone freigeben, eine ablehnen, eine zurückstellen\u003C/h2>\n\u003Cp>Mit den downloadbaren Reviewdaten (\u003Ccode>DEMO-B\u003C/code>, eingehender Vorschlag \u003Ccode>CAM-B1\u003C/code>) lässt sich der zonenweise Review nachvollziehen: Das Produktboard belegt die Panelkoordinaten \u003Cspan class=\"math-inline\">x = 30..130 mm, y = 20..80 mm\u003C/span>; die Zeichnung definiert einen \u003Cstrong>RF-/Antennen-Keepout\u003C/strong> bei \u003Cspan class=\"math-inline\">x = 85..125 mm, y = 25..55 mm\u003C/span>:\u003C/p>\n\u003Ctable>\n\u003Cthead>\n\u003Ctr>\n\u003Cth>Anfrage\u003C/th>\n\u003Cth>Lage & Panelkoordinaten\u003C/th>\n\u003Cth>Vorgeschlagene Geometrie & Netzstatus\u003C/th>\n\u003Cth>CAM-Begründung\u003C/th>\n\u003Cth>Geprüfte Designvorgabe\u003C/th>\n\u003Cth>Engineering-Entscheid & Aktion\u003C/th>\n\u003C/tr>\n\u003C/thead>\n\u003Ctbody>\u003Ctr>\n\u003Ctd>\u003Cstrong>C01\u003C/strong>\u003C/td>\n\u003Ctd>\u003Cstrong>Top\u003C/strong> (\u003Ccode>CAM-B1\u003C/code>)\u003Cbr>\u003Ccode>x = 5..25, y = 5..10 mm\u003C/code>\u003C/td>\n\u003Ctd>Isolierte Kupferpunktmatrix im \u003Cstrong>Panelrand\u003C/strong>\u003C/td>\n\u003Ctd>Galvanikstrom im dünnen Randbereich ausgleichen\u003C/td>\n\u003Ctd>Außerhalb der Produktkontur (\u003Ccode>x = 30..130\u003C/code>); frei von Fiducials, Werkzeuglöchern, V-Schnitten\u003C/td>\n\u003Ctd>\u003Cstrong>Bereichsbezogen freigeben\u003C/strong> — nur im Ausschussrand; vor der Vereinzelung fräsen\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd>\u003Cstrong>C02\u003C/strong>\u003C/td>\n\u003Ctd>\u003Cstrong>Top\u003C/strong> (\u003Ccode>CAM-B1\u003C/code>)\u003Cbr>\u003Ccode>x = 90..120, y = 30..50 mm\u003C/code>\u003C/td>\n\u003Ctd>Isolierte schwimmende Kupferquadrate \u003Cstrong>im Produktboard\u003C/strong>\u003C/td>\n\u003Ctd>Leere Topfläche für lokale Galvanikgleichmäßigkeit füllen\u003C/td>\n\u003Ctd>Fällt in den \u003Cstrong>RF-Keepout\u003C/strong> (\u003Ccode>x = 85..125, y = 25..55\u003C/code>), nahe Antenne/RF-Launch\u003C/td>\n\u003Ctd>\u003Cstrong>Zone ablehnen\u003C/strong> — schwimmende Metallstücke verstimmen die Antenne und koppeln parasitär; \u003Ccode>C02\u003C/code> entfernen\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd>\u003Cstrong>C03\u003C/strong>\u003C/td>\n\u003Ctd>\u003Cstrong>Innenlage L2\u003C/strong> (\u003Ccode>CAM-B1\u003C/code>)\u003Cbr>\u003Ccode>x = 40..70, y = 30..50 mm\u003C/code>\u003C/td>\n\u003Ctd>Massives Kupferpolygon \u003Cstrong>am Netz \u003Ccode>GND\u003C/code>\u003C/strong>\u003C/td>\n\u003Ctd>L2-Pressharzbalance und Z-Symmetrie verbessern\u003C/td>\n\u003Ctd>Ungenehmigte Netzmodifikation; verändert Referenzkapazität L1/L3\u003C/td>\n\u003Ctd>\u003Cstrong>Zurückstellen für Designreview\u003C/strong> — nicht als CAM-Thieving genehmigbar; Alternativen: netzfreies Kreuzhatch-Gitter oder Aufbauänderung prüfen\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd>\u003Cstrong>C04\u003C/strong>\u003C/td>\n\u003Ctd>\u003Cstrong>Top\u003C/strong> (\u003Ccode>CAM-B2\u003C/code>)\u003Cbr>\u003Ccode>x = 5..25, y = 5..10 mm\u003C/code>\u003C/td>\n\u003Ctd>Revidiertes Overlay enthält nur noch \u003Ccode>C01\u003C/code> (\u003Ccode>C02\u003C/code>/\u003Ccode>C03\u003C/code> gelöscht)\u003C/td>\n\u003Ctd>EQ \u003Ccode>CAM-B1\u003C/code> schließen\u003C/td>\n\u003Ctd>\u003Ccode>CAM-B2\u003C/code>-Gerber gegen Original \u003Ccode>DEMO-B\u003C/code> + \u003Ccode>C01\u003C/code>-Grenze differenzieren\u003C/td>\n\u003Ctd>\u003Cstrong>Nach Verifikation freigeben\u003C/strong> — erst freigeben, wenn \u003Ccode>C02\u003C/code>/\u003Ccode>C03\u003C/code> in \u003Ccode>CAM-B2\u003C/code> zu 100 % fehlen\u003C/td>\n\u003C/tr>\n\u003C/tbody>\u003C/table>\n\u003Cp>\u003Cem>(Downloadbares CAM-Freigabelog und Alternativmatrix: \u003Ca href=\"/assets/blogs/pcb-copper-thieving/bounded-cam-approval.csv\">bounded-cam-approval.csv\u003C/a>, \u003Ca href=\"/assets/blogs/pcb-copper-thieving/manufacturing-alternatives.csv\">manufacturing-alternatives.csv\u003C/a> und \u003Ca href=\"/assets/blogs/pcb-copper-thieving/README.md\">Anleitung\u003C/a>.)\u003C/em>\u003C/p>\n\u003Cp>Beachten Sie, \u003Cstrong>warum Schritt C04 unverzichtbar ist\u003C/strong>: Die Freigabe von \u003Ccode>C01\u003C/code> und Ablehnung von \u003Ccode>C02\u003C/code>/\u003Ccode>C03\u003C/code> auf \u003Ccode>CAM-B1\u003C/code> ist nur eine konditionale Anweisung, keine Endabnahme. Erst ein visueller Diff des revidierten \u003Ccode>CAM-B2\u003C/code>-Overlays gegen die \u003Ccode>DEMO-B\u003C/code>-Grafik beweist, dass das abgelehnte Kupfer tatsächlich vollständig entfernt wurde.\u003C/p>\n\u003Ch2>4. Sechs Funktionszonen, die Board-internes Thieving ausschließen muss\u003C/h2>\n\u003Cp>Beim Review des Overlays die Abstände zu diesen sechs Bereichen einzeln prüfen:\u003C/p>\n\u003Col>\n\u003Cli>\u003Cstrong>On-Board-Antennen, Baluns und RF-Launch-Strukturen:\u003C/strong> Schwimmende Kupferstücke unter oder neben Inverted-F-, Patch-Antennen oder RF-Steckerlaunches wirken als parasitäre Direktoren/Resonatoren, verschieben die Resonanzfrequenz und verschlechtern das Return Loss (\u003Cspan class=\"math-inline\">S\u003Csub>11\u003C/sub>\u003C/span>).\u003C/li>\n\u003Cli>\u003Cstrong>Impedanzkontrollierte Mikrostreifen-/Stripline-Kanäle:\u003C/strong> Thieving-Punkte nahe Mikrostreifenflanken — oder Kupferbalancegitter auf den Referenzebenen — verändern die Streukapazität und schieben die Wellenimpedanz (\u003Cspan class=\"math-inline\">Z\u003Csub>0\u003C/sub>\u003C/span>). Thieving muss die vereinbarte \u003Cspan class=\"math-inline\">3H--5H\u003C/span>-Lateralfreiraumhülle der impedanzgeführten Netze verlassen.\u003C/li>\n\u003Cli>\u003Cstrong>Hochspannungs-Kriech- und Luftstreckenbarrieren:\u003C/strong> Schwimmende Leiter über Isolationsschlitzen, Optokoppler-/Trenntrafo-Zonen oder Primär-Sekundär-Netzgrenzen bilden Zwischenstufen für Lichtbogenkriechen und verkürzen effektive Kriech-/Luftstrecken.\u003C/li>\n\u003Cli>\u003Cstrong>Optische Fiducials und Registrierungsmarken:\u003C/strong> Um globale/lokale SMT-Fiducials einen sauberen kupferfreien Ring halten, damit die Vision das Thieving nicht als Fiducial fehlinterpretiert (siehe \u003Ca href=\"/de/blog/pcb-fiducial-marks/\">PCB-Fiducial-Leitfaden\u003C/a>).\u003C/li>\n\u003Cli>\u003Cstrong>Vereinzelungspfade (V-Score, Perforation, Fräskanäle):\u003C/strong> Thieving über V-Schnitt oder Fräsbahn schleift Kupfer am Werkzeug, erzeugt Grate und kann Boardkanten beim Brechen delaminieren.\u003C/li>\n\u003Cli>\u003Cstrong>Freiliegende mechanische/Abschirm-/Optikflächen:\u003C/strong> Sicherstellen, dass Thieving nicht in Gehäuse-Montagepads, EMI-Schirmkäfigzonen oder Optosensor-Fenster ragt.\u003C/li>\n\u003C/ol>\n\u003Ch2>5. Prozessalternativen, wenn Board-internes Kupfer verboten ist\u003C/h2>\n\u003Cp>Verbieten RF-Module, Hochvolt-Netzteile oder dichte Sensorboards jegliches internes Kupfer, kann das Werk prozessseitige Alternativen prüfen:\u003C/p>\n\u003Ctable>\n\u003Cthead>\n\u003Ctr>\n\u003Cth>Prozessalternative\u003C/th>\n\u003Cth>Wie sie die Verteilung löst\u003C/th>\n\u003Cth>Zu bestätigende kommerzielle/prozessuale Wirkung\u003C/th>\n\u003C/tr>\n\u003C/thead>\n\u003Ctbody>\u003Ctr>\n\u003Ctd>\u003Cstrong>Breitere Panelrand-Robber-Bars (\u003Ccode>C01\u003C/code>)\u003C/strong>\u003C/td>\n\u003Ctd>Opferkupfer-Rahmen und Punktarrays im Ausschussrand außerhalb der Boardkontur (Panelvorbereitung)\u003C/td>\n\u003Ctd>Null elektrische Wirkung aufs Produktboard; kann den Panelrand leicht verbreitern\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd>\u003Cstrong>Panelverschachtelung/-drehung\u003C/strong>\u003C/td>\n\u003Ctd>Benachbarte Boards im Produktionsnutzen um \u003Cspan class=\"math-inline\">180°\u003C/span> drehen, sodass dünne Boardkanten an dichten Kupferzonen der Nachbarn liegen\u003C/td>\n\u003Ctd>Boardgrafik unverändert; bei Nutzenauslieferung SMT-Durchlaufrichtung bestätigen\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd>\u003Cstrong>Puls-/angepasste Stromdichtegalvanik\u003C/strong>\u003C/td>\n\u003Ctd>Niedrigere mittlere Stromdichte, längere Badzeit oder periodische Puls-Reverse-Wellenform\u003C/td>\n\u003Ctd>Verbessert Throwing Power und Oberflächengleichmäßigkeit ohne internes Kupfer; Anlagenfähigkeit und Lieferzeit bestätigen\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd>\u003Cstrong>CAD-kontrolliertes Kreuzhatch-Referenzkupfer\u003C/strong>\u003C/td>\n\u003Ctd>Layouter erzeugt deterministisches, simuliertes, keepout-konformes Ausgleichsgitter im Stamm-CAD und exportiert neue Gerber\u003C/td>\n\u003Ctd>Stamm-CAD, IPC-D-356-Netzliste und SI-Feldsolvermodelle bleiben in künftigen Revisionen synchron\u003C/td>\n\u003C/tr>\n\u003C/tbody>\u003C/table>\n\u003Ch2>6. Thieving-Regeln in die Fertigungsnotizen schreiben\u003C/h2>\n\u003Cp>Statt die Thieving-Berechtigung vage zu lassen, in den Zeichnungsnotizen gebundene Anweisungen formulieren (abgestimmt auf die \u003Ca href=\"/de/blog/gerber-data-preparation-pcb-manufacturing-quality/\">Gerber-Paket-Checkliste\u003C/a>):\u003C/p>\n\u003Cblockquote>\n\u003Cp>\u003Cstrong>CAM-Thieving- und Kupferbalance-Notiz:\u003C/strong>\u003C/p>\n\u003Col>\n\u003Cli>Der Hersteller darf nichtfunktionales Thieving-/Galvanik-Robber-Kupfer im \u003Cstrong>Panelrand außerhalb der Produktkontur\u003C/strong> hinzufügen, mit \u003Cspan class=\"math-inline\">≥ 1,0 mm\u003C/span> Abstand zu Boardkante, V-Schnitt-/Fräsbahnen, Werkzeuglöchern und Panelfiducials.\u003C/li>\n\u003Cli>Innerhalb der Produktkontur dürfen \u003Cstrong>keine\u003C/strong> Thieving-, Ausgleichsgitter oder netzverbundenen Kupferflächen ohne lagenannotiertes Gerber-Overlay plus schriftliche Engineering-Freigabe hinzugefügt werden.\u003C/li>\n\u003Cli>Alle auf Mechanical-/Keepout-Lagen definierten kupferfreien Zonen bleiben strikt frei (einschließlich RF-Antennenflächen, Hochvolt-Isolationsbarrieren und impedanzgeführter Kanäle).\u003C/li>\n\u003C/ol>\n\u003C/blockquote>\n\u003Cp>Das CAM-Engineering von HILPCB prüft Galvanikstromverteilung und Presskupferbalance jeder \u003Ca href=\"/de/products/multilayer-pcb/\">Multilayer\u003C/a>, \u003Ca href=\"/de/products/hdi-pcb/\">HDI\u003C/a> und \u003Ca href=\"/de/products/rogers-pcb/\">Rogers-RF-Platine\u003C/a> vor der Produktion. Wo Board-interne Kupferergänzungen nötig werden, liefern wir Vorher/Nachher-Gerber-Overlays per Engineering Query (EQ) — das Hardwareteam behält die volle Kontrolle über RF-, Highspeed- und Sicherheitsisolationen. \u003Ca href=\"/de/quote/\">Angebot anfordern\u003C/a> mit Designpaket für ein DFM-Review.\u003C/p>\n\u003Cdiv data-component=\"BlogQuickQuoteInline\">\u003C/div>\n\n\u003C!-- faq:start -->\n\u003Ch2>Häufige Fragen\u003C/h2>\n\u003Ch3>Was unterscheidet Thieving von Kupferbalancing?\u003C/h3>\n\u003Cp>\u003Cstrong>Thieving\u003C/strong> meint speziell nichtfunktionale Kupferpunkte/-quadrate/-randstreifen auf den Außenlagen zum Ausgleich der Kathodenstromdichte der Elektrogalvanik, damit isolierte Bahnen nicht überplattieren. \u003Cstrong>Kupferbalancing\u003C/strong> ist der weiter gefasste Begriff: Ausgleich des Kupferanteils pro Lage sowie zwischen symmetrischen Lagenpaaren, damit Prepreg-Harz beim Pressen gleichmäßig füllt und das Board verzugsarm bleibt.\u003C/p>\n\u003Ch3>Beeinflussen schwimmende Thieving-Punkte RF- oder Highspeed-Signalintegrität?\u003C/h3>\n\u003Cp>Ja. Schwimmende Punkte sind zwar netzlos, erzeugen aber nahe Highspeed-Mikrostreifenflanken, Differenzialpaaren, Induktivitäten oder Antennen parasitäre Kapazität und Wirbelstromkopplung. Um RF-Launches, Antennen und impedanzgeführte Kanäle explizite CAD-Keepouts definieren.\u003C/p>\n\u003Ch3>Warum verwendet man kleine Punkte/Quadrate statt durchgehender Kupferflächen?\u003C/h3>\n\u003Cp>Bei der Außenlagengalvanik lassen kleine, gleichmäßig verteilte Punkte/Quadrate die lokale Kupferfläche fein dosieren und vermeiden, dass große massive Flächen beim Pressen Luft einschließen, beim Reflow-Schock blähen oder als ungewollte Kondensatorplatten wirken. Auf Innenlagen erlauben Kreuzhatch- oder Punktgitter mit Entlüftungsöffnungen dem Prepreg-Harz direkte Kernbindung und steigern die Lagenhaftfestigkeit.\u003C/p>\n\u003Ch3>Thieving vom Werk-CAM oder selbst im CAD einfügen?\u003C/h3>\n\u003Cp>Galvanik-Thieving im \u003Cstrong>Panelausschussrand\u003C/strong> dem Werk-CAM überlassen — Randgeometrie hängt von dessen Panelmaß und Galvanikgestell ab. Board-interne Kupferbalance bei RF-, Highspeed- oder Hochvoltboards entweder selbst keepout-konform im CAD erzeugen oder ein formales CAM-Gerber-Overlay zur Freigabe verlangen — damit Stammdesigndateien und gefertigtes Board nie auseinanderlaufen.\u003C/p>\n\u003C!-- faq:end -->\n\u003Csection class=\"related-links\" aria-label=\"Weiterführende Links\">\u003Ch3 id=\"related-links\">Weiterführende Links\u003C/h3>\u003Cul>\u003Cli>\u003Ca href=\"/de/blog/high-current-copper-balancing-pcb-stackup-materials/\">Hochstrom-PCB: Kupferbalance, Stack-up und Materialwahl\u003C/a>\u003C/li>\u003Cli>\u003Ca href=\"/assets/blogs/pcb-copper-thieving/bounded-cam-approval.csv\">bounded-cam-approval.csv\u003C/a>\u003C/li>\u003Cli>\u003Ca href=\"/assets/blogs/pcb-copper-thieving/manufacturing-alternatives.csv\">manufacturing-alternatives.csv\u003C/a>\u003C/li>\u003Cli>\u003Ca href=\"/assets/blogs/pcb-copper-thieving/README.md\">Anleitung\u003C/a>\u003C/li>\u003Cli>\u003Ca href=\"/de/blog/pcb-fiducial-marks/\">Passermarken auf Leiterplatten: IPC-7351B-Dimensionierung, globale vs. lokale Platzierung und SMT-Visionsregeln\u003C/a>\u003C/li>\u003Cli>\u003Ca href=\"/de/blog/gerber-data-preparation-pcb-manufacturing-quality/\">Gerber-Datenaufbereitung für zuverlässige PCB-Fertigung\u003C/a>\u003C/li>\u003Cli>\u003Ca href=\"/de/products/multilayer-pcb/\">Multilayer\u003C/a>\u003C/li>\u003C/ul>\u003C/section>",[14,18,21,24],{"question":15,"answer":16,"answerText":17},"Was unterscheidet Thieving von Kupferbalancing?","**Thieving** meint speziell nichtfunktionale Kupferpunkte/-quadrate/-randstreifen auf den Außenlagen zum Ausgleich der Kathodenstromdichte der Elektrogalvanik, damit isolierte Bahnen nicht überplattieren. **Kupferbalancing** ist der weiter gefasste Begriff: Ausgleich des Kupferanteils pro Lage sowie zwischen symmetrischen Lagenpaaren, damit Prepreg-Harz beim Pressen gleichmäßig füllt und das Board verzugsarm bleibt.","Thieving meint speziell nichtfunktionale Kupferpunkte/-quadrate/-randstreifen auf den Außenlagen zum Ausgleich der Kathodenstromdichte der Elektrogalvanik, damit isolierte Bahnen nicht überplattieren. Kupferbalancing ist der weiter gefasste Begriff: Ausgleich des Kupferanteils pro Lage sowie zwischen symmetrischen Lagenpaaren, damit Prepreg-Harz beim Pressen gleichmäßig füllt und das Board verzugsarm bleibt.",{"question":19,"answer":20,"answerText":20},"Beeinflussen schwimmende Thieving-Punkte RF- oder Highspeed-Signalintegrität?","Ja. Schwimmende Punkte sind zwar netzlos, erzeugen aber nahe Highspeed-Mikrostreifenflanken, Differenzialpaaren, Induktivitäten oder Antennen parasitäre Kapazität und Wirbelstromkopplung. Um RF-Launches, Antennen und impedanzgeführte Kanäle explizite CAD-Keepouts definieren.",{"question":22,"answer":23,"answerText":23},"Warum verwendet man kleine Punkte/Quadrate statt durchgehender Kupferflächen?","Bei der Außenlagengalvanik lassen kleine, gleichmäßig verteilte Punkte/Quadrate die lokale Kupferfläche fein dosieren und vermeiden, dass große massive Flächen beim Pressen Luft einschließen, beim Reflow-Schock blähen oder als ungewollte Kondensatorplatten wirken. Auf Innenlagen erlauben Kreuzhatch- oder Punktgitter mit Entlüftungsöffnungen dem Prepreg-Harz direkte Kernbindung und steigern die Lagenhaftfestigkeit.",{"question":25,"answer":26,"answerText":27},"Thieving vom Werk-CAM oder selbst im CAD einfügen?","Galvanik-Thieving im **Panelausschussrand** dem Werk-CAM überlassen — Randgeometrie hängt von dessen Panelmaß und Galvanikgestell ab. Board-interne Kupferbalance bei RF-, Highspeed- oder Hochvoltboards entweder selbst keepout-konform im CAD erzeugen oder ein formales CAM-Gerber-Overlay zur Freigabe verlangen — damit Stammdesigndateien und gefertigtes Board nie auseinanderlaufen.","Galvanik-Thieving im Panelausschussrand dem Werk-CAM überlassen — Randgeometrie hängt von dessen Panelmaß und Galvanikgestell ab. Board-interne Kupferbalance bei RF-, Highspeed- oder Hochvoltboards entweder selbst keepout-konform im CAD erzeugen oder ein formales CAM-Gerber-Overlay zur Freigabe verlangen — damit Stammdesigndateien und gefertigtes Board nie auseinanderlaufen.",[29,30,31,32],"copper thieving","copper balancing","PCB CAM approval","PCB electroplating","pcb-copper-thieving","de",[36,34,37,38,39],"en","cn","fr","ru",{"blog":41,"breadcrumb":50},{"@context":42,"@type":43,"headline":4,"description":5,"image":8,"url":44,"datePublished":6,"dateModified":6,"timeRequired":11,"keywords":45,"articleSection":7,"author":46,"publisher":49},"https://schema.org","BlogPosting","https://hilpcb.com/de/blog/pcb-copper-thieving/","copper thieving, copper balancing, PCB CAM approval, PCB electroplating",{"@type":47,"name":48},"Organization","HILPCB",{"@type":47,"name":48},{"@context":42,"@type":51,"itemListElement":52},"BreadcrumbList",[53,58,62],{"@type":54,"position":55,"name":56,"item":57},"ListItem",1,"Home","https://hilpcb.com/",{"@type":54,"position":59,"name":60,"item":61},2,"Blog","https://hilpcb.com/de/blog/",{"@type":54,"position":63,"name":33,"item":44},3,1793497045366]