[{"data":1,"prerenderedAt":64},["ShallowReactive",2],{"blog-pcb-test-coupons-de":3},{"title":4,"description":5,"date":6,"lastUpdated":6,"category":7,"image":8,"readingTime":9,"wordCount":10,"timeRequired":11,"htmlContent":12,"faq":13,"tags":28,"slug":33,"sourceLocale":34,"availableLocales":35,"jsonld":40},"PCB-Testcoupons: was man spezifizieren und welche Berichte man verlangen sollte","TDR-Impedanz-, Schliffbild- und Daisy-Chain-Thermozyklus-Coupons richtig spezifizieren, Coupon-Berichte prüfen und Abweichungen oder Freigaben sauber dispositionieren.","2026-10-26","technology","/assets/blogs/pcb-test-coupons/coupon-purpose-map.svg",8,1431,"PT8M","\u003Cp>Die Notiz „Standard-Testcoupons einfügen" in den Fertigungsanweisungen lässt die wichtigste Qualitäts- und Einkaufsvariable offen: welche Strukturen tatsächlich im Nutzenrand liegen, welche Prüfverfahren gefahren und gegen welche Zahlenkriterien freigegeben wird. Sie können eine ausgelieferte Platine nicht aufsägen, um die Innenlagen-Kupferdicke zu messen, und keine HF-TDR-Koaxialspitze sauber auf einer BGA-Fluchtleitung voller Stubs landen — \u003Cstrong>Coupons sind opferbare Stellvertreterstrukturen, die mit dem Produktboard im selben Nutzen gefertigt werden\u003C/strong>.\u003C/p>\n\u003Cp>Damit Coupon-Daten bei der Wareneingangsprüfung (IQC) wirklich nutzbar sind, muss jeder Coupon Lagenaufbau, Aspektverhältnis bzw. Leitergeometrie mit dem Produktboard teilen, und jeder Bericht muss auf einen konkreten Produktionsnutzen und ein Los rückführbar sein. TDR-Setup und Impedanzinterpretation behandelt unser \u003Ca href=\"/de/blog/impedance-testing/\">PCB-Impedanztest-Leitfaden\u003C/a>.\u003C/p>\n\u003Cp>\u003Cimg src=\"/assets/blogs/pcb-test-coupons/coupon-purpose-map.svg\" alt=\"Zwecklandkarte der TDR-Impedanz-, Schliffbild- und Thermozyklus-Daisy-Chain-Testcoupons im Produktionsnutzen\">\u003C/p>\n\u003Ch2>1. Coupon-Struktur nach Verifikationsziel wählen\u003C/h2>\n\u003Cp>Keine Coupon-Geometrie verifiziert gleichzeitig elektrische Impedanz, Bohrloch-Metallurgie und Langzeit-Thermowechselfestigkeit. Vor dem Nutzenfreeze jede Verifikationsanforderung der dedizierten Struktur und ihrer \u003Ca href=\"https://www.ipc.org/test-methods\">IPC-TM-650-Prüfmethode\u003C/a> zuordnen:\u003C/p>\n\u003Ctable>\n\u003Cthead>\n\u003Ctr>\n\u003Cth>Verifikationsziel\u003C/th>\n\u003Cth>Nutzen-Coupon\u003C/th>\n\u003Cth>Methodenbasis\u003C/th>\n\u003Cth>Was gemessen wird\u003C/th>\n\u003Cth>Was ein Bestehen \u003Cstrong>nicht\u003C/strong> beweist\u003C/th>\n\u003C/tr>\n\u003C/thead>\n\u003Ctbody>\u003Ctr>\n\u003Ctd>\u003Cstrong>Impedanzkontrolle (\u003Cspan class=\"math-inline\">Z\u003Csub>0\u003C/sub>\u003C/span> / \u003Cspan class=\"math-inline\">Z\u003Csub>diff\u003C/sub>\u003C/span>)\u003C/strong>\u003C/td>\n\u003Ctd>Lagenspezifische Single-ended- und differentielle Leitungen mit G-S-Sondenlaunch\u003C/td>\n\u003Ctd>\u003Ca href=\"https://www.ipc.org/sites/default/files/test_methods_docs/2-5-5-7a.pdf\">IPC-TM-650 2.5.5.7A\u003C/a>; \u003Ca href=\"https://www.polarinstruments.com/support/cits/AP8525.pdf\">Polar AP8525\u003C/a>\u003C/td>\n\u003Ctd>Impedanz im uniformen Linienfenster nach Ätzen, Pressen und Lötstopp\u003C/td>\n\u003Ctd>Vollständige Kanal-Einfügedämpfung (\u003Cspan class=\"math-inline\">S\u003Csub>21\u003C/sub>\u003C/span>) des Produktboards, \u003Cspan class=\"math-inline\">D\u003Csub>f\u003C/sub>\u003C/span>, Stecker-/Via-Discontinuitäten\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd>\u003Cstrong>PTH-/Mikrovia-Metallurgie & Laminatintegrität\u003C/strong>\u003C/td>\n\u003Ctd>Schliffbild-Coupon (oder Opferboard) mit kleinsten Bohrungen und Via-Stapeln\u003C/td>\n\u003Ctd>\u003Ca href=\"https://www.ipc.org/sites/default/files/test_methods_docs/2-1-01f.pdf\">IPC-TM-650 2.1.1F\u003C/a> (Präparation) + \u003Ca href=\"https://www.ipc.org/sites/default/files/test_methods_docs/2.6.8e.pdf\">2.6.8E\u003C/a> (Thermoschock)\u003C/td>\n\u003Ctd>Lochkupferdicke, Eckenabdeckung, Innenlagenanbindung (Desmear/Bohrschmier), Harzfüllung, Delamination nach Thermoschock\u003C/td>\n\u003Ctd>100 % Netzlistenkontinuität aller Bohrungen des Auslieferboards (erfordert IPC-9252-E-Test)\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd>\u003Cstrong>Thermozyklus-Lebensdauer der Durchkontaktierungen\u003C/strong>\u003C/td>\n\u003Ctd>4-Leiter-Kelvin-Daisy-Chain über die Ziel-Via-Spans\u003C/td>\n\u003Ctd>\u003Ca href=\"https://www.ipc.org/sites/default/files/test_methods_docs/2-6_2-6-26a.pdf\">IPC-TM-650 2.6.26A\u003C/a> (DC-Heizzyklen / IST)\u003C/td>\n\u003Ctd>Widerstandsdrift (\u003Cspan class=\"math-inline\">Δ R\u003C/span>) unter wiederholten Z-Expansionszyklen oberhalb \u003Cspan class=\"math-inline\">T\u003Csub>g\u003C/sub>\u003C/span>\u003C/td>\n\u003Ctd>Feldeinsatzjahre ohne applikationsspezifisches Beschleunigungsmodell\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd>\u003Cstrong>Oberflächenreinheit / Lötbarkeit / Abzug\u003C/strong>\u003C/td>\n\u003Ctd>Kamm-Strukturen (SIR), unbestückte Pads, Peel-Streifen\u003C/td>\n\u003Ctd>IPC-TM-650 2.3.25 (ROSE), 2.6.3.7 (SIR), J-STD-003\u003C/td>\n\u003Ctd>Ionenäquivalent, Isolationswiderstand unter Feuchte/Bias, initiale Padbenetzung\u003C/td>\n\u003Ctd>Baugruppenreinheit nach Kunden-Reflow oder Handreparatur\u003C/td>\n\u003C/tr>\n\u003C/tbody>\u003C/table>\n\u003Cp>\u003Cem>(Downloadbare Planungsmatrix: \u003Ca href=\"/assets/blogs/pcb-test-coupons/specimen-selection-and-quote.csv\">specimen-selection-and-quote.csv\u003C/a>.)\u003C/em>\u003C/p>\n\u003Cp>Beachten Sie: \u003Ca href=\"https://www.ipc.org/sites/default/files/test_methods_docs/2-1-01f.pdf\">IPC-TM-650 2.1.1 Rev. F\u003C/a> erlaubt Schliffbilder \u003Cstrong>sowohl aus dedizierten Coupons als auch aus dem Produktboard mit den Zielmerkmalen\u003C/strong>, und verlangt bei unterschiedlichen Lochfamilien im selben Aufbau (Durchkontaktierung, Blind-Laservia, Buried Via) gegebenenfalls mehrere Schnittebenen.\u003C/p>\n\u003Ch2>2. Drei technische Punkte, die Coupon-Repräsentativität bestimmen\u003C/h2>\n\u003Cp>Auch im selben Nutzenrand kann ein Coupon durch lokale Geometrie- oder Messsettings irreführende Ergebnisse liefern:\u003C/p>\n\u003Ch3>A. Impedanz-Coupon: Beschichtungszustand und TDR-Auswertungsfenster\u003C/h3>\n\u003Cp>Der TDR-Sprung wird in den Coupon eingespeist; der Wellenformanfang enthält induktive/kapazitive Störungen von Spitze und Launch-Pad, das Ende reflektiert am offenen Leitungsende. Wie \u003Ca href=\"https://www.polarinstruments.com/support/cits/AP8525.pdf\">Polar AP8525\u003C/a> zeigt, muss das Prüfprogramm ein stabiles \u003Cstrong>Auswertefenster\u003C/strong> definieren (üblich 20 %–80 % der Leitungslänge oder ein ps-Zeitfenster) — Launch- und Endeffekte ausschließen, ohne echte Impedanzeinbrüche im Leitungsverlauf selektiv wegzuschneiden.\u003C/p>\n\u003Cp>Ebenso wichtig ist \u003Cstrong>Oberflächenzustand\u003C/strong> (\u003Ca href=\"https://www.polarinstruments.com/support/cits/AP8502.html\">Polar AP8502\u003C/a>): Tragen die Impedanz-Mikrostreifen des Produktboards LPI-Lötstopp — der die Single-ended-Impedanz typischerweise um \u003Cspan class=\"math-inline\">2--3 Ω\u003C/span> senkt — muss die Coupon-Leitung denselben Lötstopp tragen.\u003C/p>\n\u003Ch3>B. Schliffbild-Coupon: kleinste Bohrung und Schnittebenen-Genauigkeit A–A\u003C/h3>\n\u003Cp>Die Galvanik-Deckkraft ist in den \u003Cstrong>höchsten Aspektverhältnis-Löchern (kleinste Bohrung, tiefster Span)\u003C/strong> am schlechtesten. Liegen auf dem Board \u003Cspan class=\"math-inline\">0,15 mm\u003C/span>-Mikrobohrungen neben \u003Cspan class=\"math-inline\">0,80 mm\u003C/span>-Steckverbinderlöchern, verifiziert ein Schliff nur durch \u003Cspan class=\"math-inline\">0,50 mm\u003C/span>-Löcher nicht die Lochkupferdicke der \u003Cspan class=\"math-inline\">0,15 mm\u003C/span>-Bohrung. Nach \u003Ca href=\"https://www.ipc.org/sites/default/files/test_methods_docs/2-1-01f.pdf\">IPC-TM-650 2.1.1F\u003C/a> muss die Schleifebene (\u003Ccode>A–A\u003C/code>) innerhalb \u003Cspan class=\"math-inline\">± 10%\u003C/span> der Bohrungsmitte liegen; Unter- oder Überanschleifen verfälscht die scheinbare Wanddicke und kaschiert Innenlagen-Trennungen.\u003C/p>\n\u003Ch3>C. Daisy-Chain-Thermozyklus: Z-Expansion oberhalb \u003Cspan class=\"math-inline\">T\u003Csub>g\u003C/sub>\u003C/span> erfassen\u003C/h3>\n\u003Cp>In \u003Ca href=\"https://www.ipc.org/sites/default/files/test_methods_docs/2-6_2-6-26a.pdf\">IPC-TM-650 2.6.26A\u003C/a> (DC-Heizzyklen / IST) heizt Gleichstrom die interne Verbindungskette in den Montage-/Belastungstemperaturbereich, eine 4-Leiter-Kelvin-Messung verfolgt \u003Cspan class=\"math-inline\">Δ R\u003C/span> kontinuierlich. Oberhalb der Glasübergangstemperatur (\u003Cspan class=\"math-inline\">T\u003Csub>g\u003C/sub>\u003C/span>) springt die Z-Achsenausdehnung (bei High-Tg-Epoxy etwa von 45 ppm/°C unter \u003Cspan class=\"math-inline\">T\u003Csub>g\u003C/sub>\u003C/span> auf über 200 ppm/°C darüber) und zerrt Lochzylinder und Mikrovia-Zielpad vertikal. Abschnitt 5.1.2 der Methode unterscheidet \u003Cstrong>Zufallsstichprobe\u003C/strong>, \u003Cstrong>selektive Stichprobe\u003C/strong> (auf Hochrisiko-Nutzenbereiche) und \u003Cstrong>vergleichende Stichproben über Prozesslose\u003C/strong> — der Vergleich zweier Laminate erfordert dabei konsistente Coupon-Position und Kupferdichte.\u003C/p>\n\u003Ch2>3. Berichtsreview in der Praxis: Identität, Werte und Disposition getrennt prüfen\u003C/h2>\n\u003Cp>Beim Review von Lieferanten-Coupon-Berichten \u003Cstrong>Probenidentität und Revision\u003C/strong>, \u003Cstrong>Messwerte gegen das Vertragsfenster\u003C/strong> und \u003Cstrong>Dispositionsfolge bei Nichtbestehen\u003C/strong> getrennt behandeln. Ein grünes „PASS"-Siegel auf der Übersichtsseite hebt eine einzelne außertolerante oder revisionsfalsche Zeile nicht auf.\u003C/p>\n\u003Cp>Beispiel: Auftrag \u003Ccode>DEMO-100\u003C/code>, Nutzen \u003Ccode>P01\u003C/code>, Vertrag \u003Cstrong>Rev B\u003C/strong>, Projektanforderung Single-ended \u003Cspan class=\"math-inline\">50 Ω ± 10%\u003C/span>, differentiell \u003Cspan class=\"math-inline\">100 Ω ± 5%\u003C/span>, Zeichnung PTH-Lochkupfer lokal \u003Cspan class=\"math-inline\">≥ 22 μm\u003C/span>:\u003C/p>\n\u003Ctable>\n\u003Cthead>\n\u003Ctr>\n\u003Cth>Datensatz\u003C/th>\n\u003Cth>Auftrag/Rev\u003C/th>\n\u003Cth>Nutzen/Coupon\u003C/th>\n\u003Cth>Prüfung\u003C/th>\n\u003Cth>Vertragsfenster\u003C/th>\n\u003Cth>Berichtswert\u003C/th>\n\u003Cth>Engineering-Review & Disposition\u003C/th>\n\u003C/tr>\n\u003C/thead>\n\u003Ctbody>\u003Ctr>\n\u003Ctd>\u003Cstrong>R01\u003C/strong>\u003C/td>\n\u003Ctd>DEMO-100 / \u003Cstrong>Rev B\u003C/strong>\u003C/td>\n\u003Ctd>P01 / \u003Ccode>Z-L1-01\u003C/code>\u003C/td>\n\u003Ctd>L1 Single-ended TDR (2.5.5.7A)\u003C/td>\n\u003Ctd>\u003Cspan class=\"math-inline\">50 Ω ± 10%\u003C/span> (\u003Cspan class=\"math-inline\">45,0--55,0\u003C/span>)\u003C/td>\n\u003Ctd>\u003Cstrong>52,0 Ω\u003C/strong>\u003C/td>\n\u003Ctd>\u003Cstrong>Bestanden\u003C/strong> — Revision passt, innerhalb \u003Cspan class=\"math-inline\">45,0--55,0 Ω\u003C/span>\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd>\u003Cstrong>R02\u003C/strong>\u003C/td>\n\u003Ctd>DEMO-100 / \u003Cstrong>Rev B\u003C/strong>\u003C/td>\n\u003Ctd>P01 / \u003Ccode>Z-L3-01\u003C/code>\u003C/td>\n\u003Ctd>L3 differentiell TDR\u003C/td>\n\u003Ctd>\u003Cspan class=\"math-inline\">100 Ω ± 5%\u003C/span> (\u003Cspan class=\"math-inline\">95,0--105,0\u003C/span>)\u003C/td>\n\u003Ctd>\u003Cstrong>106,0 Ω\u003C/strong>\u003C/td>\n\u003Ctd>\u003Cstrong>Hold (außer Toleranz)\u003C/strong> — \u003Cspan class=\"math-inline\">+1,0 Ω\u003C/span> über Obergrenze; wird von R01-Bestand nicht abgedeckt\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd>\u003Cstrong>R03\u003C/strong>\u003C/td>\n\u003Ctd>DEMO-100 / \u003Cstrong>Rev A\u003C/strong>\u003C/td>\n\u003Ctd>P01 / \u003Ccode>Z-L1-01\u003C/code>\u003C/td>\n\u003Ctd>L1 Single-ended TDR\u003C/td>\n\u003Ctd>\u003Cspan class=\"math-inline\">50 Ω ± 10%\u003C/span> (\u003Cspan class=\"math-inline\">45,0--55,0\u003C/span>)\u003C/td>\n\u003Ctd>\u003Cstrong>49,0 Ω\u003C/strong>\u003C/td>\n\u003Ctd>\u003Cstrong>Hold (Revisionskonflikt)\u003C/strong> — Wert im Fenster, aber Prüfprogramm/Coupon referenziert veralteten \u003Cstrong>Rev-A\u003C/strong>-Aufbau\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd>\u003Cstrong>R04\u003C/strong>\u003C/td>\n\u003Ctd>DEMO-100 / \u003Cstrong>Rev B\u003C/strong>\u003C/td>\n\u003Ctd>P01 / \u003Ccode>M-PTH-01\u003C/code>\u003C/td>\n\u003Ctd>PTH-Schliff (\u003Ca href=\"https://www.ipc.org/sites/default/files/test_methods_docs/2-1-01f.pdf\">2.1.1F\u003C/a>)\u003C/td>\n\u003Ctd>Zeichnung: Lochkupfer lokal \u003Cspan class=\"math-inline\">≥ 22 μm\u003C/span>\u003C/td>\n\u003Ctd>\u003Cstrong>21 µm\u003C/strong>\u003C/td>\n\u003Ctd>\u003Cstrong>Hold (unter Zeichnungswert)\u003C/strong> — erfüllt Klasse-2-Mittelwert \u003Cspan class=\"math-inline\">20 μm\u003C/span>, liegt aber \u003Cspan class=\"math-inline\">1 μm\u003C/span> unter Kundenzeichnung\u003C/td>\n\u003C/tr>\n\u003C/tbody>\u003C/table>\n\u003Cp>\u003Cem>(Downloadbare Reviewdaten: \u003Ca href=\"/assets/blogs/pcb-test-coupons/illustrative-report-results.csv\">illustrative-report-results.csv\u003C/a> und \u003Ca href=\"/assets/blogs/pcb-test-coupons/README.md\">Anleitung\u003C/a>.)\u003C/em>\u003C/p>\n\u003Ch3>Jeden Hold rückverfolgbar schließen\u003C/h3>\n\u003Col>\n\u003Cli>\u003Cstrong>\u003Ccode>R02\u003C/code> schließen (106,0 Ω differentieller TDR-Hold):\u003C/strong> Nicht still das Auswertefenster verengen, bis unter \u003Cspan class=\"math-inline\">105,0 Ω\u003C/span> gemessen wird. Erst Sondenpolarität, Kalibrierstandard und Launch-Reflexionen prüfen; dann den L3-Schliff (\u003Ccode>M-PTH-01\u003C/code>) gegen Dickeres-Prepreg-nach-Pressung oder Überätzung der L3-Breite abgleichen. Zeigt die Physik echte \u003Cspan class=\"math-inline\">106,0 Ω\u003C/span>, entscheidet der Design-/SI-Verantwortliche über Engineering-Abweichung (MRB-Waiver) oder Nutzenzurückweisung; \u003Ccode>R02\u003C/code>-Original und Dispositionsformular bleiben archiviert.\u003C/li>\n\u003Cli>\u003Cstrong>\u003Ccode>R03\u003C/code> schließen (Rev A vs. Rev B):\u003C/strong> Ob der Operator ein Rev-A-Programm lud oder CAM ein veraltetes Rev-A-Coupon in den Rev-B-Nutzen legte — der Fensterwert \u003Cspan class=\"math-inline\">49,0 Ω\u003C/span> zählt nicht. Los sperren; CAM prüft, ob der Nutzen Rev-B-Geometrie ätzte (nur Programmkopf korrigieren und neu messen) oder Rev-A-Geometrie (Los zurückweisen).\u003C/li>\n\u003Cli>\u003Cstrong>\u003Ccode>R04\u003C/code> schließen (21 µm vs. 22 µm Zeichnung):\u003C/strong> Messunsicherheit der optischen/SEM-Messung prüfen, die übrigen fünf Wandmessstellen desselben Schliffs sichten und Reservecoupons aus Nutzenmitte und -ecke von \u003Ccode>P01\u003C/code> schneiden, um Prozessbecken-Problem und lokale Randposition zu trennen.\u003C/li>\n\u003C/ol>\n\u003Ch2>4. Beschaffungs-Kostentreiber und Nutzen-Abwägungen\u003C/h2>\n\u003Cp>Sondercoupons und Laborberichte beeinflussen das Angebot auf vier konkreten Wegen; beim Anbietervergleich jede Zeile einzeln abgleichen:\u003C/p>\n\u003Cul>\n\u003Cli>\u003Cstrong>Nutzenrand-Fläche:\u003C/strong> Standard-Impedanz- und Schliffcoupons passen in übliche \u003Cspan class=\"math-inline\">10--20 mm\u003C/span>-Ränder. Lange differentielle Insertion-Loss-Coupons (\u003Cspan class=\"math-inline\">100--150 mm\u003C/span> SET2DIL / VNA) oder große IST-Daisy-Chains kosten Boardfläche und senken die Boards pro Nutzen.\u003C/li>\n\u003Cli>\u003Cstrong>Stichprobenfrequenz (Los vs. Nutzen):\u003C/strong> 100 % TDR + Schliff pro Nutzen isoliert Pressöffnungen oder Galvanikgestell-Drift auf Einzelnutzen; Los-Stichproben (1–2 Nutzen je Los) senken Laborkosten bei stabilen Folgeaufträgen.\u003C/li>\n\u003Cli>\u003Cstrong>Schliff-Konditionierung:\u003C/strong> Schliffe im Auslieferzustand sind schneller als 3×/6× Lötbad-Thermoschock (\u003Ca href=\"https://www.ipc.org/sites/default/files/test_methods_docs/2.6.8e.pdf\">IPC-TM-650 2.6.8E\u003C/a>, \u003Cspan class=\"math-inline\">288°C/10 s\u003C/span>) oder Konvektions-Reflow-Simulation (\u003Ca href=\"https://www.ipc.org/TOC/IPC-9631.pdf\">IPC-9631\u003C/a> / 2.6.27) vor dem Einbetten.\u003C/li>\n\u003Cli>\u003Cstrong>Muster- und Coupon-Aufbewahrung:\u003C/strong> Festlegen, ob eingebettete Schliffe, ungeschnittene Reservecoupons und Rohdaten (\u003Ccode>.csv\u003C/code>/TDR-Wellenformen) mitgeliefert oder nach Vereinbarung beim Werk archiviert werden.\u003C/li>\n\u003C/ul>\n\u003Ch2>5. Anfrage-Checkliste für Coupons und Qualitätsdokumentation\u003C/h2>\n\u003Cp>Bei \u003Ca href=\"/de/blog/controlled-impedance-pcb-design-review/\">Impedanz-Design-Review\u003C/a> oder \u003Ca href=\"/de/pcb-manufacturing/\">PCB-Fertigungs\u003C/a>-Anfrage in Zeichnung und Bestellnotizen festhalten:\u003C/p>\n\u003Col>\n\u003Cli>\u003Cstrong>Coupon-Typen:\u003C/strong> TDR-Impedanzcoupons benennen (je geregelte Lage Linienbreite/-abstand, Referenzlage, Ziel \u003Cspan class=\"math-inline\">Ω ± %\u003C/span>), Schliffcoupons (kleinstes PTH, Blind-/Buried- und VIPPO-Strukturen) sowie Thermozyklus- oder Reinheitsproben.\u003C/li>\n\u003Cli>\u003Cstrong>Kennzeichnung und Rückverfolgung:\u003C/strong> Verlangen, dass jedes Board eine mit seinem Nutzen-Coupon geteilte \u003Cstrong>Nutzennummer\u003C/strong> (\u003Ccode>Panel #01\u003C/code> usw.) trägt — ein Coupon-Fail sperrt dann gezielt statt blind das ganze Los.\u003C/li>\n\u003Cli>\u003Cstrong>Normen und Konditionierung:\u003C/strong> Standard und Revision festlegen (z. B. IPC-6012 Klasse 2/3, TDR nach IPC-TM-650 2.5.5.7A, Thermoschock 2.6.8E Condition A).\u003C/li>\n\u003Cli>\u003Cstrong>Lieferumfang:\u003C/strong> Annotations- und skalierte Schliffbilder mit Kupfer-/Dielektrikumsmaßen, TDR-Wellenformen mit Auswertefenster und rohe Pass/Fail-Datentabellen.\u003C/li>\n\u003C/ol>\n\u003Cp>HILPCB liefert hauseigene TDR-Impedanzverifikation (\u003Cstrong>Standard ±10 %, High-End ±5 %\u003C/strong>), stichprobenbasierte VNA-S-Parameter bis \u003Cstrong>40 GHz\u003C/strong>, Schliffanalyse, Thermoschock und \u003Cstrong>IST-Verbindungszyklen (200–500)\u003C/strong> für \u003Ca href=\"/de/products/multilayer-pcb/\">Multilayer\u003C/a> und \u003Ca href=\"/de/products/hdi-pcb/\">HDI\u003C/a>. \u003Ca href=\"/de/quote/\">Angebot anfordern\u003C/a> mit Gerber und Aufbaundaten — Coupon-Layout und Prüfumfang werden vor dem Nutzen festgelegt.\u003C/p>\n\u003Cdiv data-component=\"BlogQuickQuoteInline\">\u003C/div>\n\n\u003C!-- faq:start -->\n\u003Ch2>Häufige Fragen\u003C/h2>\n\u003Ch3>Beweist ein bestandener Impedanz-Coupon die Einfügedämpfung des Highspeed-Kanals?\u003C/h3>\n\u003Cp>Nein. Ein Standard-TDR-Coupon (\u003Ca href=\"https://www.ipc.org/sites/default/files/test_methods_docs/2-5-5-7a.pdf\">IPC-TM-650 2.5.5.7A\u003C/a>) verifiziert die Wellenimpedanz (\u003Cspan class=\"math-inline\">Z\u003Csub>0\u003C/sub>\u003C/span>/\u003Cspan class=\"math-inline\">Z\u003Csub>diff\u003C/sub>\u003C/span>) — dominiert von Leiterbreite, Dielektrikumsdicke und Realteil-Dk; er misst weder den Verlustfaktor \u003Cspan class=\"math-inline\">D\u003Csub>f\u003C/sub>\u003C/span> noch Hochfrequenz-Kupferrauigkeit. Dafür braucht es Breitband-VNA-S-Parameter (\u003Cspan class=\"math-inline\">S\u003Csub>21\u003C/sub>\u003C/span>) oder differentielle Phasen-/Verluststrukturen.\u003C/p>\n\u003Ch3>Warum muss der Coupon dieselbe Nutzennummer tragen wie das Board?\u003C/h3>\n\u003Cp>Pressdruck, Galvanikstromdichte und Ätzgleichmäßigkeit variieren nutzenweise innerhalb eines Loses. Tragen Coupon und Auslieferboard dieselbe Nutzennummer (\u003Ccode>P01\u003C/code>, \u003Ccode>P02\u003C/code> …), lässt sich ein TDR- oder Schliff-Fail auf \u003Ccode>P02\u003C/code> gezielt isolieren — inklusive Nachbarnutzen-Prüfung — statt das ganze Los zu blockieren.\u003C/p>\n\u003Ch3>Darf das Werk Schliff- und Impedanzcoupons im Nutzenrand unterbringen?\u003C/h3>\n\u003Cp>Ja, Platzierung im Produktions- oder Kleinutzenrand ist Standard — sie durchlaufen Pressung, Bohrung, Galvanik und Ätzung identisch zum Produktboard, ohne Nutzfläche zu kosten. Bei großen Nutzen oder Klasse-3-Aufträgen werden Coupons oft in zwei diagonalen Randpositionen platziert, um Mitte-Rand-Gradienten bei Galvanik und Pressdicke zu erfassen.\u003C/p>\n\u003Ch3>Sollen Außenlagen-Impedanzcoupon-Leitungen Lötstopp tragen?\u003C/h3>\n\u003Cp>Identisch zum Produktboard: Tragen die Außen-Impedanzleiterbahnen Lötstopp, muss die Coupon-Leitung denselben Lötstopp erhalten. Nackte Coupon-Leitung (Air-Microstrip) bei lötstopbedecktem Produkt misst \u003Cspan class=\"math-inline\">2--3 Ω\u003C/span> über der tatsächlichen Leiterbahn des Auslieferboards.\u003C/p>\n\u003C!-- faq:end -->\n\u003Csection class=\"related-links\" aria-label=\"Weiterführende Links\">\u003Ch3 id=\"related-links\">Weiterführende Links\u003C/h3>\u003Cul>\u003Cli>\u003Ca href=\"/de/blog/impedance-testing/\">Impedanzprüfung für Signalintegrität in der Leiterplattenfertigung\u003C/a>\u003C/li>\u003Cli>\u003Ca href=\"/assets/blogs/pcb-test-coupons/specimen-selection-and-quote.csv\">specimen-selection-and-quote.csv\u003C/a>\u003C/li>\u003Cli>\u003Ca href=\"/assets/blogs/pcb-test-coupons/illustrative-report-results.csv\">illustrative-report-results.csv\u003C/a>\u003C/li>\u003Cli>\u003Ca href=\"/assets/blogs/pcb-test-coupons/README.md\">Anleitung\u003C/a>\u003C/li>\u003Cli>\u003Ca href=\"/de/blog/controlled-impedance-pcb-design-review/\">Controlled Impedance PCB Design Review vor der Produktionsfreigabe\u003C/a>\u003C/li>\u003Cli>\u003Ca href=\"/de/pcb-manufacturing/\">PCB-Fertigungs\u003C/a>\u003C/li>\u003Cli>\u003Ca href=\"/de/products/multilayer-pcb/\">Multilayer\u003C/a>\u003C/li>\u003C/ul>\u003C/section>",[14,18,22,25],{"question":15,"answer":16,"answerText":17},"Beweist ein bestandener Impedanz-Coupon die Einfügedämpfung des Highspeed-Kanals?","Nein. Ein Standard-TDR-Coupon ([IPC-TM-650 2.5.5.7A](https://www.ipc.org/sites/default/files/test_methods_docs/2-5-5-7a.pdf)) verifiziert die Wellenimpedanz ($Z_0$/$Z_{\\text{diff}}$) — dominiert von Leiterbreite, Dielektrikumsdicke und Realteil-Dk; er misst weder den Verlustfaktor $D_f$ noch Hochfrequenz-Kupferrauigkeit. Dafür braucht es Breitband-VNA-S-Parameter ($S_{21}$) oder differentielle Phasen-/Verluststrukturen.","Nein. Ein Standard-TDR-Coupon (IPC-TM-650 2.5.5.7A) verifiziert die Wellenimpedanz ($Z_0$/$Z_{\\text{diff}}$) — dominiert von Leiterbreite, Dielektrikumsdicke und Realteil-Dk; er misst weder den Verlustfaktor $D_f$ noch Hochfrequenz-Kupferrauigkeit. Dafür braucht es Breitband-VNA-S-Parameter ($S_{21}$) oder differentielle Phasen-/Verluststrukturen.",{"question":19,"answer":20,"answerText":21},"Warum muss der Coupon dieselbe Nutzennummer tragen wie das Board?","Pressdruck, Galvanikstromdichte und Ätzgleichmäßigkeit variieren nutzenweise innerhalb eines Loses. Tragen Coupon und Auslieferboard dieselbe Nutzennummer (`P01`, `P02` …), lässt sich ein TDR- oder Schliff-Fail auf `P02` gezielt isolieren — inklusive Nachbarnutzen-Prüfung — statt das ganze Los zu blockieren.","Pressdruck, Galvanikstromdichte und Ätzgleichmäßigkeit variieren nutzenweise innerhalb eines Loses. Tragen Coupon und Auslieferboard dieselbe Nutzennummer (P01, P02 …), lässt sich ein TDR- oder Schliff-Fail auf P02 gezielt isolieren — inklusive Nachbarnutzen-Prüfung — statt das ganze Los zu blockieren.",{"question":23,"answer":24,"answerText":24},"Darf das Werk Schliff- und Impedanzcoupons im Nutzenrand unterbringen?","Ja, Platzierung im Produktions- oder Kleinutzenrand ist Standard — sie durchlaufen Pressung, Bohrung, Galvanik und Ätzung identisch zum Produktboard, ohne Nutzfläche zu kosten. Bei großen Nutzen oder Klasse-3-Aufträgen werden Coupons oft in zwei diagonalen Randpositionen platziert, um Mitte-Rand-Gradienten bei Galvanik und Pressdicke zu erfassen.",{"question":26,"answer":27,"answerText":27},"Sollen Außenlagen-Impedanzcoupon-Leitungen Lötstopp tragen?","Identisch zum Produktboard: Tragen die Außen-Impedanzleiterbahnen Lötstopp, muss die Coupon-Leitung denselben Lötstopp erhalten. Nackte Coupon-Leitung (Air-Microstrip) bei lötstopbedecktem Produkt misst $2\\text{--}3\\ \\Omega$ über der tatsächlichen Leiterbahn des Auslieferboards.",[29,30,31,32],"pcb test coupons","TDR impedance coupon","PCB microsection","IPC-TM-650","pcb-test-coupons","de",[36,34,37,38,39],"en","cn","fr","ru",{"blog":41,"breadcrumb":50},{"@context":42,"@type":43,"headline":4,"description":5,"image":8,"url":44,"datePublished":6,"dateModified":6,"timeRequired":11,"keywords":45,"articleSection":7,"author":46,"publisher":49},"https://schema.org","BlogPosting","https://hilpcb.com/de/blog/pcb-test-coupons/","pcb test coupons, TDR impedance coupon, PCB microsection, IPC-TM-650",{"@type":47,"name":48},"Organization","HILPCB",{"@type":47,"name":48},{"@context":42,"@type":51,"itemListElement":52},"BreadcrumbList",[53,58,62],{"@type":54,"position":55,"name":56,"item":57},"ListItem",1,"Home","https://hilpcb.com/",{"@type":54,"position":59,"name":60,"item":61},2,"Blog","https://hilpcb.com/de/blog/",{"@type":54,"position":63,"name":33,"item":44},3,1793497045509]