[{"data":1,"prerenderedAt":65},["ShallowReactive",2],{"blog-pcba-test-coverage-matrix-de":3},{"title":4,"description":5,"date":6,"lastUpdated":6,"category":7,"image":8,"readingTime":9,"wordCount":10,"timeRequired":11,"htmlContent":12,"faq":13,"tags":30,"slug":34,"sourceLocale":35,"availableLocales":36,"jsonld":41},"Prüfabdeckung von Leiterplattenbaugruppen: Abdeckungsmatrix erstellen","Erstellen Sie eine PCBA-Prüfabdeckungsmatrix mit definiertem Fehleruniversum, Nachweisen zur Erkennung und Methodenüberschneidungen und machen Sie nicht abgedeckte Bedingungen sichtbar.","2026-10-26","testing",null,12,2274,"PT12M","\u003Cp>Eine Prüfabdeckungsmatrix für Leiterplattenbaugruppen listet eine \u003Cstrong>definierte Menge von Fehlerbedingungen\u003C/strong>, weist aus, welche aktivierten Prüfungen mit Nachweisen jede Bedingung erkennen, und macht Überschneidungen und Lücken sichtbar. Die Abdeckung wird berechnet, indem die verschiedenen abgedeckten Bedingungen gezählt und durch die Gesamtzahl der Bedingungen in dieser definierten Menge geteilt werden, nicht durch Addieren der Abdeckungsprozentsätze einzelner Prüfungen.\u003C/p>\n\u003Cp>Die Matrix ist nur im Kontext ihrer Revision aussagekräftig. Ein Ergebnis für eine bestimmte Leiterplattenrevision, ein Prüfprogramm, einen Adapter und Betriebszustand gilt möglicherweise nach einer Design- oder Prozessänderung nicht mehr. Ein bestandener Test garantiert außerdem weder Fehlerfreiheit noch zuverlässigen Betrieb im Einsatz.\u003C/p>\n\u003Cp>Wenn Sie noch Methoden auswählen, beginnen Sie mit \u003Ca href=\"/de/blog/boundary-scan-flying-probe-functional-test-selection/\">Boundary Scan, Flying Probe und Funktionstest auswählen\u003C/a>. Der \u003Ca href=\"/de/blog/ict-testing/\">ICT-Prüfleitfaden\u003C/a> erläutert eine Methode ausführlicher. Hier geht es um ein anderes Arbeitsergebnis: das methodenübergreifende Dokument, das erfasst, \u003Cstrong>was ausgewählte Prüfungen abdecken, wodurch diese Abdeckung belegt ist und was unentdeckt bleibt\u003C/strong>.\u003C/p>\n\u003Ch2>Definieren, was „Abdeckung“ bedeutet\u003C/h2>\n\u003Cp>Ein Abdeckungsprozentsatz ohne Zähler, Nenner und Umfang ist schwer zu interpretieren. Mehrere nützliche Maße werden oft verwechselt:\u003C/p>\n\u003Ctable>\n\u003Cthead>\n\u003Ctr>\n\u003Cth>Maß\u003C/th>\n\u003Cth>Erfasst\u003C/th>\n\u003Cth>Belegt \u003Cstrong>nicht\u003C/strong>\u003C/th>\n\u003C/tr>\n\u003C/thead>\n\u003Ctbody>\u003Ctr>\n\u003Ctd>Physischer Netz-Zugang\u003C/td>\n\u003Ctd>Netze mit nutzbarem Prüfzugang aus einer definierten Menge geeigneter Netze\u003C/td>\n\u003Ctd>Dass jedes zugängliche Netz wirksam elektrisch geprüft wird\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd>Bauteileinbeziehung\u003C/td>\n\u003Ctd>In aktivierte Prüfungen einbezogene Bauteile aus einer relevanten Bauteilmenge\u003C/td>\n\u003Ctd>Dass jeder relevante Fehler jedes einbezogenen Bauteils erkennbar ist\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd>Fehler-Modellabdeckung\u003C/td>\n\u003Ctd>Eindeutige modellierte Fehlerbedingungen mit angerechneter Erkennung aus dem definierten Fehleruniversum\u003C/td>\n\u003Ctd>Erkennung von Fehlern außerhalb des Universums oder Feldfehlerwahrscheinlichkeit\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd>Inspektionsabdeckung\u003C/td>\n\u003Ctd>Geprüfte definierte Merkmale oder Inspektionsbedingungen aus dem Inspektionsumfang\u003C/td>\n\u003Ctd>Elektrischen Betrieb oder Qualität verdeckter Lötstellen, sofern diese nicht gezielt beobachtbar und validiert sind\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd>Abdeckung funktionaler Anforderungen\u003C/td>\n\u003Ctd>Unter festgelegten Bedingungen ausgeübte Anforderungen oder Betriebszustände aus der ausgewählten Menge\u003C/td>\n\u003Ctd>Alle möglichen Fehler oder realen Betriebsbedingungen\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd>Zuverlässigkeitsvalidierung\u003C/td>\n\u003Ctd>Nachweise zum Verhalten unter definierten Belastungen, Zeiträumen und Bedingungen\u003C/td>\n\u003Ctd>Direkten Ersatz für die Abdeckung von Fertigungsfehlern\u003C/td>\n\u003C/tr>\n\u003C/tbody>\u003C/table>\n\u003Cp>Ein Prüfpunkt kann beispielsweise ein Netz physisch zugänglich machen; Schaltungstopologie, parallele Pfade, Prüfkontakt, Grenzwerte oder deaktivierte Routinen können eine sinnvolle Messung trotzdem verhindern. Der \u003Ca href=\"/de/blog/pcb-test-points/\">Leitfaden zu Leiterplatten-Prüfpunkten\u003C/a> behandelt die Zugangsplanung; die Matrix muss darüber hinaus den Zugang mit einer konkreten erkennbaren Bedingung verbinden.\u003C/p>\n\u003Cp>Ebenso kann ein AOI-Programm das Vorhandensein und die Polarität eines Bauteils prüfen, ohne dessen elektrische Funktion festzustellen. IPC-A-610 \u003Cem>Acceptability of Electronic Assemblies\u003C/em> ist ein Beispiel für ein Abnahmedokument für Baugruppen; die anwendbare Ausgabe und Kriterien müssen für das Projekt weiterhin vereinbart werden. Ein Inspektionskriterium ist für sich allein kein quantifiziertes methodenübergreifendes Fehleruniversum.\u003C/p>\n\u003Ch2>Methoden nach beobachtbaren Bedingungen auswählen\u003C/h2>\n\u003Cp>Jede Methode hat einen anderen Beobachtungspunkt. Die folgende Tabelle dient der Planung und ist keine Zusage, dass ein bestimmtes System oder Verfahren einen konkreten Fehler erkennt.\u003C/p>\n\u003Ctable>\n\u003Cthead>\n\u003Ctr>\n\u003Cth>Methode\u003C/th>\n\u003Cth>Möglicher Beitrag\u003C/th>\n\u003Cth>Wichtige Einschränkung\u003C/th>\n\u003C/tr>\n\u003C/thead>\n\u003Ctbody>\u003Ctr>\n\u003Ctd>\u003Cstrong>SPI\u003C/strong>\u003C/td>\n\u003Ctd>Prüft definierte Merkmale des Lotpastendrucks vor Bestückung und Reflow\u003C/td>\n\u003Ctd>Pastenmessungen sind kein direkter Nachweis der fertigen Lötstelle. Eine modellierte Bedingung benötigt ein geeignetes Verfahren und Nachweise, um angerechnet zu werden.\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd>\u003Cstrong>AOI\u003C/strong>\u003C/td>\n\u003Ctd>Prüft sichtbare Merkmale wie Vorhandensein, Orientierung und bestimmte Lötstellenbedingungen\u003C/td>\n\u003Ctd>Sichtbarkeit, Beleuchtung, Programmierung, Bauteilgeometrie und Abnahmekriterien sind relevant. Verdeckte Merkmale sind möglicherweise nicht beobachtbar.\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd>\u003Cstrong>Röntgeninspektion\u003C/strong>\u003C/td>\n\u003Ctd>Untersucht optisch verdeckte Merkmale, darunter bestimmte Lötstrukturen unter Bauteilen\u003C/td>\n\u003Ctd>Erkennbarkeit hängt von Fehler, Geometrie, Gerät und Inspektionsverfahren ab. Ein Bild ist nicht automatisch eine elektrische oder Zuverlässigkeitsprüfung.\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd>\u003Cstrong>ICT\u003C/strong>\u003C/td>\n\u003Ctd>Kann mit festgelegtem Adapter und Programm zugängliche Netze, Kurzschlüsse und ausgewählte Bauteilmerkmale prüfen\u003C/td>\n\u003Ctd>Prüfzugang, Schaltungstopologie, Isolation, Grenzwerte und aktivierte Prüfungen beschränken die Abdeckung.\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd>\u003Cstrong>Flying Probe\u003C/strong>\u003C/td>\n\u003Ctd>Kann programmierte elektrische Messungen an zugänglichen Stellen ohne dedizierten Nadelbettadapter ausführen\u003C/td>\n\u003Ctd>Reichweite, Prüfsequenz, Schaltungseinflüsse und Verfahren begrenzen weiterhin die Messmöglichkeiten.\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd>\u003Cstrong>Boundary Scan\u003C/strong>\u003C/td>\n\u003Ctd>Kann unterstützte Verbindungen über eine konfigurierte Scan-Kette anregen oder beobachten\u003C/td>\n\u003Ctd>Geeignete Bauteile, Kettenzugang, Platinenzustand, Bauteilbeschreibungen und Testvektoren sind erforderlich; nicht automatisch jede interne Lötstelle oder Schaltung prüfbar.\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd>\u003Cstrong>Funktionstest (FCT)\u003C/strong>\u003C/td>\n\u003Ctd>Prüft definierte Baugruppenfunktionen mit festgelegten Eingängen, Lasten und Zuständen\u003C/td>\n\u003Ctd>Ein bestandener Funktionstest belegt nur tatsächlich ausgeübte Bedingungen und Abnahmegrenzen.\u003C/td>\n\u003C/tr>\n\u003C/tbody>\u003C/table>\n\u003Cp>Boundary Scan verwendet eine Testzugangsarchitektur, um unterstützte Verbindungen anzuregen oder zu beobachten. Ob eine konkrete Baugruppe wirksam damit geprüft werden kann, bleibt eine Frage von Design und Verfahren. Vereinbaren Sie anwendbare Norm und Ausgabe für das Projekt.\u003C/p>\n\u003Cp>Zur Planung einzelner Methoden siehe \u003Ca href=\"/de/blog/solder-paste-inspection-spi/\">Lotpasteninspektion\u003C/a>, \u003Ca href=\"/de/blog/xray-pcb-inspection/\">Röntgeninspektion von Leiterplatten\u003C/a> und \u003Ca href=\"/de/blog/pcb-functional-testing/\">Funktionstest von Leiterplatten\u003C/a>. Keine dieser Methoden hat einen universellen Abdeckungsprozentsatz, der ohne Definition von Fehleruniversum und Nachweisen auf eine andere Baugruppe übertragbar wäre.\u003C/p>\n\u003Ch2>Fehleruniversum vor dem Zählen erstellen\u003C/h2>\n\u003Cp>Ein Fehleruniversum ist die Liste von Bedingungen, die in der Abdeckungsberechnung berücksichtigt werden. Jede Zeile sollte eine unterscheidbare Bedingung mit genügend Kontext beschreiben, um entscheiden zu können, ob eine Prüfung sie erkennt.\u003C/p>\n\u003Cp>Eine zweckmäßige Zeile nennt:\u003C/p>\n\u003Cul>\n\u003Cli>\u003Cstrong>Fehler-ID und Ort:\u003C/strong> Bauteilreferenz, Netz, Lötstelle, Schaltung oder funktionale Anforderung.\u003C/li>\n\u003Cli>\u003Cstrong>Bedingung:\u003C/strong> Zum Beispiel Unterbrechung an einem bestimmten Widerstandsanschluss oder fehlgeschlagener Start bei einem festgelegten Eingang und einer festgelegten Last.\u003C/li>\n\u003Cli>\u003Cstrong>Umfang und Annahmen:\u003C/strong> Leiterplatten- und Stücklistenrevision, Betriebszustand, Zugang und Annahme eines Einzelfehlers.\u003C/li>\n\u003Cli>\u003Cstrong>Kandidatenmethoden:\u003C/strong> Prüfungen, die die Bedingung möglicherweise beobachten.\u003C/li>\n\u003Cli>\u003Cstrong>Angerechnete Erkennung und Nachweis:\u003C/strong> Aktivierte Prüfung und Nachweis, der diese Zuordnung stützt.\u003C/li>\n\u003Cli>\u003Cstrong>Disposition:\u003C/strong> Abgedeckt, bedingt abgedeckt, nicht validiert oder nicht abgedeckt, mit Verantwortlichem für erforderliche Maßnahmen.\u003C/li>\n\u003C/ul>\n\u003Cp>Die Fehlerliste kann sowohl physische Defekte als auch definierte Funktionsfehler enthalten, doch der Umfang muss ausdrücklich angegeben werden. Vermeiden Sie vage Zeilen wie „schlechte Lötung“ oder „Stromversorgungsfehler“; darin können mehrere Mechanismen und Beobachtungsbedingungen stecken.\u003C/p>\n\u003Cp>Eine Zeile ist eine \u003Cstrong>modellierte Bedingung\u003C/strong>, nicht zwingend ein unabhängiges physisches Ereignis. Ein zugrunde liegender Defekt kann mehrere aufgeführte Symptome hervorrufen, und mehrere Fehler können gemeinsam auftreten. Wird ein Einzelfehlermodell angenommen, dokumentieren Sie dies; gleichzeitige Fehler können Prüfreaktionen maskieren oder ändern.\u003C/p>\n\u003Cp>Halten Sie für Vergleiche zwischen Revisionen oder Lieferanten Nenner und Definitionen konsistent. Ein höherer Prozentsatz aus einem engeren Fehleruniversum bedeutet nicht zwingend bessere Abdeckung.\u003C/p>\n\u003Ch2>Rechenbeispiel: Vereinigung statt Prozentsätze zählen\u003C/h2>\n\u003Cp>Angenommen, eine hypothetische Baugruppe hat die folgenden acht relevanten Fehlerbedingungen. Für dieses Beispiel wurden die Erkennungszuordnungen von AOI und ICT für die festgelegte Leiterplattenrevision, aktivierten Programme und anwendbaren Bedingungen bereits validiert. Dies ist eine Rechenübung, kein Bericht tatsächlicher Laborergebnisse.\u003C/p>\n\u003Ctable>\n\u003Cthead>\n\u003Ctr>\n\u003Cth>ID\u003C/th>\n\u003Cth>Definierte modellierte Bedingung\u003C/th>\n\u003Cth align=\"right\">AOI angerechnet\u003C/th>\n\u003Cth align=\"right\">ICT angerechnet\u003C/th>\n\u003C/tr>\n\u003C/thead>\n\u003Ctbody>\u003Ctr>\n\u003Ctd>F1\u003C/td>\n\u003Ctd>Ein sichtbar gekennzeichnetes polarisiertes Bauteil ist verkehrt herum montiert\u003C/td>\n\u003Ctd align=\"right\">Ja\u003C/td>\n\u003Ctd align=\"right\">Nein\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd>F2\u003C/td>\n\u003Ctd>Bauteil C1 fehlt\u003C/td>\n\u003Ctd align=\"right\">Ja\u003C/td>\n\u003Ctd align=\"right\">Nein\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd>F3\u003C/td>\n\u003Ctd>Ein bestimmter Widerstandsanschluss ist sichtbar offen, und eine elektrische Unterbrechung ist mit dem ICT-Verfahren erkennbar\u003C/td>\n\u003Ctd align=\"right\">Ja\u003C/td>\n\u003Ctd align=\"right\">Ja\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd>F4\u003C/td>\n\u003Ctd>Widerstand R2 fehlt\u003C/td>\n\u003Ctd align=\"right\">Ja\u003C/td>\n\u003Ctd align=\"right\">Ja\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd>F5\u003C/td>\n\u003Ctd>Zwei bestimmte Netze sind unter einem Bauteil kurzgeschlossen, mit anderweitigem Zugang für die ICT-Messung\u003C/td>\n\u003Ctd align=\"right\">Nein\u003C/td>\n\u003Ctd align=\"right\">Ja\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd>F6\u003C/td>\n\u003Ctd>R3 hat den festgelegten falschen Widerstandswert, der mit der ICT-Messung trotz paralleler Schaltungspfade erkennbar ist\u003C/td>\n\u003Ctd align=\"right\">Nein\u003C/td>\n\u003Ctd align=\"right\">Ja\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd>F7\u003C/td>\n\u003Ctd>Eine bestimmte verdeckte BGA-Verbindung ist offen\u003C/td>\n\u003Ctd align=\"right\">Nein\u003C/td>\n\u003Ctd align=\"right\">Nein\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd>F8\u003C/td>\n\u003Ctd>Die Versorgung startet bei einem festgelegten Eingang und einer festgelegten Last nicht\u003C/td>\n\u003Ctd align=\"right\">Nein\u003C/td>\n\u003Ctd align=\"right\">Nein\u003C/td>\n\u003C/tr>\n\u003C/tbody>\u003C/table>\n\u003Cp>„Nein“ bedeutet in diesem Beispiel \u003Cstrong>keine angerechnete Erkennung\u003C/strong>. Es behauptet nicht, dass die Methode diese Bedingung auf einer anderen Platine oder mit einem anderen validierten Verfahren niemals erkennen könnte.\u003C/p>\n\u003Cp>Der Nenner umfasst acht verschiedene modellierte Bedingungen:\u003C/p>\n\u003Cul>\n\u003Cli>AOI erkennt F1, F2, F3 und F4: \u003Cstrong>4/8 = 50 %\u003C/strong>.\u003C/li>\n\u003Cli>ICT erkennt F3, F4, F5 und F6: \u003Cstrong>4/8 = 50 %\u003C/strong>.\u003C/li>\n\u003Cli>F3 und F4 werden gemeinsam erkannt: \u003Cstrong>2 Bedingungen\u003C/strong>.\u003C/li>\n\u003Cli>Die Vereinigungsmenge ist F1 bis F6: \u003Cstrong>(4 + 4 − 2)/8 = 6/8 = 75 %\u003C/strong>.\u003C/li>\n\u003Cli>F7 und F8 bleiben bei dieser angerechneten Kombination aus AOI und ICT unbedeckt: \u003Cstrong>2/8\u003C/strong>.\u003C/li>\n\u003C/ul>\n\u003Cp>Das Addieren von 50 % und 50 % würde die gemeinsamen Bedingungen doppelt zählen. Multiplizieren der Prozentsätze berechnet die Vereinigung ebenfalls nicht; es wird keine Unabhängigkeit von Fehlern oder Prüfergebnissen angenommen.\u003C/p>\n\u003Cp>In dieser Berechnung ist jede modellierte Bedingung gleich gewichtet. Die Zahl \u003Cstrong>75 %\u003C/strong> ist weder die tatsächliche statistische Prüfwirksamkeit noch ein Designverifizierungsergebnis oder die Wahrscheinlichkeit, dass ein Produkt Feldausfälle vermeidet. F7 und F8 können zudem einen anderen Schweregrad als abgedeckte Bedingungen haben. Ein Team kann sie daher priorisieren, obwohl jede nur eine Zeile der Zählung ausmacht.\u003C/p>\n\u003Cp>Als Nächstes ist eine geeignete Beobachtungsmethode für jede Lücke zu untersuchen. Beispielsweise kann geprüft werden, ob ein Röntgenverfahren die \u003Cstrong>definierte\u003C/strong> Bedingung F7 erkennt oder ein FCT-Verfahren den \u003Cstrong>definierten\u003C/strong> Startzustand F8 ausüben kann. Ändern Sie eine Bedingung nicht allein deshalb in „abgedeckt“, weil eine Methode geeignet klingt; validieren Sie ihre Erkennbarkeit für die relevante Baugruppe und das Verfahren.\u003C/p>\n\u003Ch2>Nachweise, Bedingungen und Stichproben dokumentieren\u003C/h2>\n\u003Cp>Eine praktische Matrix unterscheidet eine lediglich geplante Prüfung von einer Prüfung, die Erkennungsabdeckung erhält. Bewahren Sie je angerechneter Zelle einen Verweis auf projektangemessene Nachweise auf, etwa:\u003C/p>\n\u003Cul>\n\u003Cli>Aktivierter Prüfschritt, Inspektionsregel oder Funktionsablauf mit Revision.\u003C/li>\n\u003Cli>Anwendbare Revisionen von Leiterplatte, Stückliste, Adapter, Software und Konfiguration.\u003C/li>\n\u003Cli>Fehlerdarstellung oder Prüfbedingung zur Bewertung der Erkennbarkeit.\u003C/li>\n\u003Cli>Erwartete und beobachtete Anzeigen, Abnahmegrenzen und relevantes Gutverhalten.\u003C/li>\n\u003Cli>Einschränkungen wie Sichtbarkeit, Zugang, parallele Pfade, Betriebszustand oder Temperatur.\u003C/li>\n\u003Cli>Zuständiger Prüfer und Nachweisstatus.\u003C/li>\n\u003C/ul>\n\u003Cp>Wie glaubwürdig eine Zuordnung ist, hängt von der Repräsentativität der Nachweise ab. Eine Programmliste zeigt, dass eine Prüfung existiert; sie zeigt nicht zwingend, dass diese den modellierten Fehler erkennt. Umgekehrt belegt eine einzelne Demonstration nicht unbedingt die Erkennung über alle Varianten oder Prozessbedingungen. Dokumentieren Sie Umfang und Vertrauensgrad der Nachweise, ohne mehr zu behaupten, als sie tragen.\u003C/p>\n\u003Cp>\u003Cstrong>Deaktivierte Prüfungen erhalten keine aktuelle Abdeckungsanrechnung.\u003C/strong> Eine Prüfung kann auch bedingt sein, beispielsweise durch einen bestimmten Adapter, eine bestückte Option, einen Firmwarezustand oder eine Scan-Kettenkonfiguration. Dokumentieren Sie Voraussetzung und Fertigungsroute, die sie erfüllt.\u003C/p>\n\u003Cp>Stichproben verändern, worauf die Abdeckung anwendbar ist. Erhält jede Einheit ICT, aber nur eine Stichprobe eine Röntgeninspektion, gilt die Röntgenzuordnung für die geprüften Einheiten oder die definierte Stichprobe, nicht automatisch für jede Baugruppe im Los. Erfassen Sie Population, Auswahlregel und tatsächlichen Ablauf. Ebenso findet SPI vor dem Reflow statt; ein Befund und seine Korrektur in der Druckstufe müssen durch den Prozess rückverfolgbar sein und gelten nicht als Beweis, dass die fertige Lötstelle einen elektrischen Test bestanden hat.\u003C/p>\n\u003Cp>Für eine Vereinigung je Einheit kombinieren Sie nur angerechnete Methoden, die unter validierten Bedingungen tatsächlich auf diese Einheit angewandt wurden. Erfassen Sie Fehler, Reparaturen und Wiederholungsprüfungen getrennt, damit die endgültige Disposition nachvollziehbar bleibt.\u003C/p>\n\u003Ch2>Matrix zum Schließen von Lücken verwenden\u003C/h2>\n\u003Cp>Prüfen Sie nach Fertigstellung der ersten Matrix nicht abgedeckte und bedingte Zeilen anhand ihres Risikos. Die Entscheidung muss nicht immer eine zusätzliche Prüfung sein: Möglich sind auch eine Designänderung für besseren Zugang, ein präziseres Verfahren, zusätzliche Prozesskontrolle, Validierung einer bestehenden Methode oder die Annahme eines dokumentierten Restrisikos.\u003C/p>\n\u003Cp>Ein zweckmäßiger Lückeneintrag enthält:\u003C/p>\n\u003Col>\n\u003Cli>Nicht abgedeckte Bedingung und betroffene Varianten.\u003C/li>\n\u003Cli>Mögliche Auswirkung und Grundlage der Risikobewertung.\u003C/li>\n\u003Cli>Vorgeschlagene Erkennungs-, Vermeidungs- oder Minderungsmaßnahme.\u003C/li>\n\u003Cli>Verantwortlichen, angestrebte Entscheidung und benötigte Nachweise.\u003C/li>\n\u003Cli>Genehmigungs- oder Abweichungsstatus einschließlich vereinbarter Grenzen.\u003C/li>\n\u003C/ol>\n\u003Cp>Eine Risikobewertung darf nicht als gleich gewichteter Abdeckungsprozentsatz ausgegeben werden. Ein selten modellierter, aber schwerwiegender Stromversorgungsfehler kann mehr Aufmerksamkeit erfordern als mehrere leicht erkennbare kosmetische Bedingungen.\u003C/p>\n\u003Cp>Bewerten Sie betroffene Zeilen neu, wenn sich Leiterplattenlayout, Bauteilersatz, Pastenprozess, Prüfzugang, Adapter, Inspektionsprogramm, Firmware oder Abnahmegrenzen ändern. Der Umfang der Revalidierung hängt von der Änderung und den vereinbarten Kontrollen ab. Bewahren Sie die frühere Matrixrevision auf, damit Abdeckungsangaben den Baugruppen und Programmen zugeordnet bleiben, für die sie galten.\u003C/p>\n\u003Ch2>Artefakt in Freigabepaket oder Angebotsanfrage spezifizieren\u003C/h2>\n\u003Cp>Die Matrix ist am nützlichsten, wenn Zuständigkeiten und Ergebnisse vor Produktionsfreigabe vereinbart sind. Nehmen Sie in Angebotsanfrage oder Prüfplanungspaket folgende Felder auf:\u003C/p>\n\u003Ctable>\n\u003Cthead>\n\u003Ctr>\n\u003Cth>Feld\u003C/th>\n\u003Cth>Bereitzustellende oder zu vereinbarende Informationen\u003C/th>\n\u003C/tr>\n\u003C/thead>\n\u003Ctbody>\u003Ctr>\n\u003Ctd>Baugruppenidentität\u003C/td>\n\u003Ctd>Leiterplattenrevision, Stücklistenrevision, freigegebene Varianten und relevante Bauteilalternativen\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd>Daten und Zugang\u003C/td>\n\u003Ctd>Zeichnungen, Netzliste, Prüfpunkthinweise, zugängliche Seiten, mechanische Einschränkungen und relevante Schnittstellendokumentation\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd>Fehlerumfang\u003C/td>\n\u003Ctd>Fehleruniversum, Ausschlüsse, Annahmen zu Einzel- oder Mehrfachfehlern sowie enthaltene Funktionsanforderungen oder Zustände\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd>Methoden und Ablauf\u003C/td>\n\u003Ctd>Vorgesehene Inspektions- und Prüfschritte, Reihenfolge, Bedingungen, Stichprobe und Einheiten je Schritt\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd>Nachweise\u003C/td>\n\u003Ctd>Erforderliches Zuordnungsvertrauen, Validierungsansatz, Nachweisreferenzen und Umgang mit nicht validierten oder deaktivierten Prüfungen\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd>Ergebnisse\u003C/td>\n\u003Ctd>Erforderliches Matrixformat, Zähler und Nenner, Überschneidungen, offene Zeilen, Prüfergebnisse und Rückverfolgbarkeit\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd>Änderung und Disposition\u003C/td>\n\u003Ctd>Revisionskontrolle, Auslöser für Revalidierung, Nacharbeits- und Wiederholungsprüfungsregeln, Lückenverantwortliche und Abweichungsbefugnis\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd>Abnahme\u003C/td>\n\u003Ctd>Anwendbare Inspektionskriterien, Prüfgrenzwerte, Funktionsanforderungen und Zuständigkeit für endgültige Freigabeentscheidungen\u003C/td>\n\u003C/tr>\n\u003C/tbody>\u003C/table>\n\u003Cp>Der Designverantwortliche verfügt typischerweise über die Informationen, um Designabsicht und Funktionsanforderungen festzulegen. Der Prüfentwickler muss ausführbare Prüfungen zuordnen und validieren. Fertigungs- und Qualitätsteams müssen den tatsächlichen Prozessablauf, Aufzeichnungen und Dispositionen kontrollieren. Der Einkauf kann Nachweise und Übergabe in der kaufmännischen Vereinbarung ausdrücklich festlegen. Ordnen Sie diese Zuständigkeiten projektspezifisch zu, statt anzunehmen, ein Lieferantenangebot umfasse jede Aktivität.\u003C/p>\n\u003Cp>Für ein Bestückungsgespräch prüfen Sie den \u003Ca href=\"/de/products/smt-assembly/\">SMT-Bestückungsservice\u003C/a> und übermitteln Sie relevante Revisionen und Abdeckungsanforderungen über die \u003Ca href=\"/de/quote/\">Angebotsanfrage\u003C/a>. Verwenden Sie \u003Ca href=\"/de/contact/\">Kontakt\u003C/a>, um Umfang, Nachweise und Zuständigkeiten zu klären. Prüfkapazitäten und Lieferumfang sind in der Projektvereinbarung zu bestätigen.\u003C/p>\n\u003Cdiv data-component=\"BlogQuickQuoteInline\">\u003C/div>\n\u003C!-- faq:start -->\n\u003Ch2>Häufig gestellte Fragen\u003C/h2>\n\u003Ch3>Garantiert eine Fehler-Modellabdeckung von 100 % die Qualität?\u003C/h3>\n\u003Cp>Nein. Sie bedeutet, dass jede Bedingung im \u003Cstrong>definierten\u003C/strong> Universum unter den angegebenen Annahmen eine angerechnete Erkennung hat. Nicht modellierte Fehler, begrenzte Nachweise und Bedingungen außerhalb des Prüfumfangs können verbleiben.\u003C/p>\n\u003Ch3>Kann physischer Zugang über Prüfpunkte als Fehlerabdeckung gelten?\u003C/h3>\n\u003Cp>Nicht für sich allein. Zugang ist Voraussetzung mancher elektrischer Prüfungen; wirksame Erkennung hängt zusätzlich von Schaltung, Verfahren, Grenzwerten und aktiviertem Programm ab.\u003C/p>\n\u003Ch3>Wie sind deaktivierte Prüfungen in der Matrix darzustellen?\u003C/h3>\n\u003Cp>Führen Sie sie sichtbar auf, zählen Sie sie aber nicht als aktuelle Erkennungsabdeckung. Dokumentieren Sie den Grund ihrer Deaktivierung und was zu ihrer Wiederherstellung und Validierung erforderlich ist.\u003C/p>\n\u003Ch3>Können Inspektions- und elektrische Prüfprozentsätze addiert werden?\u003C/h3>\n\u003Cp>Nicht ohne Überschneidung und gemeinsamen Nenner zu berücksichtigen. Zählen Sie die verschiedenen Bedingungen, die von der tatsächlichen Prüfungskombination abgedeckt werden.\u003C/p>\n\u003Ch3>Wer genehmigt einen nicht abgedeckten Fehler?\u003C/h3>\n\u003Cp>Die Projektvereinbarung sollte die Befugnis zuweisen. Beteiligte aus Design, Qualität, Fertigung und Einkauf sollten die Lücke und das Restrisiko vor der Disposition dokumentiert haben.\u003C/p>\n\u003C!-- faq:end -->\n\u003Csection class=\"related-links\" aria-label=\"Weiterführende Links\">\u003Ch3 id=\"related-links\">Weiterführende Links\u003C/h3>\u003Cul>\u003Cli>\u003Ca href=\"/de/blog/boundary-scan-flying-probe-functional-test-selection/\">Boundary Scan, Flying Probe und Funktionstest: Auswahl vor der PCBA-Freigabe\u003C/a>\u003C/li>\u003Cli>\u003Ca href=\"/de/blog/ict-testing/\">ICT-Testing: Erweiterte Qualitätskontrolle für die Leiterplattenfertigung\u003C/a>\u003C/li>\u003Cli>\u003Ca href=\"/de/blog/pcb-test-points/\">PCB-Testpunktdesign: Abstandsregeln, Prüfspitzen-Raster und Wirtschaftlichkeit von ICT vs. Flying Probe\u003C/a>\u003C/li>\u003Cli>\u003Ca href=\"/de/blog/solder-paste-inspection-spi/\">Was ist Lotpasteninspektion (SPI)? Messwerte und Druckfreigabe\u003C/a>\u003C/li>\u003Cli>\u003Ca href=\"/de/blog/xray-pcb-inspection/\">PCB-Röntgeninspektion: BGA-Lötfehler, Poren und Dosisgrenzen\u003C/a>\u003C/li>\u003Cli>\u003Ca href=\"/de/blog/pcb-functional-testing/\">Funktionstests für Leiterplatten: Erweiterte Qualitätssicherung für komplexe Baugruppen\u003C/a>\u003C/li>\u003Cli>\u003Ca href=\"/de/products/smt-assembly/\">SMT-Bestückungsservice\u003C/a>\u003C/li>\u003C/ul>\u003C/section>",[14,18,21,24,27],{"question":15,"answer":16,"answerText":17},"Garantiert eine Fehler-Modellabdeckung von 100 % die Qualität?","Nein. Sie bedeutet, dass jede Bedingung im **definierten** Universum unter den angegebenen Annahmen eine angerechnete Erkennung hat. Nicht modellierte Fehler, begrenzte Nachweise und Bedingungen außerhalb des Prüfumfangs können verbleiben.","Nein. Sie bedeutet, dass jede Bedingung im definierten Universum unter den angegebenen Annahmen eine angerechnete Erkennung hat. Nicht modellierte Fehler, begrenzte Nachweise und Bedingungen außerhalb des Prüfumfangs können verbleiben.",{"question":19,"answer":20,"answerText":20},"Kann physischer Zugang über Prüfpunkte als Fehlerabdeckung gelten?","Nicht für sich allein. Zugang ist Voraussetzung mancher elektrischer Prüfungen; wirksame Erkennung hängt zusätzlich von Schaltung, Verfahren, Grenzwerten und aktiviertem Programm ab.",{"question":22,"answer":23,"answerText":23},"Wie sind deaktivierte Prüfungen in der Matrix darzustellen?","Führen Sie sie sichtbar auf, zählen Sie sie aber nicht als aktuelle Erkennungsabdeckung. Dokumentieren Sie den Grund ihrer Deaktivierung und was zu ihrer Wiederherstellung und Validierung erforderlich ist.",{"question":25,"answer":26,"answerText":26},"Können Inspektions- und elektrische Prüfprozentsätze addiert werden?","Nicht ohne Überschneidung und gemeinsamen Nenner zu berücksichtigen. Zählen Sie die verschiedenen Bedingungen, die von der tatsächlichen Prüfungskombination abgedeckt werden.",{"question":28,"answer":29,"answerText":29},"Wer genehmigt einen nicht abgedeckten Fehler?","Die Projektvereinbarung sollte die Befugnis zuweisen. Beteiligte aus Design, Qualität, Fertigung und Einkauf sollten die Lücke und das Restrisiko vor der Disposition dokumentiert haben.",[31,32,33],"Leiterplatten-Prüfabdeckung","Fehlerabdeckung","ICT","pcba-test-coverage-matrix","de",[37,35,38,39,40],"en","cn","fr","ru",{"blog":42,"breadcrumb":51},{"@context":43,"@type":44,"headline":4,"description":5,"url":45,"datePublished":6,"dateModified":6,"timeRequired":11,"keywords":46,"articleSection":7,"author":47,"publisher":50},"https://schema.org","BlogPosting","https://hilpcb.com/de/blog/pcba-test-coverage-matrix/","Leiterplatten-Prüfabdeckung, Fehlerabdeckung, ICT",{"@type":48,"name":49},"Organization","HILPCB",{"@type":48,"name":49},{"@context":43,"@type":52,"itemListElement":53},"BreadcrumbList",[54,59,63],{"@type":55,"position":56,"name":57,"item":58},"ListItem",1,"Home","https://hilpcb.com/",{"@type":55,"position":60,"name":61,"item":62},2,"Blog","https://hilpcb.com/de/blog/",{"@type":55,"position":64,"name":34,"item":45},3,1794062202095]