[{"data":1,"prerenderedAt":65},["ShallowReactive",2],{"blog-microstrip-vs-stripline-fr":3},{"title":4,"description":5,"date":6,"lastUpdated":6,"category":7,"image":8,"readingTime":9,"wordCount":10,"timeRequired":11,"htmlContent":12,"faq":13,"tags":29,"slug":34,"sourceLocale":35,"availableLocales":36,"jsonld":41},"Microstrip vs stripline : choisir la bonne structure de ligne de transmission PCB","Comparer microstrip et stripline sur géométrie d'impédance, permittivité effective, délai de propagation, diaphonie distale (FEXT), stubs de vias et coût d'empilement.","2026-10-30","technology","/assets/blogs/microstrip-vs-stripline/geometry.svg",11,2155,"PT11M","\u003Cp>Entre microstrip et stripline, il n'existe pas de seuil de fréquence fixe disant « au-delà de tant de GHz, il faut changer de structure » — c'est un arbitrage d'empilement et d'architecture de canal : \u003Cstrong>le microstrip externe n'exige aucun via de transition et donne accès direct aux composants\u003C/strong>, tandis que \u003Cstrong>la stripline interne offre un diélectrique homogène blindé entre deux plans de référence\u003C/strong>.\u003C/p>\n\u003Cp>Une partie du champ électromagnétique du microstrip rayonne dans l'air et le masque au-dessus de la carte ; la stripline interne est entièrement enveloppée de diélectrique entre deux plans de référence. Cela change radicalement \u003Cstrong>la largeur de piste requise pour l'impédance cible (\u003Cspan class=\"math-inline\">Z\u003Csub>0\u003C/sub>\u003C/span>), le délai de propagation (\u003Cspan class=\"math-inline\">t\u003Csub>pd\u003C/sub>\u003C/span>), la diaphonie distale (FEXT), le blindage EMI et les réflexions de stubs de vias\u003C/strong>.\u003C/p>\n\u003Cp>\u003Cimg src=\"/assets/blogs/microstrip-vs-stripline/geometry.svg\" alt=\"Comparaison en coupe d'un microstrip de surface et d'une stripline symétrique : lignes de champ, largeur de piste et impédance calculée\">\u003C/p>\n\u003Ch2>1. La physique électromagnétique : comment le confinement du champ change le signal\u003C/h2>\n\u003Cp>Avant de lancer le solveur sur l'empilement, comparer comment les deux sections de ligne forment la propagation (voir \u003Ca href=\"https://www.ti.com/lit/sprabi2\">TI KeyStone Hardware Design Guide SPRABI2D, annexe B\u003C/a> et \u003Ca href=\"https://www.renesas.com/us/en/document/apn/1014-microstrip-vs-stripline-crosstalk-and-rms-phase-jitter\">Renesas/IDT Application Note AN-1014\u003C/a>) :\u003C/p>\n\u003Ctable>\n\u003Cthead>\n\u003Ctr>\n\u003Cth>Dimension d'ingénierie\u003C/th>\n\u003Cth>Microstrip externe\u003C/th>\n\u003Cth>Stripline symétrique/asymétrique\u003C/th>\n\u003Cth>Conséquence pratique\u003C/th>\n\u003C/tr>\n\u003C/thead>\n\u003Ctbody>\u003Ctr>\n\u003Ctd>\u003Cstrong>Environnement diélectrique\u003C/strong>\u003C/td>\n\u003Ctd>\u003Cstrong>Inhomogène :\u003C/strong> substrat en dessous (\u003Cspan class=\"math-inline\">ε\u003Csub>r\u003C/sub>\u003C/span>), air (\u003Cspan class=\"math-inline\">ε\u003Csub>r\u003C/sub> = 1,0\u003C/span>) et masque LPI (\u003Cspan class=\"math-inline\">ε\u003Csub>r\u003C/sub> ≈ 3,3--3,8\u003C/span>) au-dessus\u003C/td>\n\u003Ctd>\u003Cstrong>Homogène (ou noyau + prépreg) :\u003C/strong> entièrement enveloppée entre deux plans de référence\u003C/td>\n\u003Ctd>Permittivité effective plus basse du microstrip (\u003Cspan class=\"math-inline\">ε\u003Csub>eff\u003C/sub> < ε\u003Csub>r\u003C/sub>\u003C/span>) ; stripline \u003Cspan class=\"math-inline\">ε\u003Csub>eff\u003C/sub> ≈ ε\u003Csub>r\u003C/sub>\u003C/span>\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd>\u003Cstrong>Délai de propagation (\u003Cspan class=\"math-inline\">t\u003Csub>pd\u003C/sub>\u003C/span>)\u003C/strong>\u003C/td>\n\u003Ctd>\u003Cstrong>Plus rapide\u003C/strong> (FR-4/hydrocarbure typique \u003Cspan class=\"math-inline\">≈ 5,4--6,0 ps/mm\u003C/span>)\u003C/td>\n\u003Ctd>\u003Cstrong>Plus lente\u003C/strong> (même diélectrique \u003Cspan class=\"math-inline\">≈ 6,3--7,2 ps/mm\u003C/span>)\u003C/td>\n\u003Ctd>Les bus routés sur couches microstrip et stripline ne s'égalisent jamais en millimètres — \u003Cstrong>égaliser en picosecondes de temps de vol\u003C/strong>\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd>\u003Cstrong>Diaphonie distale (FEXT)\u003C/strong>\u003C/td>\n\u003Ctd>\u003Cstrong>FEXT élevée :\u003C/strong> le mode impair transporte plus de champ dans l'air, vitesses impair/pair différentes (\u003Cspan class=\"math-inline\">v\u003Csub>odd\u003C/sub> ≠ v\u003Csub>even\u003C/sub>\u003C/span>) et la diaphonie avant s'accumule\u003C/td>\n\u003Ctd>\u003Cstrong>FEXT quasi nulle idéale :\u003C/strong> couplages capacitif/inductif équilibrés en diélectrique homogène (\u003Cspan class=\"math-inline\">v\u003Csub>odd\u003C/sub> ≈ v\u003Csub>even\u003C/sub>\u003C/span>)\u003C/td>\n\u003Ctd>À budget de diaphonie égal, la stripline autorise des pistes plus serrées (\u003Ca href=\"https://www.renesas.com/us/en/document/apn/1014-microstrip-vs-stripline-crosstalk-and-rms-phase-jitter\">Renesas AN-1014\u003C/a>)\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd>\u003Cstrong>Largeur pour \u003Cspan class=\"math-inline\">50 Ω\u003C/span> à distance \u003Cspan class=\"math-inline\">h\u003C/span> de la référence\u003C/strong>\u003C/td>\n\u003Ctd>\u003Cstrong>Piste plus large\u003C/strong> (un seul plan de référence → moins de capacité par largeur)\u003C/td>\n\u003Ctd>\u003Cstrong>Piste plus étroite\u003C/strong> (deux plans doublent la capacité de couplage → conducteur plus fin)\u003C/td>\n\u003Ctd>La stripline double la densité par couche, mais le cuivre plus fin augmente les pertes DC et d'effet de peau\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd>\u003Cstrong>Sensibilité au masque\u003C/strong>\u003C/td>\n\u003Ctd>\u003Cstrong>Élevée :\u003C/strong> le masque abaisse \u003Cspan class=\"math-inline\">Z\u003Csub>0\u003C/sub>\u003C/span> d'environ \u003Cspan class=\"math-inline\">2--3 Ω\u003C/span> et ajoute un diélectrique à haut \u003Cspan class=\"math-inline\">\\tanδ\u003C/span>\u003C/td>\n\u003Ctd>\u003Cstrong>Nulle :\u003C/strong> couche enterrée, indifférente aux variations de masque et aux traitements externes\u003C/td>\n\u003Ctd>Les lancements RF \u003Cspan class=\"math-inline\">>10 GHz\u003C/span> utilisent souvent le microstrip dégagé sans masque pour éviter ses pertes\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd>\u003Cstrong>Transitions de vias et stubs\u003C/strong>\u003C/td>\n\u003Ctd>\u003Cstrong>Zéro transition en SMD :\u003C/strong> interconnexion directe entre pads SMD du dessus sans via\u003C/td>\n\u003Ctd>\u003Cstrong>Au moins 2 vias :\u003C/strong> le signal doit descendre du pad L1 vers la couche interne puis remonter\u003C/td>\n\u003Ctd>Les vias traversants vers la stripline forment des \u003Cstrong>stubs ouverts résonants\u003C/strong> — sauf stripline profonde ou \u003Ca href=\"/fr/blog/backdrill-pcb/\">backdrilling\u003C/a>\u003C/td>\n\u003C/tr>\n\u003C/tbody>\u003C/table>\n\u003Ch2>2. Comparaison géométrique reproductible : même largeur vs même cible \u003Cspan class=\"math-inline\">50 Ω\u003C/span>\u003C/h2>\n\u003Cp>Erreur classique de layout : déplacer une piste \u003Cspan class=\"math-inline\">50 Ω\u003C/span> de L1 (microstrip) vers L3 (stripline) pour désencombrer, sans toucher la largeur CAO. Comparons les deux structures avec les équations analytiques standard — sans boîte noire de solveur :\u003C/p>\n\u003Cul>\n\u003Cli>\u003Cstrong>Modèle microstrip :\u003C/strong> équations quasi-statiques de Hammerstad–Jensen (\u003Ca href=\"https://qucs.sourceforge.net/tech/node75.html\">documentation technique Qucs, éq. 11.4, 11.6, 11.15–18\u003C/a>).\u003C/li>\n\u003Cli>\u003Cstrong>Stripline symétrique :\u003C/strong> forme exacte de Cohn en intégrales elliptiques complètes (\u003Cspan class=\"math-inline\">K(k)/K(k')\u003C/span>), implémentée dans le \u003Ca href=\"https://docs.kicad.org/doxygen/coupled__stripline_8cpp_source.html\">source KiCad \u003Ccode>coupled_stripline.cpp\u003C/code>\u003C/a> et l'\u003Ca href=\"https://www.polarinstruments.com/man/operator/Si6000b%20User%20Guide%20(A5%20format).pdf\">annexe Polar Si6000b\u003C/a>.\u003C/li>\n\u003Cli>\u003Cstrong>Entrées contrôlées :\u003C/strong> même distance au plan de référence le plus proche (\u003Cspan class=\"math-inline\">h = 0,20 mm\u003C/span> microstrip ; \u003Cspan class=\"math-inline\">B = 2h = 0,40 mm\u003C/span> d'écartement des plans pour la stripline symétrique), \u003Cspan class=\"math-inline\">ε\u003Csub>r\u003C/sub> = 3,66\u003C/span> uniforme (Dk de conception typique d'un stratifié RF hydrocarbure — voir le \u003Ca href=\"/fr/blog/material-data-sheet-reading-pcb-stackup-materials/\">guide de lecture des fiches matériau PCB\u003C/a>) ; cuivre idéalement nul (\u003Cspan class=\"math-inline\">t = 0\u003C/span>), sans masque, sans pertes.\u003C/li>\n\u003C/ul>\n\u003Cp>\u003Cem>(Télécharger et exécuter \u003Ccode>python calculate.py\u003C/code> avec Python 3 standard : \u003Ca href=\"/assets/blogs/microstrip-vs-stripline/calculate.py\">calculate.py\u003C/a>, \u003Ca href=\"/assets/blogs/microstrip-vs-stripline/calculated-results.csv\">calculated-results.csv\u003C/a> et \u003Ca href=\"/assets/blogs/microstrip-vs-stripline/README.md\">formules\u003C/a>.)\u003C/em>\u003C/p>\n\u003Ch3>Expérience 1 : largeur fixe \u003Cspan class=\"math-inline\">W = 0,300 mm\u003C/span>\u003C/h3>\n\u003Cp>La même largeur de \u003Cspan class=\"math-inline\">0,300 mm\u003C/span> placée à \u003Cspan class=\"math-inline\">0,20 mm\u003C/span> au-dessus d'un plan unique (microstrip) et au centre de deux plans (stripline) : le second plan augmente la capacité par unité de longueur et l'impédance chute de \u003Cstrong>\u003Cspan class=\"math-inline\">21,0 Ω\u003C/span>\u003C/strong> :\u003C/p>\n\u003Ctable>\n\u003Cthead>\n\u003Ctr>\n\u003Cth>Structure (\u003Cspan class=\"math-inline\">h\u003Csub>nearest\u003C/sub> = 0,20 mm, ε\u003Csub>r\u003C/sub> = 3,66\u003C/span>)\u003C/th>\n\u003Cth align=\"right\">Largeur (\u003Cspan class=\"math-inline\">W\u003C/span>)\u003C/th>\n\u003Cth align=\"right\">\u003Cspan class=\"math-inline\">Z\u003Csub>0\u003C/sub>\u003C/span> calculé\u003C/th>\n\u003Cth align=\"right\">\u003Cspan class=\"math-inline\">ε\u003Csub>eff\u003C/sub>\u003C/span>\u003C/th>\n\u003Cth>Conclusion\u003C/th>\n\u003C/tr>\n\u003C/thead>\n\u003Ctbody>\u003Ctr>\n\u003Ctd>\u003Cstrong>Microstrip externe\u003C/strong> (\u003Cspan class=\"math-inline\">h = 0,20 mm\u003C/span>, air au-dessus)\u003C/td>\n\u003Ctd align=\"right\">\u003Cspan class=\"math-inline\">0,300 mm\u003C/span>\u003C/td>\n\u003Ctd align=\"right\">\u003Cstrong>62,4 Ω\u003C/strong>\u003C/td>\n\u003Ctd align=\"right\">\u003Cspan class=\"math-inline\">2,768\u003C/span>\u003C/td>\n\u003Ctd>\u003Cspan class=\"math-inline\">12,4 Ω\u003C/span> au-dessus de la cible \u003Cspan class=\"math-inline\">50 Ω\u003C/span> ; élargir le conducteur\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd>\u003Cstrong>Stripline symétrique\u003C/strong> (\u003Cspan class=\"math-inline\">B = 0,40 mm\u003C/span>, deux plans)\u003C/td>\n\u003Ctd align=\"right\">\u003Cspan class=\"math-inline\">0,300 mm\u003C/span>\u003C/td>\n\u003Ctd align=\"right\">\u003Cstrong>41,4 Ω\u003C/strong>\u003C/td>\n\u003Ctd align=\"right\">\u003Cspan class=\"math-inline\">3,660\u003C/span>\u003C/td>\n\u003Ctd>\u003Cspan class=\"math-inline\">8,6 Ω\u003C/span> sous la cible ; rétrécir le conducteur\u003C/td>\n\u003C/tr>\n\u003C/tbody>\u003C/table>\n\u003Ch3>Expérience 2 : résoudre la largeur pour \u003Cspan class=\"math-inline\">50,0 Ω\u003C/span>\u003C/h3>\n\u003Cp>Inverser chaque équation pour \u003Cspan class=\"math-inline\">Z\u003Csub>0\u003C/sub> = 50,0 Ω\u003C/span> donne le compromis largeur vs délai (\u003Cspan class=\"math-inline\">t\u003Csub>pd\u003C/sub> = √ε\u003Csub>eff\u003C/sub>/c\u003C/span>) :\u003C/p>\n\u003Ctable>\n\u003Cthead>\n\u003Ctr>\n\u003Cth>Structure (dimensionnée pour \u003Cspan class=\"math-inline\">Z\u003Csub>0\u003C/sub> = 50,0 Ω\u003C/span>)\u003C/th>\n\u003Cth align=\"right\">Largeur requise (\u003Cspan class=\"math-inline\">W\u003Csub>50Ω\u003C/sub>\u003C/span>)\u003C/th>\n\u003Cth align=\"right\">\u003Cspan class=\"math-inline\">ε\u003Csub>eff\u003C/sub>\u003C/span>\u003C/th>\n\u003Cth align=\"right\">Délai (\u003Cspan class=\"math-inline\">t\u003Csub>pd\u003C/sub>\u003C/span>)\u003C/th>\n\u003Cth align=\"right\">Retard sur 100 mm\u003C/th>\n\u003C/tr>\n\u003C/thead>\n\u003Ctbody>\u003Ctr>\n\u003Ctd>\u003Cstrong>Microstrip externe\u003C/strong> (\u003Cspan class=\"math-inline\">h = 0,20 mm\u003C/span>)\u003C/td>\n\u003Ctd align=\"right\">\u003Cstrong>0,438 mm\u003C/strong>\u003C/td>\n\u003Ctd align=\"right\">\u003Cstrong>2,858\u003C/strong>\u003C/td>\n\u003Ctd align=\"right\">\u003Cstrong>5,64 ps/mm\u003C/strong>\u003C/td>\n\u003Ctd align=\"right\">\u003Cstrong>564 ps\u003C/strong>\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd>\u003Cstrong>Stripline symétrique\u003C/strong> (\u003Cspan class=\"math-inline\">B = 0,40 mm\u003C/span>)\u003C/td>\n\u003Ctd align=\"right\">\u003Cstrong>0,218 mm\u003C/strong>\u003C/td>\n\u003Ctd align=\"right\">\u003Cstrong>3,660\u003C/strong>\u003C/td>\n\u003Ctd align=\"right\">\u003Cstrong>6,38 ps/mm\u003C/strong>\u003C/td>\n\u003Ctd align=\"right\">\u003Cstrong>638 ps\u003C/strong> (\u003Cspan class=\"math-inline\">+74 ps\u003C/span> plus lent)\u003C/td>\n\u003C/tr>\n\u003C/tbody>\u003C/table>\n\u003Cp>Trois conclusions directement exploitables :\u003C/p>\n\u003Col>\n\u003Cli>\u003Cstrong>Compromis largeur/pertes cuivre :\u003C/strong> à distance de référence \u003Cspan class=\"math-inline\">0,20 mm\u003C/span> identique, la stripline \u003Cspan class=\"math-inline\">50 Ω\u003C/span> (\u003Cspan class=\"math-inline\">0,218 mm\u003C/span>) est environ \u003Cstrong>deux fois plus étroite\u003C/strong> que le microstrip (\u003Cspan class=\"math-inline\">0,438 mm\u003C/span>). La couche interne double la densité de routage, mais le conducteur plus fin subit plus d'atténuation d'effet de peau par unité de longueur — sauf à augmenter l'écartement \u003Cspan class=\"math-inline\">B\u003C/span>.\u003C/li>\n\u003Cli>\u003Cstrong>Décalage de temps de vol entre couches :\u003C/strong> sur \u003Cspan class=\"math-inline\">100 mm\u003C/span>, le signal stripline arrive \u003Cstrong>\u003Cspan class=\"math-inline\">74 ps\u003C/span> plus tard\u003C/strong> que le microstrip (\u003Cspan class=\"math-inline\">638\u003C/span> vs \u003Cspan class=\"math-inline\">564 ps\u003C/span>). Les bus parallèles DDR ou les arbres d'horloge traversant couches internes et externes s'égalisent toujours en \u003Cstrong>picosecondes (\u003Cspan class=\"math-inline\">t\u003Csub>pd\u003C/sub>\u003C/span>)\u003C/strong>, jamais en millimètres physiques.\u003C/li>\n\u003Cli>\u003Cstrong>Pourquoi les empilements de production exigent un solveur 2D :\u003C/strong> les modèles \u003Cspan class=\"math-inline\">t=0\u003C/span> isolent la différence de structure, mais un vrai PCB ajoute l'épaisseur de cuivre trapézoïdale (\u003Cspan class=\"math-inline\">t = 18--70 μm\u003C/span>), le masque sur le microstrip, la rugosité du cuivre (\u003Cspan class=\"math-inline\">R\u003Csub>z\u003C/sub>\u003C/span>) et les Dk différents prépreg/noyau des striplines offset/duales. Ne pas réinjecter le \u003Cspan class=\"math-inline\">ε\u003Csub>eff\u003C/sub> = 2,858\u003C/span> du microstrip comme Dk bulk dans le solveur 2D — saisir le Dk bulk du matériau et laisser le solveur gérer la géométrie.\u003C/li>\n\u003C/ol>\n\u003Ch2>3. Évaluer le canal complet : stubs de vias, retours de courant et insertion loss\u003C/h2>\n\u003Cp>La ligne uniforme n'est que la moitié de la décision de routage. Avant de déplacer un net critique entre microstrip et stripline, évaluer \u003Cstrong>le canal point à point complet\u003C/strong> :\u003C/p>\n\u003Cul>\n\u003Cli>\u003Cstrong>Courts lancements RF/hyperfréquence (microstrip ou CPWG de préférence) :\u003C/strong> garder sur L1 la section émetteur RF → filtre/PA → lancement coaxial/antenne (environ \u003Cspan class=\"math-inline\">10--40 mm\u003C/span>) élimine entièrement les deux transitions de vias et leurs stubs. Dégager le masque sur les pistes RF supprime en outre les pertes diélectriques du masque.\u003C/li>\n\u003Cli>\u003Cstrong>SerDes multigigabit denses et horloges à faible jitter (stripline + contrôle des stubs de préférence) :\u003C/strong> PCIe Gen 4/5/6, Ethernet 25G/56G/112G, DDR5 et longues paires différentielles — quand les couches externes sont saturées de pads et que FEXT et émissions EMI doivent être contenus — profitent de la cavité stripline interne entre plans \u003Ccode>GND\u003C/code> continus, à condition d'un \u003Cstrong>via de couture GND à \u003Cspan class=\"math-inline\">1--2 mm\u003C/span> de chaque transition\u003C/strong> et d'éliminer les longs stubs PTH par stripline profonde ou \u003Ca href=\"/fr/blog/backdrill-pcb/\">backdrilling contrôlé\u003C/a>.\u003C/li>\n\u003Cli>\u003Cstrong>Striplines offset/duales :\u003C/strong> les cartes à grand nombre de couches empilent deux couches signaux entre la même paire de plans (dual/offset stripline) pour économiser des plans ; la piste couple alors plus fortement vers le plan proche (\u003Cspan class=\"math-inline\">h\u003Csub>1\u003C/sub> < h\u003Csub>2\u003C/sub>\u003C/span>). Router les couches offset voisines orthogonalement (ou à \u003Cspan class=\"math-inline\">≥ 3W\u003C/span> en vis-à-vis) pour éviter la diaphonie intercouches.\u003C/li>\n\u003C/ul>\n\u003Ch2>4. Matrice de sélection : quand microstrip, quand stripline\u003C/h2>\n\u003Ctable>\n\u003Cthead>\n\u003Ctr>\n\u003Cth>Contrainte de conception ou exigence de canal\u003C/th>\n\u003Cth>Structure recommandée\u003C/th>\n\u003Cth>Point d'empilement/layout à contrôler\u003C/th>\n\u003Cth>Quand rejeter ou changer\u003C/th>\n\u003C/tr>\n\u003C/thead>\n\u003Ctbody>\u003Ctr>\n\u003Ctd>\u003Cstrong>Court frontend RF, points test/debug accessibles, zéro discontinuité de via\u003C/strong>\u003C/td>\n\u003Ctd>\u003Cstrong>Microstrip dégagé externe\u003C/strong> (ou guide d'onde coplanaire à masse)\u003C/td>\n\u003Ctd>Plan GND L2 continu en dessous ; ouverture de masque sur la zone RF ; finition ENIG/argent\u003C/td>\n\u003Ctd>Rejeter si le top dense impose des changements de couche ou des pistes voisines proches\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd>\u003Cstrong>SerDes/horloges/bus parallèles denses avec FEXT et EMI faibles\u003C/strong>\u003C/td>\n\u003Ctd>\u003Cstrong>Stripline symétrique ou offset\u003C/strong>\u003C/td>\n\u003Ctd>Plans de référence continus au-dessus/dessous ; via de couture GND à \u003Cspan class=\"math-inline\">1--2 mm\u003C/span> de chaque transition\u003C/td>\n\u003Ctd>Si le stub résiduel dépasse environ \u003Cspan class=\"math-inline\">λ/(4--10)\u003C/span> au Nyquist/harmoniques → rejeter ou \u003Cstrong>backdrill/microvia aveugle\u003C/strong>\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd>\u003Cstrong>4 couches à coût contraint (\u003Ccode>Sig-GND-PWR-Sig\u003C/code>)\u003C/strong>\u003C/td>\n\u003Ctd>\u003Cstrong>Microstrip L1/L4 sous masque\u003C/strong>\u003C/td>\n\u003Ctd>L1 référencée à L2 \u003Ccode>GND\u003C/code> ; L4 sur L3 \u003Ccode>PWR\u003C/code> avec découplage HF aux changements\u003C/td>\n\u003Ctd>Éviter si les paires différentielles rapides traversent des îlots de L3 sans référence de retour continue\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd>\u003Cstrong>Longue liaison fond de panier/serveur à budget d'insertion serré (\u003Cspan class=\"math-inline\">S\u003Csub>21\u003C/sub>\u003C/span>)\u003C/strong>\u003C/td>\n\u003Ctd>\u003Cstrong>Stripline large sur stratifié faibles pertes\u003C/strong> (type Megtron 6 / Isola / Rogers)\u003C/td>\n\u003Ctd>Augmenter l'écartement \u003Cspan class=\"math-inline\">B\u003C/span> pour garder la largeur \u003Cspan class=\"math-inline\">50/100 Ω\u003C/span> à \u003Cspan class=\"math-inline\">0,18--0,25 mm\u003C/span> (réduire les pertes de peau) ; feuille HVLP/VLP spécifiée\u003C/td>\n\u003Ctd>Si le nombre de couches presse la stripline dans un diélectrique ultra-mince (\u003Cspan class=\"math-inline\"><0,08 mm\u003C/span>) imposant des pistes \u003Cspan class=\"math-inline\"><0,10 mm\u003C/span>, les pertes conducteur peuvent dépasser le gain diélectrique — ne pas supposer la stripline toujours moins dissipative\u003C/td>\n\u003C/tr>\n\u003C/tbody>\u003C/table>\n\u003Ch2>5. Transmettre l'empilement et la table d'impédance à la fabrication\u003C/h2>\n\u003Cp>Une fois topologie et affectation des couches fixées, verrouiller la spécification selon la \u003Ca href=\"/fr/blog/controlled-impedance-pcb-design-review/\">checklist de revue d'impédance contrôlée\u003C/a>. Joindre à la demande de \u003Ca href=\"/fr/pcb-manufacturing/\">fabrication PCB\u003C/a> :\u003C/p>\n\u003Col>\n\u003Cli>\u003Cstrong>Empilement proposé et classe de matériau :\u003C/strong> épaisseurs noyaux/prépregs, poids de cuivre (externes métallisées vs feuilles internes), famille de stratifié cible (FR-4 haute Tg standard, mid-loss, low-loss ou hybride RF).\u003C/li>\n\u003Cli>\u003Cstrong>Table d'impédance complète :\u003C/strong> par couche, type de structure (\u003Ccode>Coated Microstrip\u003C/code>, \u003Ccode>Uncoated Microstrip\u003C/code>, \u003Ccode>Symmetric Stripline\u003C/code>, \u003Ccode>Offset Stripline\u003C/code>, \u003Ccode>Coplanar\u003C/code>), cible single-ended/différentielle (\u003Cspan class=\"math-inline\">Ω ± %\u003C/span>), couches de référence et largeurs/espacements CAO.\u003C/li>\n\u003Cli>\u003Cstrong>Fenêtre d'ajustement CAM des largeurs :\u003C/strong> préciser si CAM peut ajuster les pistes d'impédance de \u003Cspan class=\"math-inline\">± 10--15%\u003C/span> pour tenir compte des épaisseurs pressées et facteurs de gravure réels, ou si tout changement de cuivre exige une EQ d'empilement préalable.\u003C/li>\n\u003C/ol>\n\u003Cp>Les équipes signal integrity et CAM de HILPCB modélisent chaque \u003Ca href=\"/fr/products/multilayer-pcb/\">multicouche\u003C/a>, \u003Ca href=\"/fr/products/high-speed-pcb/\">carte haute vitesse\u003C/a> et \u003Ca href=\"/fr/products/rogers-pcb/\">carte RF Rogers\u003C/a> au solveur 2D corrélé aux données de pressage réelles — \u003Cstrong>contrôle d'impédance TDR ±5 %\u003C/strong>, \u003Cstrong>backdrilling à stubs résiduels \u003Cspan class=\"math-inline\"><10 mil\u003C/span>\u003C/strong> et VNA en échantillonnage jusqu'à \u003Cstrong>40 GHz\u003C/strong>. \u003Ca href=\"/fr/quote/\">Demander un devis\u003C/a> avec Gerber/ODB++ et table d'empilement pour une revue d'impédance d'ingénierie.\u003C/p>\n\u003Cdiv data-component=\"BlogQuickQuoteInline\">\u003C/div>\n\n\u003C!-- faq:start -->\n\u003Ch2>Questions fréquentes\u003C/h2>\n\u003Ch3>Pourquoi une stripline 50 Ω est-elle plus étroite qu'un microstrip 50 Ω à même distance diélectrique ?\u003C/h3>\n\u003Cp>L'impédance est inversement proportionnelle à la capacité par unité de longueur (\u003Cspan class=\"math-inline\">Z\u003Csub>0\u003C/sub> = √L/C\u003C/span>). Le conducteur stripline, pris entre \u003Cstrong>deux\u003C/strong> plans de référence dans un diélectrique à fort ε, présente bien plus de capacité à largeur égale que le microstrip à \u003Cstrong>un\u003C/strong> plan et de l'air au-dessus. Pour ramener la capacité à \u003Cspan class=\"math-inline\">Z\u003Csub>0\u003C/sub> = 50 Ω\u003C/span>, il faut rétrécir le conducteur (ou écarter les plans).\u003C/p>\n\u003Ch3>Pourquoi le microstrip a-t-il une diaphonie distale (FEXT) supérieure à la stripline symétrique ?\u003C/h3>\n\u003Cp>Dans le diélectrique homogène de la stripline, les couplages électrique (capacitif) et magnétique (inductif) entre deux pistes voisines s'équilibrent ; les modes impair et pair voyagent à la même vitesse (\u003Cspan class=\"math-inline\">v\u003Csub>odd\u003C/sub> = v\u003Csub>even\u003C/sub>\u003C/span>) et la diaphonie distale s'annule idéalement. Sur le microstrip, les lignes de champ s'échappent dans l'air au-dessus ; le mode impair transporte proportionnellement plus de champ dans l'air que le mode pair — l'écart de vitesse (\u003Cspan class=\"math-inline\">v\u003Csub>odd\u003C/sub> > v\u003Csub>even\u003C/sub>\u003C/span>) s'accumule en une impulsion FEXT mesurable à l'extrémité distale.\u003C/p>\n\u003Ch3>Quel est l'effet du masque de soudure sur l'impédance du microstrip externe ?\u003C/h3>\n\u003Cp>Un masque LPI standard (\u003Cspan class=\"math-inline\">15--30 μm\u003C/span> d'épaisseur, \u003Cspan class=\"math-inline\">ε\u003Csub>r\u003C/sub> ≈ 3,3--3,8\u003C/span>) au-dessus du microstrip remplace l'interface air au-dessus du conducteur par un matériau à ε plus élevé ; l'impédance single-ended chute typiquement de \u003Cstrong>\u003Cspan class=\"math-inline\">2--3 Ω\u003C/span>\u003C/strong> (différentielle \u003Cstrong>\u003Cspan class=\"math-inline\">3--5 Ω\u003C/span>\u003C/strong>). Le modèle de solveur 2D doit l'inclure avant de figer la largeur.\u003C/p>\n\u003Ch3>Dans quels cas la stripline est-elle pire que le microstrip ?\u003C/h3>\n\u003Cp>Deux situations : (1) un via menant du pad SMD du dessus vers une stripline peu profonde laisse un \u003Cstrong>long stub traversant\u003C/strong> dont la résonance quart d'onde creuse un notch dans le spectre ; (2) un empilement contraint en couches comprime la stripline dans un diélectrique ultra-mince (\u003Cspan class=\"math-inline\"><0,08 mm\u003C/span>), forçant des pistes \u003Cspan class=\"math-inline\"><0,10 mm\u003C/span> dont les pertes conducteur (effet de peau + rugosité) dépassent les pertes diélectriques économisées.\u003C/p>\n\u003C!-- faq:end -->\n\u003Csection class=\"related-links\" aria-label=\"Liens connexes\">\u003Ch3 id=\"related-links\">Liens connexes\u003C/h3>\u003Cul>\u003Cli>\u003Ca href=\"/fr/blog/backdrill-pcb/\">Backdrill PCB (Perçage à profondeur contrôlée) : Élimination des tronçons de vias pour l'intégrité du signal haute vitesse\u003C/a>\u003C/li>\u003Cli>\u003Ca href=\"/fr/blog/material-data-sheet-reading-pcb-stackup-materials/\">Lire une fiche technique de matériau PCB : 20 questions d'empilement et de matériaux pour ingénieurs\u003C/a>\u003C/li>\u003Cli>\u003Ca href=\"/assets/blogs/microstrip-vs-stripline/calculate.py\">calculate.py\u003C/a>\u003C/li>\u003Cli>\u003Ca href=\"/assets/blogs/microstrip-vs-stripline/calculated-results.csv\">calculated-results.csv\u003C/a>\u003C/li>\u003Cli>\u003Ca href=\"/assets/blogs/microstrip-vs-stripline/README.md\">formules\u003C/a>\u003C/li>\u003Cli>\u003Ca href=\"/fr/blog/controlled-impedance-pcb-design-review/\">Revue de Conception d'un PCB à Impédance Contrôlée avant le Lancement en Fabrication\u003C/a>\u003C/li>\u003Cli>\u003Ca href=\"/fr/pcb-manufacturing/\">fabrication PCB\u003C/a>\u003C/li>\u003C/ul>\u003C/section>",[14,18,21,25],{"question":15,"answer":16,"answerText":17},"Pourquoi une stripline 50 Ω est-elle plus étroite qu'un microstrip 50 Ω à même distance diélectrique ?","L'impédance est inversement proportionnelle à la capacité par unité de longueur ($Z_0 = \\sqrt{L/C}$). Le conducteur stripline, pris entre **deux** plans de référence dans un diélectrique à fort ε, présente bien plus de capacité à largeur égale que le microstrip à **un** plan et de l'air au-dessus. Pour ramener la capacité à $Z_0 = 50\\ \\Omega$, il faut rétrécir le conducteur (ou écarter les plans).","L'impédance est inversement proportionnelle à la capacité par unité de longueur ($Z_0 = \\sqrt{L/C}$). Le conducteur stripline, pris entre deux plans de référence dans un diélectrique à fort ε, présente bien plus de capacité à largeur égale que le microstrip à un plan et de l'air au-dessus. Pour ramener la capacité à $Z_0 = 50\\ \\Omega$, il faut rétrécir le conducteur (ou écarter les plans).",{"question":19,"answer":20,"answerText":20},"Pourquoi le microstrip a-t-il une diaphonie distale (FEXT) supérieure à la stripline symétrique ?","Dans le diélectrique homogène de la stripline, les couplages électrique (capacitif) et magnétique (inductif) entre deux pistes voisines s'équilibrent ; les modes impair et pair voyagent à la même vitesse ($v_{\\text{odd}} = v_{\\text{even}}$) et la diaphonie distale s'annule idéalement. Sur le microstrip, les lignes de champ s'échappent dans l'air au-dessus ; le mode impair transporte proportionnellement plus de champ dans l'air que le mode pair — l'écart de vitesse ($v_{\\text{odd}} > v_{\\text{even}}$) s'accumule en une impulsion FEXT mesurable à l'extrémité distale.",{"question":22,"answer":23,"answerText":24},"Quel est l'effet du masque de soudure sur l'impédance du microstrip externe ?","Un masque LPI standard ($15\\text{--}30\\ \\mu\\text{m}$ d'épaisseur, $\\varepsilon_r \\approx 3{,}3\\text{--}3{,}8$) au-dessus du microstrip remplace l'interface air au-dessus du conducteur par un matériau à ε plus élevé ; l'impédance single-ended chute typiquement de **$2\\text{--}3\\ \\Omega$** (différentielle **$3\\text{--}5\\ \\Omega$**). Le modèle de solveur 2D doit l'inclure avant de figer la largeur.","Un masque LPI standard ($15\\text{--}30\\ \\mu\\text{m}$ d'épaisseur, $\\varepsilon_r \\approx 3{,}3\\text{--}3{,}8$) au-dessus du microstrip remplace l'interface air au-dessus du conducteur par un matériau à ε plus élevé ; l'impédance single-ended chute typiquement de $2\\text{--}3\\ \\Omega$ (différentielle $3\\text{--}5\\ \\Omega$). Le modèle de solveur 2D doit l'inclure avant de figer la largeur.",{"question":26,"answer":27,"answerText":28},"Dans quels cas la stripline est-elle pire que le microstrip ?","Deux situations : (1) un via menant du pad SMD du dessus vers une stripline peu profonde laisse un **long stub traversant** dont la résonance quart d'onde creuse un notch dans le spectre ; (2) un empilement contraint en couches comprime la stripline dans un diélectrique ultra-mince ($\u003C0{,}08\\text{ mm}$), forçant des pistes $\u003C0{,}10\\text{ mm}$ dont les pertes conducteur (effet de peau + rugosité) dépassent les pertes diélectriques économisées.","Deux situations : (1) un via menant du pad SMD du dessus vers une stripline peu profonde laisse un long stub traversant dont la résonance quart d'onde creuse un notch dans le spectre ; (2) un empilement contraint en couches comprime la stripline dans un diélectrique ultra-mince ($\u003C0{,}08\\text{ mm}$), forçant des pistes $\u003C0{,}10\\text{ mm}$ dont les pertes conducteur (effet de peau + rugosité) dépassent les pertes diélectriques économisées.",[30,31,32,33],"microstrip vs stripline","PCB transmission line","controlled impedance","high-speed PCB routing","microstrip-vs-stripline","fr",[37,38,39,35,40],"en","de","cn","ru",{"blog":42,"breadcrumb":51},{"@context":43,"@type":44,"headline":4,"description":5,"image":8,"url":45,"datePublished":6,"dateModified":6,"timeRequired":11,"keywords":46,"articleSection":7,"author":47,"publisher":50},"https://schema.org","BlogPosting","https://hilpcb.com/fr/blog/microstrip-vs-stripline/","microstrip vs stripline, PCB transmission line, controlled impedance, high-speed PCB routing",{"@type":48,"name":49},"Organization","HILPCB",{"@type":48,"name":49},{"@context":43,"@type":52,"itemListElement":53},"BreadcrumbList",[54,59,63],{"@type":55,"position":56,"name":57,"item":58},"ListItem",1,"Home","https://hilpcb.com/",{"@type":55,"position":60,"name":61,"item":62},2,"Blog","https://hilpcb.com/fr/blog/",{"@type":55,"position":64,"name":34,"item":45},3,1793497108006]