[{"data":1,"prerenderedAt":51},["ShallowReactive",2],{"blog-pcb-layout-guide-it":3},{"title":4,"description":5,"date":6,"lastUpdated":6,"category":7,"image":8,"readingTime":9,"wordCount":10,"timeRequired":11,"htmlContent":12,"faq":13,"tags":14,"slug":25,"sourceLocale":26,"jsonld":27},"Guida al layout PCB: piazzamento, tecniche di sbroglio e regole di progetto","Guida tecnica al layout e sbroglio di circuiti stampati: piazzamento dei componenti, regole di tracciamento, impedenza controllata e buone pratiche DFM.","2025-10-10","technology","/assets/img/blogs/circuit-board.webp",8,1569,"PT8M","\u003Cp>Il layout del circuito stampato (lo sbroglio fisico delle piste) è la disciplina ingegneristica che converte uno schema elettrico in una struttura fisica adatta alla fabbricazione. Ben oltre il semplice collegamento dei nodi di una netlist con tracce in rame, la \u003Cstrong>progettazione del layout PCB\u003C/strong> governa l'integrità del segnale (SI), la compatibilità elettromagnetica (EMC), la dissipazione termica, l'impedenza della rete di distribuzione dell'alimentazione (PDN) e la resa di produzione.\u003C/p>\n\u003Cp>Errori nella progettazione del layout – come coppie differenziali veloci che scavalcano piani di massa interrotti, condensatori di disaccoppiamento lontani dai pin dei circuiti integrati o larghezze di pista insufficienti per la corrente richiesta – generano guasti intermittenti, mancato superamento dei test EMC e costose rilavorazioni. Questa guida analizza le \u003Cstrong>regole di layout PCB fondamentali\u003C/strong>, stabilisce le linee guida per il \u003Cstrong>piazzamento dei componenti\u003C/strong>, illustra \u003Cstrong>tecniche di sbroglio avanzate\u003C/strong> e definisce regole pratiche per circuiti digitali veloci, misti, a radiofrequenza e di potenza.\u003C/p>\n\u003Cdiv data-component=\"BlogQuickQuoteInline\">\u003C/div>\n\n\u003Ch2>Che cos'è il layout di un PCB?\u003C/h2>\n\u003Cp>Il \u003Cstrong>layout di un PCB\u003C/strong> è la fase di sviluppo in cui i simboli logici dello schema vengono tradotti in entità fisiche tridimensionali all'interno di software CAD dedicati (quali Altium Designer, Cadence Allegro, Siemens Xpedition o KiCad). Il progettista definisce il contorno della scheda, lo stackup dei layer, i footprint dei componenti, le piste, i fori di via e le campiture di rame.\u003C/p>\n\u003Cp>Il flusso di lavoro segue cinque passaggi sequenziali:\u003C/p>\n\u003Col>\n\u003Cli>\u003Cstrong>Definizione meccanica\u003C/strong>: Importazione dei file DXF o STEP, determinazione dei fori di fissaggio, delle aree di rispetto (keepout) e delle distanze dai bordi.\u003C/li>\n\u003Cli>\u003Cstrong>Configurazione dello stackup e impedenze\u003C/strong>: Scelta dei dielettrici basata su specifici \u003Ca href=\"/it/blog/pcb-materials-guide/\">materiali per PCB\u003C/a>, e calcolo delle geometrie per linee a 50 $\\Omega$ single-ended e 90/100 $\\Omega$ differenziali.\u003C/li>\n\u003Cli>\u003Cstrong>Piazzamento funzionale (Placement)\u003C/strong>: Suddivisione delle aree del circuito, orientamento dei connettori e posizionamento dei componenti di filtraggio e disaccoppiamento.\u003C/li>\n\u003Cli>\u003Cstrong>Sbroglio delle connessioni (Routing)\u003C/strong>: Escape dei package ad alta densità, tracciamento delle linee di clock e di segnale veloce, percorsi di alimentazione e stesura dei piani di massa continui.\u003C/li>\n\u003Cli>\u003Cstrong>Verifica DRC e generazione dei dati costruttivi\u003C/strong>: Esecuzione del Design Rule Check (DRC), controllo DFM e generazione dei file di produzione (Gerber X2, ODB++, IPC-2581, forature e coordinate pick-and-place).\u003C/li>\n\u003C/ol>\n\u003Ch2>Impostazione delle regole di progetto e vincoli\u003C/h2>\n\u003Cp>Prima di iniziare lo sbroglio delle piste, il progettista imposta le distanze e i limiti di fabbricazione nel Constraint Manager:\u003C/p>\n\u003Ctable>\n\u003Cthead>\n\u003Ctr>\n\u003Cth align=\"left\">Categoria di vincolo\u003C/th>\n\u003Cth align=\"left\">Regola tecnica critica\u003C/th>\n\u003Cth align=\"left\">Classe standard raccomandata\u003C/th>\n\u003Cth align=\"left\">Classe avanzata / HDI\u003C/th>\n\u003C/tr>\n\u003C/thead>\n\u003Ctbody>\u003Ctr>\n\u003Ctd align=\"left\">\u003Cstrong>Isolamento pista-pista (Clearance)\u003C/strong>\u003C/td>\n\u003Ctd align=\"left\">Distanza minima per prevenire cortocircuiti ed archi\u003C/td>\n\u003Ctd align=\"left\">$\\ge 0,127\\text{ mm}$ (5 mil)\u003C/td>\n\u003Ctd align=\"left\">Da 0,075 mm a 0,100 mm (3 - 4 mil)\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd align=\"left\">\u003Cstrong>Larghezza delle piste (Trace Width)\u003C/strong>\u003C/td>\n\u003Ctd align=\"left\">Calcolata per portata in corrente (IPC-2152) e impedenza\u003C/td>\n\u003Ctd align=\"left\">\u003Ca href=\"/it/blog/pcb-trace-width-calculator/\">Larghezza pista calcolata\u003C/a> ($\\ge 0,127\\text{ mm}$)\u003C/td>\n\u003Ctd align=\"left\">0,075 mm (3 mil) microstrip\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd align=\"left\">\u003Cstrong>Anello anulare dei via (Annular Ring)\u003C/strong>\u003C/td>\n\u003Ctd align=\"left\">Corona di rame residua attorno al foro metallizzato\u003C/td>\n\u003Ctd align=\"left\">$\\ge 0,125\\text{ mm}$ (5 mil)\u003C/td>\n\u003Ctd align=\"left\">$\\ge 0,075\\text{ mm}$ (3 mil) microvia laser\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd align=\"left\">\u003Cstrong>Distanza dal bordo scheda\u003C/strong>\u003C/td>\n\u003Ctd align=\"left\">Margine minimo del rame rispetto al perimetro fresato\u003C/td>\n\u003Ctd align=\"left\">$\\ge 0,50\\text{ mm}$ (20 mil), evita l'esposizione del rame\u003C/td>\n\u003Ctd align=\"left\">$\\ge 0,30\\text{ mm}$ (12 mil)\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd align=\"left\">\u003Cstrong>Ponte di solder mask\u003C/strong>\u003C/td>\n\u003Ctd align=\"left\">Larghezza minima dell'isolante tra pad SMD contigui\u003C/td>\n\u003Ctd align=\"left\">$\\ge 0,10\\text{ mm}$ (4 mil), evita cortocircuiti di saldatura\u003C/td>\n\u003Ctd align=\"left\">Da 0,065 mm a 0,075 mm (2,5 - 3 mil)\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd align=\"left\">\u003Cstrong>Distanza foro-rame interno\u003C/strong>\u003C/td>\n\u003Ctd align=\"left\">Distanza tra parete del foro e rame non connesso\u003C/td>\n\u003Ctd align=\"left\">$\\ge 0,25\\text{ mm}$ (10 mil)\u003C/td>\n\u003Ctd align=\"left\">Da 0,18 mm a 0,20 mm\u003C/td>\n\u003C/tr>\n\u003C/tbody>\u003C/table>\n\u003Ch2>Buone pratiche di piazzamento dei componenti (Placement)\u003C/h2>\n\u003Cp>Il piazzamento determina per l'80% - 90% il buon esito dello sbroglio. Un posizionamento errato non potrà mai essere compensato da uno sbroglio complesso.\u003C/p>\n\u003Ch3>1. Ripartizione funzionale (Floorplanning)\u003C/h3>\n\u003Cp>Suddividete la scheda in zone circuitali indipendenti:\u003C/p>\n\u003Cul>\n\u003Cli>\u003Cstrong>Sezione di potenza\u003C/strong>: Convertitori switching, induttanze, condensatori di filtro d'ingresso e uscita.\u003C/li>\n\u003Cli>\u003Cstrong>Nucleo digitale\u003C/strong>: Microcontrollori, FPGA, memorie DDR e bus di comunicazione veloci.\u003C/li>\n\u003Cli>\u003Cstrong>Circuito analogico sensibile\u003C/strong>: Amplificatori operazionali, riferimenti di tensione, stadi di campionamento ADC/DAC.\u003C/li>\n\u003Cli>\u003Cstrong>Sezione a radiofrequenza (RF)\u003C/strong>: Ricetrasmettitori, filtri LC e antenne.\u003C/li>\n\u003C/ul>\n\u003Cp>Evitate interferenze collocando i circuiti analogici e digitali in aree distinte; non fate transitare piste digitali veloci sotto stadi di misura sensibili.\u003C/p>\n\u003Ch3>2. Gerarchia di posizionamento\u003C/h3>\n\u003Cul>\n\u003Cli>\u003Cstrong>Componenti vincolati meccanicamente\u003C/strong>: Connettori, pulsanti, fori di montaggio e dissipatori.\u003C/li>\n\u003Cli>\u003Cstrong>Circuiti integrati principali\u003C/strong>: Microprocessori e \u003Ca href=\"/it/blog/what-is-bga/\">package BGA complessi\u003C/a>. Posizionateli al centro della loro periferia logica.\u003C/li>\n\u003Cli>\u003Cstrong>Alimentatori\u003C/strong>: Immediatamente a valle dell'ingresso di potenza, orientati verso i carichi principali.\u003C/li>\n\u003Cli>\u003Cstrong>Condensatori di disaccoppiamento\u003C/strong>: \u003Cstrong>A ridosso dei pin di alimentazione del chip.\u003C/strong> Il flusso di corrente deve transitare sul condensatore prima di raggiungere il terminale dell'integrato.\u003C/li>\n\u003Cli>\u003Cstrong>Quarzi e oscillatori\u003C/strong>: Adiacenti ai pin di clock del chip, schermati con un anello di massa ed escludendo piste veloci al di sotto.\u003C/li>\n\u003C/ul>\n\u003Ch3>3. Gestione termica nel piazzamento\u003C/h3>\n\u003Cp>Distribuite i componenti ad alta dissipazione termica per non concentrare il calore in singoli punti critici. Mantenete i componenti sensibili (quarzi, condensatori elettrolitici) lontani dai semiconduttori caldi.\u003C/p>\n\u003Ch2>Tecniche avanzate di sbroglio (Routing)\u003C/h2>\n\u003Col>\n\u003Cli>\u003Cstrong>Priorità di tracciamento\u003C/strong>: Sbrogliate prima i segnali di clock e le linee analogiche sensibili, poi le coppie differenziali ad alta velocità, i rami di potenza e infine i segnali digitali a bassa frequenza.\u003C/li>\n\u003Cli>\u003Cstrong>Evitare angoli a 90°\u003C/strong>: Usate esclusivamente \u003Cstrong>raccordi a 45° o curvature morbide\u003C/strong>, prevenendo ristagni di acido durante l'incisione e discontinuità d'impedenza.\u003C/li>\n\u003Cli>\u003Cstrong>Linee differenziali veloci\u003C/strong>: La distanza tra i conduttori della coppia deve rimanere invariata lungo l'intero tracciato, con differenze di lunghezza entro $\\pm 0,127\\text{ mm}$. Sbrogliate sempre su un piano di massa uniforme. \u003Cstrong>Non oltrepassate mai interruzioni del piano di massa!\u003C/strong> Aggiungete fori di via di continuità di massa (stitching vias) in corrispondenza dei cambi di strato.\u003C/li>\n\u003Cli>\u003Cstrong>Regola dei 3W per ridurre il crosstalk\u003C/strong>: La distanza tra i centri di due piste parallele deve essere pari ad almeno 3 volte la larghezza della traccia ($D \\ge 3 \\times W$), riducendo l'accoppiamento indesiderato di oltre il 70%.\u003C/li>\n\u003C/ol>\n\u003Ch2>Errori tipici di layout e correzioni ingegneristiche\u003C/h2>\n\u003Ctable>\n\u003Cthead>\n\u003Ctr>\n\u003Cth align=\"left\">Errore comune\u003C/th>\n\u003Cth align=\"left\">Causa fisica\u003C/th>\n\u003Cth align=\"left\">Conseguenza\u003C/th>\n\u003Cth align=\"left\">Soluzione corretta\u003C/th>\n\u003C/tr>\n\u003C/thead>\n\u003Ctbody>\u003Ctr>\n\u003Ctd align=\"left\">\u003Cstrong>Pista che scavalca piani divisi\u003C/strong>\u003C/td>\n\u003Ctd align=\"left\">Segnale veloce che transita sopra fessure del piano di massa\u003C/td>\n\u003Ctd align=\"left\">Anello di ritorno ampio, forti emissioni EMC\u003C/td>\n\u003Ctd align=\"left\">Mantenere piani di massa continui e compatti sotto le piste rapide.\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd align=\"left\">\u003Cstrong>Tronconi aperti (Stubs)\u003C/strong>\u003C/td>\n\u003Ctd align=\"left\">Diramazioni inutilizzate lasciate da test point\u003C/td>\n\u003Ctd align=\"left\">Riflessioni del segnale ad alta frequenza\u003C/td>\n\u003Ctd align=\"left\">Eliminare ogni troncone residuo; sbrogliare punto-punto a catena.\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd align=\"left\">\u003Cstrong>Induttanza nei condensatori\u003C/strong>\u003C/td>\n\u003Ctd align=\"left\">Pista lunga tra condensatore di disaccoppiamento e pad\u003C/td>\n\u003Ctd align=\"left\">L'induttanza parassita annulla l'efficacia del filtro\u003C/td>\n\u003Ctd align=\"left\">Collocare i via direttamente sui pad del condensatore.\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd align=\"left\">\u003Cstrong>Anello di commutazione ampio\u003C/strong>\u003C/td>\n\u003Ctd align=\"left\">Circuito esteso tra MOSFET, diodo e condensatore\u003C/td>\n\u003Ctd align=\"left\">Forte irradiazione di campi magnetici\u003C/td>\n\u003Ctd align=\"left\">Ridurre al minimo l'area dell'anello formato dal convertitore switching.\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd align=\"left\">\u003Cstrong>Pad termici senza sgravio\u003C/strong>\u003C/td>\n\u003Ctd align=\"left\">Collegamento diretto e pieno di pad SMD a grandi masse\u003C/td>\n\u003Ctd align=\"left\">Dissipazione eccessiva in saldatura con difetti di giunzione\u003C/td>\n\u003Ctd align=\"left\">Usare connessioni termiche a croce (Thermal Reliefs).\u003C/td>\n\u003C/tr>\n\u003C/tbody>\u003C/table>\n\u003Cp>Per sottoporre i vostri file di sbroglio a una revisione DFM completa o avviare la produzione, consultate i nostri servizi di \u003Ca href=\"/it/pcb-manufacturing/\">fabbricazione circuiti stampati\u003C/a> e \u003Ca href=\"/it/products/pcb-assembly/\">assemblaggio schede elettroniche\u003C/a>.\u003C/p>\n\u003Ch2>Domande frequenti (FAQ)\u003C/h2>\n\u003Ch3>Qual è la differenza tra placement e routing in un PCB?\u003C/h3>\n\u003Cp>Il placement consiste nel posizionamento geometrico e funzionale dei componenti sulla scheda, pianificando isolamento, flussi di corrente e smaltimento del calore. Il routing consiste nel tracciare fisicamente le piste di rame per connettere elettricamente i pin posizionati secondo lo schema.\u003C/p>\n\u003Ch3>Quali sono le regole più importanti nel layout di un PCB?\u003C/h3>\n\u003Cp>Le regole fondamentali includono: mantenere un piano di massa di riferimento continuo sotto tutte le linee ad alta velocità, posizionare i condensatori di disaccoppiamento a contatto con i pin di alimentazione degli integrati, evitare curve a 90° preferendo angoli a 45°, applicare la regola dei 3W per evitare il crosstalk e ridurre al minimo l'area degli anelli di corrente di potenza.\u003C/p>\n\u003Ch3>Che cosa prescrive la regola dei 3W?\u003C/h3>\n\u003Cp>La regola dei 3W prescrive che la distanza da centro a centro tra due tracce parallele debba essere pari ad almeno tre volte la loro larghezza ($D \\ge 3 \\times W$), riducendo l'interferenza elettromagnetica reciproca (crosstalk) di circa il 70%.\u003C/p>\n\u003Ch3>Perché non si devono usare angoli a 90 gradi nelle piste?\u003C/h3>\n\u003Cp>Gli angoli retti a 90° allargano la larghezza apparente della pista del 41%, provocando discontinuità d'impedenza e riflessioni sui segnali ad alta velocità. Inoltre, in fase di incisione chimica, gli angoli interni trattengono l'acido corrosivo rischiando di danneggiare il conduttore.\u003C/p>\n\u003Ch3>Quali sono i software più utilizzati per il layout di circuiti stampati?\u003C/h3>\n\u003Cp>I programmi di riferimento includono Altium Designer (molto diffuso nelle aziende e nei laboratori di R&D), Cadence Allegro (standard per schede complesse ad alta velocità e automotive), Siemens Xpedition (utilizzato nel settore aerospaziale e difesa) e KiCad (la principale piattaforma open-source).\u003C/p>\n\u003Cp>Adeguare i parametri di isolamento del rame alle capacità di \u003Ca href=\"/it/blog/circuit-board/\">produzione di schede PCB\u003C/a> previene ponti di saldatura e sottoincisioni.\u003C/p>\n\u003Cp>Si consiglia di verificare lo stackup e l'impedenza su un \u003Ca href=\"/it/services/pcb-prototype/\">prototipo di scheda di circuito\u003C/a> prima di confermare la pannellizzazione finale.\u003C/p>\n\u003Cp>Mantenere un numero di layer pari e simmetrico è un principio fondamentale per una \u003Ca href=\"/it/blog/pcb-cost/\">produzione di PCB a costo contenuto\u003C/a>.\u003C/p>\n\n\u003Csection class=\"related-links\" aria-label=\"Related\">\u003Ch3>Related links\u003C/h3>\u003Cul>\u003Cli>\u003Ca href=\"/it/blog/pcb-materials-guide/\">Guida ai materiali per PCB: FR4, High-Tg, Rogers, poliimmide, alluminio e ceramica\u003C/a>\u003C/li>\u003Cli>\u003Ca href=\"/it/blog/pcb-trace-width-calculator/\">Calcolatore larghezza piste PCB: formule IPC-2152, portata di corrente ed esempi\u003C/a>\u003C/li>\u003Cli>\u003Ca href=\"/it/blog/what-is-bga/\">Cos'è un BGA (Ball Grid Array)? Tipologie di package, sfere e progettazione PCB\u003C/a>\u003C/li>\u003Cli>\u003Ca href=\"/it/pcb-manufacturing/\">fabbricazione circuiti stampati\u003C/a>\u003C/li>\u003Cli>\u003Ca href=\"/it/products/pcb-assembly/\">assemblaggio schede elettroniche\u003C/a>\u003C/li>\u003Cli>\u003Ca href=\"/it/blog/circuit-board/\">Produzione di circuiti stampati: Guida completa al processo di produzione PCB 2025\u003C/a>\u003C/li>\u003Cli>\u003Ca href=\"/it/services/pcb-prototype/\">prototipo di scheda di circuito\u003C/a>\u003C/li>\u003C/ul>\u003C/section>",[],[15,16,17,18,19,20,21,22,23,24],"layout PCB","progettazione PCB","sbroglio PCB","piazzamento componenti","tecniche di sbroglio","regole di layout PCB","tracciamento piste PCB","piste differenziali","best practice PCB","tutorial PCB","pcb-layout-guide","it",{"blog":28,"breadcrumb":37},{"@context":29,"@type":30,"headline":4,"description":5,"image":8,"url":31,"datePublished":6,"dateModified":6,"timeRequired":11,"keywords":32,"articleSection":7,"author":33,"publisher":36},"https://schema.org","BlogPosting","https://hilpcb.com/it/blog/pcb-layout-guide/","layout PCB, progettazione PCB, sbroglio PCB, piazzamento componenti, tecniche di sbroglio, regole di layout PCB, tracciamento piste PCB, piste differenziali, best practice PCB, tutorial PCB",{"@type":34,"name":35},"Organization","HILPCB",{"@type":34,"name":35},{"@context":29,"@type":38,"itemListElement":39},"BreadcrumbList",[40,45,49],{"@type":41,"position":42,"name":43,"item":44},"ListItem",1,"Home","https://hilpcb.com/",{"@type":41,"position":46,"name":47,"item":48},2,"Blog","https://hilpcb.com/it/blog/",{"@type":41,"position":50,"name":25,"item":31},3,1791623166652]