Der Übergang von 4G LTE- und Sub-6-GHz-5G-Netzen zu Millimeterwellen-5G (mmWave) verändert die physikalischen Grundlagen der Ausrichtung elektromagnetischer Wellen grundlegend. Da hochfrequente mmWave-Signale unter starker atmosphärischer Dämpfung und Pfadverlusten leiden, ist ihre omnidirektionale, breitgefächerte und ineffiziente Ausstrahlung nicht mehr praktikabel.
Stattdessen verlassen sich moderne 5G-Netzwerke auf Beamforming (Strahllenkung) – eine komplexe Technik, die drahtlose Signale zu einem stark gerichteten, konzentrierten Strahl bündelt, der direkt auf ein bestimmtes Empfangsgerät (wie ein Smartphone oder ein IoT-Gateway) gelenkt wird. Während die Basisband-Softwarealgorithmen, die diese Strahllenkung steuern, unglaublich komplex sind, hängt die physikalische Ausführung vollständig von einer hochspezialisierten Hardwarekomponente ab: dem 5G-Beamforming-PCB.
Dieser Leitfaden dient als umfassende, 2000 Wörter starke Entscheidungsressource für Hardware-Ingenieure, NPI-/Qualitätsteams und Einkaufsfachleute. Wir werden Netzwerkprotokolle überspringen, um uns ganz auf die Fertigungseinschränkungen der unbestückten Leiterplatten zu konzentrieren, die für die Herstellung von mmWave-Beamforming-Arrays erforderlich sind.
Warum benötigen 5G-Beamforming-PCBs die Antenna-in-Package (AiP)-Technologie?
Bevor man sich in die Leiterplattenfertigung vertieft, ist es entscheidend zu verstehen, warum Standard-Telekommunikations-PCB-Architekturen bei 5G-Frequenzen versagen.
In herkömmlichen 4G/LTE-Basisstationen ist die HF-Transceiver-Platine in einem Schaltschrank untergebracht, und das HF-Signal wird über ein langes Koaxialkabel an eine externe, physische Antenne gesendet. 5G-Beamforming-Arrays arbeiten jedoch bei extremen Frequenzen, typischerweise 28 GHz, 39 GHz oder sogar 60 GHz.
Bei 28 GHz beträgt die Wellenlänge des Signals kaum 10 Millimeter. Bei diesen Frequenzen verursacht jeder physische Steckverbinder, jede Lötstelle oder lange Übertragungsleitung zwischen dem Hochfrequenz-IC (RFIC) und der strahlenden Antenne unakzeptable Einfügedämpfung (Insertion Loss) und Phasenverschiebungen (Phase Shifting).
Um dies zu lösen, muss die Leiterplatte selbst als Gehäuse für die Antenne fungieren. Dies wird als Antenna-in-Package (AiP)-Technologie bezeichnet. Bei einem AiP-Design werden die strahlenden Antennen-Patches direkt in die äußersten Kupferschichten der Leiterplatte geätzt und sitzen nur Millimeter von dem RFIC entfernt, der auf der gegenüberliegenden Seite eingebettet oder oberflächenmontiert ist. Dies eliminiert externe Steckverbinder und reduziert die Signaldämpfung drastisch.
Was sind die besten Materialien für mmWave-5G-AiP-Substrate?
Bei 28 GHz und darüber hinaus leiden Standard-FR4-Glas-Epoxid-Materialien unter katastrophalen dielektrischen Verlusten. Das elektrische Signal wird im Wesentlichen vom Substrat absorbiert und in Wärme umgewandelt, bevor es das Antennen-Patch jemals erreichen kann. Beamforming-Substrate erfordern extrem verlustarme Laminate, aber diese Hochleistungsmaterialien bringen strenge Verarbeitungseinschränkungen und Kostenaufschläge mit sich.
Beim Design von AiP-Substraten müssen Ingenieure die HF-Stabilität gegen Feuchtigkeitsaufnahme, Maßhaltigkeit und den Wärmeausdehnungskoeffizienten (CTE) abwägen.
Tabelle 1: mmWave-Materialauswahl-Matrix
| Materialoption | Df bei 28 GHz (Einfügedämpfung) | Dk (Dielektrizitätskonstante) | Feuchtigkeitsaufnahme | Maßhaltigkeit | Primärer 5G AiP Anwendungsfall |
|---|---|---|---|---|---|
| Standard-FR4 (Mid-Tg) | Unbrauchbar (> 0,015) | ~4,4 | Hoch | Exzellent | Ausschließlich für digitale Basisband-Lagen; niemals für mmWave-HF. |
| PTFE (z. B. Rogers RO3003) | Außergewöhnlich (< 0,0013) | 3,00 ± 0,04 | Sehr niedrig | Schlecht (Hoher Z-Achsen-CTE) | Hochleistungs-Basisstations-Arrays, Makrozellen. |
| Flüssigkristallpolymer (LCP) | Exzellent (< 0,0025) | 2,90 ± 0,05 | Ultra-niedrig | Gut | Mobile Endgeräte, kompakte mmWave-IoT-Module, flex-starr AiP. |
| Kohlenwasserstoff-Keramik (z. B. RO4350B) | Sehr gut (< 0,0037) | 3,48 ± 0,05 | Niedrig | Exzellent | Kostengünstige Small Cells, hybride Multilayer-Aufbauten. |
Der Skin-Effekt und Kupferrauigkeit
Die Wahl eines verlustarmen Laminats wie PTFE ist nur die halbe Miete. Bei Millimeterwellenfrequenzen zwingt ein Phänomen namens "Skin-Effekt" das elektrische Signal dazu, strikt am äußeren Rand (der "Haut") der Kupferleiterbahn zu wandern. Bei 28 GHz beträgt die Eindringtiefe oft weniger als 0,5 Mikrometer.
Standard-ED-Kupferfolien (Electrodeposited) weisen ein raues, mikroskopisches "Zahn"-Profil auf, das entwickelt wurde, um sich während der Laminierung fest mit dem Glasfaserharz zu verbinden, um ein Ablösen zu verhindern. Bei 28 GHz wirkt dieses raue Profil jedoch wie eine Gebirgskette auf das mikroskopische Signal, was die Welle streut und starke Einfügedämpfung sowie Passive Intermodulation (PIM) verursacht.
Hochfrequenz-Beamforming-Platinen zwingen zur Verwendung von HVLP- (Hyper Very Low Profile) oder RTF-Kupfer (Reverse Treated Foil). Diese Kupferarten sind nahezu perfekt glatt und stellen sicher, dass das mmWave-Signal ungehindert reist, erfordern jedoch in der Fabrik fortschrittliche chemische Haftvermittler, um ein Ablösen der Leiterbahnen zu verhindern.
Welche Oberflächenveredelungen minimieren die mmWave-Signaleinfügedämpfung?
Aufgrund des Skin-Effekts wandert das HF-Signal auf der äußersten Oberfläche der Kupferleiterbahn – das bedeutet, es wandert direkt durch das Oberflächenfinish (Surface Finish) der Leiterplatte. Die Wahl der falschen Oberflächenveredelung zerstört die Leistung eines 5G-Beamforming-Arrays.
- ENIG (Electroless Nickel Immersion Gold): FÜR MMWAVE VERBOTEN. ENIG enthält eine Nickelschicht unter dem Gold. Nickel ist ferromagnetisch. Bei hohen Frequenzen erzeugen die magnetischen Eigenschaften von Nickel immense Signalverluste (aufgrund eines massiven Leitfähigkeitsabfalls) und schwere PIM.
- Chemisch Silber (Immersion Silver, ImAg): SEHR EMPFOHLEN. Silber ist das leitfähigste Metall der Erde. Es bietet eine ausgezeichnete, flache Oberfläche für AiP-Antennen-Patches und verursacht bei 28 GHz praktisch null Einfügedämpfung. Es läuft jedoch leicht an und muss kurz nach dem Entsiegeln gelötet werden.
- OSP (Organic Solderability Preservative): EMPFOHLEN. OSP ist lediglich eine dünne organische Beschichtung, die das blanke Kupfer schützt. Während des Reflow-Lötens verbrennt es, sodass das Signal rein auf der Kupferleiterbahn läuft. Es bietet eine hervorragende Hochfrequenzleistung, hat aber eine kurze Haltbarkeit.
- ENEPIG: Kann verwendet werden, wenn Drahtbonden (Wire Bonding) erforderlich ist, aber die Palladium-/Nickelschichten verursachen immer noch mehr Verluste als Chemisch Silber.
Wie fertigt man gestufte Hohlräume (Stepped Cavities) für 5G-Phasenschieber?
Beamforming beruht auf konstruktiver und destruktiver Interferenz. Dies wird erreicht, indem die Phase des an jedes einzelne Antennenelement im Array gesendeten Signals minutiös angepasst wird. Dies erfordert die Montage von hochpräzisen Phasenschieber-Komponenten (oft in den RFIC integriert) auf der Leiterplatte.
Um die physikalische Übertragungsleitungsdistanz zwischen dem eingebetteten Phasenschieber/RFIC und dem strahlenden Antennen-Patch zu minimieren, verwenden Leiterplattenhersteller Cavity PCBs (Platinen mit Stufenhohlräumen). Indem ein Hohlraum in die Platine gefräst wird, kann der RFIC versenkt in der Leiterplatte sitzen und befindet sich so auf genau derselben vertikalen Ebene wie die internen HF-Routing-Lagen.
Tabelle 2: Cavity Board Risiko- & Präventions-Matrix
Die Herstellung von Stufenhohlräumen in Leiterplatten mit gemischten Dielektrika (z. B. ein hybrider Lagenaufbau aus PTFE + FR4) ist bekanntermaßen schwierig. Qualitätsteams müssen sicherstellen, dass die Leiterplattenfabrik über die spezifische Ausrüstung verfügt.
| Design-Einschränkung | Fertigungsrisiko | Erforderliche Fabrikkontrolle & Nachweise |
|---|---|---|
| Z-Achsen Cavity-Tiefe | Auch nur 0,02 mm zu tiefes Fräsen zerstört die empfindlichen internen 50-Ohm-HF-Leiterbahnen, führt zum totalen Signalausfall und macht das Board unbrauchbar. | Hochpräzises CNC-Fräsen mit automatisierten, tiefensensorischen Lasern (Toleranz: ±0,05 mm). Nachweis: Z-Achsen-Tiefenmessberichte. |
| Impedanzkontinuität | Unregelmäßiges Ätzen nahe der Cavity-Kante verursacht Schwankungen der Leiterbahnbreite. Bei 28 GHz führt dies zu einem "Beam Squint" (einem Phasenfehler, der den Strahl in die falsche Richtung lenkt). | Laser Direct Imaging (LDI) und Vakuum-Ätzanlagen zur Einhaltung einer strengen trapezförmigen Leiterbahngeometrie. Nachweis: Mikroschliffberichte der Leiterbahnen an der Cavity-Kante. |
| Innere Eckenradien | Designer zeichnen oft perfekt scharfe 90-Grad-Ecken für Cavities. Runde CNC-Fräser können keine perfekt scharfen Innenecken schneiden. | Die Fabrik muss einen Mikrofräser (z. B. 0,8 mm) verwenden, um den Eckenradius zu minimieren, und der Designer muss die resultierenden abgerundeten Eckengrenzen genehmigen. |
Wie bewältigt man extreme Hitze in dichten Massive-MIMO-PCBs?
Massive MIMO-Arrays (Multiple-Input Multiple-Output) packen Dutzende – manchmal Hunderte – von aktiven Verstärkern und Antennenelementen in eine extrem kleine physische Grundfläche. Die Wärmestromdichte auf einem Beamforming-AiP-Substrat ist immens.
Wenn das PCB diese Wärme nicht schnell ableiten kann, verschiebt sich die Dielektrizitätskonstante (Dk) des PTFE-Substrats. Dies führt dazu, dass die HF-Komponenten aus der Kalibrierung geraten, was die Genauigkeit des Beamformings ruiniert und zu Verbindungsabbrüchen im Netzwerk führt. Darüber hinaus führt übermäßige Hitze dazu, dass sich das Board verzieht und die zerbrechlichen Lötstellen der BGA-RFICs abreißen.
Strategien zur Wärmeminderung:
- Eingebettete Kupferkerne (Copper Coins): Für RFICs, die die meiste Wärme erzeugen, werden massive Kupferblöcke (Coins) direkt unter dem IC eingepresst und in Hohlräume in der Leiterplatte geklebt. Dies bietet einen direkten, rein metallischen Wärmepfad vom Bauteil zum rückseitigen Kühlkörper.
- Dichte Thermal-Via-Arrays: Wo Coins zu teuer sind, müssen extrem dichte Arrays aus kupferbeschichteten thermischen Vias (Durchkontaktierungen) direkt unter den RFICs gebohrt werden.
- CTE-Fehlanpassungs-Warnung: Wenn dicke Kupferebenen (oder Copper Coins) mit weichen PTFE-Laminaten und starren FR4-Lagen kombiniert werden, kann die CTE-Fehlanpassung (Coefficient of Thermal Expansion) während des finalen PCBA-Reflow-Lötens dazu führen, dass die Via-Hülsen aufreißen. NPI-Teams müssen Berichte zur Zuverlässigkeit von Temperaturwechseln (Thermal Cycling) (z. B. -40 °C bis +85 °C für 500 Zyklen) von der Leiterplattenfabrik anfordern.
Warum ist Advanced HDI für das Routing von 5G-AiP-Substraten entscheidend?
Das Routing eines Massive-MIMO-Antennenarrays mit 64 oder 128 Elementen erfordert die Einspeisung unabhängiger HF-, digitaler Steuer- und Stromsignale an jedes einzelne Patch. Dies kann nicht mit Standard-Durchsteiger-Vias bewerkstelligt werden.
Beamforming-PCBs verlassen sich stark auf HDI-Strukturen (High-Density Interconnect).
- Gestapelte (Stacked) vs. Versetzte (Staggered) Microvias: Um Platz zu sparen, stapeln Designer oft lasergebohrte Microvias direkt übereinander (z. B. L1-L2, L2-L3, L3-L4). Gestapelte Microvias leiden jedoch während der Wärmeausdehnung unter hoher Belastung. NPI-Teams sollten Designer dazu drängen, versetzte (staggered) Microvias zu verwenden, die beim Wellen-/Reflowlöten weitaus zuverlässiger sind.
- Any-Layer HDI (ELIC): Für die kompaktesten mobilen mmWave-Module wird ELIC (Every Layer Interconnect) verwendet, wodurch Microvias frei zwischen zwei benachbarten Lagen platziert werden können. Dies erfordert mehrere aufeinanderfolgende Laminierungszyklen (Pressen des Boards, Laserbohren, Plattieren und erneutes Pressen bis zu 5 oder 6 Mal), was die Kosten und die Herstellungszeit dramatisch erhöht.
Welche QA- und Testprotokolle sind für Beamforming-PCBs erforderlich?
Standard-Durchgangsprüfungen (Flying Probe) reichen für 5G-AiP-Boards nicht aus. Das Bestehen eines elektrischen Kurzschluss-/Leerlauf-Tests garantiert keine HF-Leistung.
- TDR (Time Domain Reflectometry): Erforderlich, um zu überprüfen, ob Leiterbahnbreite, Kupferdicke und Dielektrikumsabstand exakt zur geforderten Impedanz geführt haben (z. B. 50 Ohm ± 5 %).
- VNA-Tests (Vector Network Analyzer): Die Fabrik muss spezielle HF-Testcoupons testen, die auf demselben Nutzen (Panel) wie die Leiterplatten hergestellt wurden, um die Einfügedämpfung bei der angestrebten Betriebsfrequenz (z. B. 28 GHz) zu verifizieren.
- Querschnittsanalyse (Mikroschliffe): Zwingend erforderlich, um zu überprüfen, ob die Laser-Microvias ohne Hohlräume vollständig plattiert sind, die Cavity-Tiefe genau ist und die Seitenwände der Kupferleiterbahnen gerade sind (nicht überätzt).
Wie strukturiert man eine RFQ für 5G-Beamforming-PCBs?
Die Beschaffung von mmWave-Cavity-Boards unterscheidet sich grundlegend von der Beschaffung standardmäßiger starrer Leiterplatten. Vage Dokumentationen führen zu versteckten Kosten, endlosen EQ-Runden (Engineering Questions) und katastrophalen Ausbeuteausfällen bei der SMT-Montage.
Beschaffungsteams sollten diese Checkliste verwenden, um sicherzustellen, dass ihr RFQ-Datenpaket vollständig und unmissverständlich ist, wodurch Verzögerungen und Qualitätseinbußen wirksam verhindert werden.
Die konkrete Checkliste für RFQ-Einreichungen von 5G-AiPs:
- Definition des AiP-Lagenaufbaus: Definieren Sie klar, welche Lagen die LCP- oder PTFE-Substrate (die HF-Lagen) sind und welche Lagen die standardmäßige FR4-Trägerstruktur (die Digital-/Power-Lagen) bilden. Geben Sie genaue Hersteller-Teilenummern an (z. B. Rogers RO4350B 0,1 mm), nicht nur allgemeine Materialfamilien.
- Cavity-Tiefenzeichnungen: Stellen Sie mechanische Zeichnungen zur Verfügung, die die X-, Y- und Z-Abmessungen des gefrästen Hohlraums ausdrücklich detaillieren. Sie müssen die Ober- und Untergrenzen für die Eckenradien angeben, da perfekt scharfe 90-Grad-Innenecken nicht mit einem runden CNC-Fräser gefräst werden können.
- Kupferrauigkeitsprofil: Schreiben Sie ausdrücklich HVLP- (Hyper Very Low Profile) oder RTF-Kupfer für die äußeren Antennenlagen und HF-Routing-Lagen vor. Überlassen Sie dies nicht dem Ermessen des Herstellers.
- Impedanztoleranz & TDR-Tests: Spezifizieren Sie die Anforderung an die charakteristische Impedanz (z. B. 50 Ohm ±5 %). Wichtiger noch, fordern Sie ausdrücklich, dass Time Domain Reflectometer (TDR)-Testberichte mit den finalen Boards geliefert werden.
- Einschränkungen für Oberflächenveredelungen: Erklären Sie ausdrücklich: "ENIG ist auf HF-Lagen aufgrund ferromagnetischer Verluste strengstens verboten. Tragen Sie Chemisch Silber (ImAg) oder OSP auf HF-Pfade auf."
- Microvia-Zuverlässigkeitstests: Wenn das Design gestapelte (stacked) Microvias aufweist (z. B. 3- oder 4-stufig gestapelt), fordern Sie zwingend, dass die Fabrik IST-Berichte (Interconnect Stress Test) oder Temperaturwechselberichte (Thermal Shock) vorlegt, um zu garantieren, dass die Vias während Ihres Montageprozesses nicht brechen.