Hallo, ich bin Dozent der HILPCB Stackup-&-Materials-Academy. In der Praxis sehe ich oft: Viele sehr gute Hardware-Ingenieure beherrschen das Schaltplan-Design, aber sobald die Designabsicht in ein physisches PCB überführt wird, wird das Stackup zur Herausforderung. Wie beeinflussen Dk/Df Werte das Signal? Warum ist CTI für Safety/Compliance relevant? Führt 2oz Kupfer zu Fertigungsproblemen?
Heute nehmen wir ein klassisches 8 layer stackup example als Kern und zerlegen systematisch den Weg von der Materialauswahl bis zur fertigungsgerechten Übergabe. Das ist nicht nur ein pcb stackup tutorial, sondern ein Einstieg, um im Team eine standardisierte, serienreife Stackup-Wissensbasis aufzubauen.
Startpunkt des Stackup-Designs: Inputs und erwartete Outputs klären
Ein professionelles Stackup ist nie ein zufälliges Stapeln von Signal- und Power-Layern. Es beginnt mit klaren Engineering-Anforderungen und endet mit einem präzisen Fertigungsleitfaden.
Inputs:
Signalrate & Signaltyp (Signal Integrity):
- Höchste Frequenz / Datenrate? (z. B. 10Gbps PCIe, 480Mbps USB 2.0)
- Welche Impedanzen müssen kontrolliert werden? (z. B. 50Ω Single-Ended, 90/100Ω Differential)
- Welche Budgets gelten für Crosstalk und Loss kritischer Netze?
Strom & Leistung (Power Integrity):
- Maximaler Betriebsstrom? Welche Netze führen High Current?
- IR-Drop-Budget der Power Planes?
- Das treibt
high current copper balancingund die Kupferdicke.
Thermal Management:
- Welche Bauteile sind Hauptwärmequellen, welche Leistung?
- Umgebungstemperatur? Bedarf an High-Tg Material oder Metallkern?
Compliance & Reliability:
- Anwendungsszenario? (z. B. Industrial, Medical, Consumer)
- Spezielle Anforderungen an CTI (Comparative Tracking Index)?
Outputs:
Für den PCB-Hersteller sollte eine Stackup-Zeichnung bereitstehen mit:
- Layertyp (Signal, Plane, Solder Mask, etc.)
- Material (z. B. Shengyi S1000-2M)
- Kupferdicke (z. B. Hoz, 1oz, 2oz)
- Dielektrische Dicken (Core und PP/Prepreg)
- Zielimpedanzen und zugehörige Line/Space
- Gesamtdicke und Toleranz
Materialparameter im Schnellüberblick: FR-4 vs. High-Speed-Materialien
Die Wahl des Laminats ist der erste Schritt. Materialien unterscheiden sich stark in elektrischer Performance, Thermik und Kosten. Die Tabelle hilft beim schnellen Einordnen. Um ein Laminat seinem IPC-Slash-Sheet zuzuordnen, siehe unseren IPC-4101-Spezifikationsleitfaden.
Vergleichstabelle Materialparameter
Laminate verschiedener Klassen unterscheiden sich bei Schlüsselkennwerten – das beeinflusst High-Speed-Signale, thermische Zuverlässigkeit und Fertigungskosten.
| Materialklasse | Typische Modelle | Dk (1GHz) | Df (1GHz) | Tg (°C) | CTI (V) | Glass Style |
|---|---|---|---|---|---|---|
| Standard FR-4 | S1141, IT-140 | ~4.2-4.7 | ~0.018-0.022 | 140-150 | ≥175 | 1080, 2116 |
| Mid-Tg FR-4 | S1155, IT-158 | ~4.0-4.5 | ~0.015-0.018 | 150-160 | ≥175 | 1080, 2116 |
| High-Tg FR-4 | S1000, IT-180A | ~3.8-4.3 | ~0.012-0.015 | ≥170 | ≥175 | 106, 1080 |
| Mid-loss Material | S1000-2M, FR408HR | ~3.6-3.8 | ~0.008-0.010 | 180-200 | ≥250 | 106, 1080 |
| Low-loss Material | IT-968, Megtron 6 | ~3.2-3.5 | ~0.003-0.006 | 200-220 | ≥250 | Flat glass |
Dozenten-Interpretation:
- Dk: Niedrigeres Dk bedeutet höhere Ausbreitungsgeschwindigkeit; für gleiche Impedanz sind breitere Leiterbahnen möglich – gut für die Fertigung. Dk 3.66 ist typischerweise besser als Dk 4.2.
- Df: Dk bestimmt die Geschwindigkeit, Df die Dämpfung. Für >5Gbps gilt Df < 0.010 als sinnvoller Startpunkt.
- Tg: Höheres Tg reduziert Verzug bei hohen Temperaturen (z. B. Lead-free Reflow) und erhöht die Reliability. Tg ≥ 170°C wird oft als High Tg bezeichnet.
- CTI: Beschreibt die Widerstandsfähigkeit gegen Tracking in feuchter/verschmutzter Umgebung. PLC 3 (175–250V) ist Basis; PLC 1 (>400V) oder PLC 0 (>600V) wird bei High Voltage oder strenger Compliance oft benötigt.
Kernparadigma: von 4 Layern zu 8 Layern
Nach der Materialwahl kommt der Aufbau. Goldene Regeln: Signal-Layer nahe an Reference Planes, Power und GND koppeln, Symmetrie gegen Warpage.
Paradigma 1: four layer impedance control
Das gängigste 4-Layer-Stackup mit Impedanzkontrolle – passend für viele IoT-Module und einfache Controller.
- L1: Signal + Component
- L2: GND Plane
- L3: Power Plane
- L4: Signal
Vorteile: Einfach, kostengünstig; Impedanzkontrolle für Microstrip/Stripline ist gut umsetzbar. Nachteile: Größerer Abstand zwischen Power und GND reduziert Plane-Kapazität; HF-Decoupling und EMI-Shielding sind begrenzt.
Paradigma 2: 8 layer stackup example
Ein sehr guter Kompromiss aus Performance, Kosten und Layer Count – weit verbreitet in Motherboards, High-End-Routern und komplexen Industrial-Control-Boards.
| Layer | Typ | Funktion & Design-Hinweise | Typisches Kupfer |
|---|---|---|---|
| L1 | Signal | Top-Signale und Hauptbauteile. Routing von High-Speed (z. B. USB, HDMI). | 1 oz |
| L2 | GND | Primäre Reference Plane. Low-Inductance Return Path für L1; Abschirmung gegen internes Rauschen. | 1 oz |
| L3 | Signal | Inner Signals – häufig für Mid/Low-Speed oder Stripline-Routing von High-Speed. | 0.5 oz (Hoz) |
| L4 | Power | Main Power Plane. Eng gekoppelt mit L5 GND für Low-Impedance Distribution. | 1 oz |
| L5 | GND | Zweite GND Plane. Bildet mit L4 Plane Capacitance und verbessert HF-Decoupling. | 1 oz |
| L6 | Signal | Inner Signals – symmetrisch zu L3 – für Routing oder sekundäre Power Splits. | 0.5 oz (Hoz) |
| L7 | Power | Sekundäre Power Plane oder Segmentation. | 1 oz |
| L8 | Signal | Bottom-Layer-Signale und sekundäre Bauteile. | 1 oz |
Essenz dieses 8 layer stackup example:
- Signal/Reference alterniert: Jeder Signal-Layer (L1, L3, L6, L8) liegt neben einer Reference Plane (L2, L4, L5, L7) – gute Return Paths.
- GND-Shielding: L2 und L5 “sandwichen” den High-Speed-Kern (L3) und die Power Plane (L4) – sehr gutes EMI-Shielding.
- Power/GND Coupling: L4 und L5 liegen dicht beieinander und erzeugen große Plane Capacitance – wichtig für PI.
- Symmetrie: Symmetrischer Aufbau um die Mitte (zwischen L4/L5) – hilft gegen Warpage in Lamination und Reflow.
Prinzipien für High-Speed, Power und Kupferdicke
High-Speed: ein kompaktes hdmi pcb stackup guide
Für HDMI oder PCIe-Differential-Pairs gilt:
- Kontinuierliche Reference Planes: Unter der Pair muss eine durchgehende Reference Plane liegen – keine Splits kreuzen.
- Dielektrische Dicke: L1–L2 bestimmt Line/Space und Impedanz. Beispiel: Mit S1000-2M und 4mil (0.1mm) Dielektrikum können für 100Ω Differential z. B. ~5mil/5mil erforderlich sein.
- Glass-Weave-Effekt: Bei >10Gbps kann Standard-Glass (z. B. 1080) Dk-Inhomogenität und Jitter verursachen. Flachere Glass Styles (z. B. 106, 1035) oder passende Routing-Strategien helfen.
High Current: high current copper balancing in der Praxis
Bei Strömen im zweistelligen Amperebereich:
- Kupferdicke: 1 oz (35um) ist Standard; High-Current-Pfade benötigen ggf. 2 oz (70um) oder 3 oz (105um).
- Symmetrie ist entscheidend: Wenn L4 2 oz hat, sollte das symmetrische L5 idealerweise ebenfalls 2 oz haben – auch wenn es nur GND ist. Dieses
high current copper balancingverhindert “potato-chip” Warpage. - Wärmespreizung über Planes: Dicke innere Planes sind sehr gute Heat Spreaders; Thermal Vias koppeln Wärme von Bauteilen in das Innenkupfer.
Hybrid-Lamination und Spezialmaterialien: über FR-4 hinaus
Ein Material reicht nicht immer. RF braucht sehr niedrige Losses; Digital kann FR-4 bleiben.
- Rogers + FR-4 Hybrid: Rogers (z. B. RO4350B, Dk=3.66) auf Außenlagen für RF, FR-4 innen – gängiger Performance/Kosten-Kompromiss. Erfordert präzise Hybrid-Lamination.
- HDI: Bei hoher Routing-Dichte werden lasergebohrte Microvias genutzt. Das ist ein größeres
hdI stackup tutorialThema; Kern ist Build-up (1+N+1, 2+N+2) und enge Abstimmung mit dem Hersteller. - MCPCB: Für High-Power LED und Power-Module liefert Aluminum Core (MCPCB) hervorragendes Thermal Management.
Fertigungswirkung: die “letzte Meile” vom Stackup zur realen Leiterplatte
Ohne stabile Fertigbarkeit bleibt das beste Stackup Theorie.
Wie Fertigungsprozesse dein Design beeinflussen
- Resin Flow: Im Press Cycle schmilzt Harz in PP/Prepreg unter Temperatur und Druck (z. B. 185°C) und füllt Zwischenräume zwischen Kupferstrukturen. Das verändert die finale Dielektrik-Dicke leicht; erfahrene Fabriken nutzen “resin compensation”, um Impedanztreue zu sichern.
- Warpage control: Neben Symmetrie ist die gleichmäßige Kupferverteilung je Layer entscheidend. Große Unterschiede zwischen Kupferflächen und dichtem Routing erzeugen ungleichmäßige Spannungen.
- Backdrilling: Bei >10Gbps wirken Via-Stubs wie Antennen und verschlechtern SI. Backdrilling entfernt den Stub von der Rückseite. Ein gutes backdrill planning guide definiert Netze/Vias und Backdrill-Tiefe.
- Impedance Coupon: Am Panel-Rand wird ein Coupon mit identischer Geometrie deiner kritischen Impedanzleitungen gefertigt. Per TDR wird geprüft, ob die Impedanz in Toleranz liegt (typisch ±10%).
Wie HILPCB dein Stackup-Design vereinfacht
Wissen ist wichtig – aber Tools und Experten-Support machen den Unterschied. HILPCB ist nicht nur Hersteller, sondern Stackup-Partner.
HILPCB Stackup Fast-Claim Service
Wir übernehmen die Stackup-Planung, damit du dich auf das Kern-Design konzentrierst. Auf Basis von Serien-Daten empfehlen wir Optionen mit optimaler Kosten-/Performance-Balance.
Anforderungen einreichen
Layer Count, Board Thickness, Impedanzziele, Signalraten und Spezialmaterialien über die Online-Plattform übermitteln.
Expert Matching
Aus 200+ Lager-Materialien schlagen unsere Engineers 2–3 Stackups vor, die Performance, Kosten und Lead Time ausbalancieren.
Bestätigen und importieren
Du erhältst einen detaillierten Stackup-Report mit Material-, Dicken- und Line/Space-Parametern. Nach Bestätigung kannst du ihn in dein EDA übernehmen und mit unserem CAM abgleichen.
Für viele Teams ist eine große, validierte Material-/Stackup-Bibliothek schwierig zu pflegen. MOQ, Beschaffungszeiten und kleine Supplier-Unterschiede schaffen Unsicherheit.
Der Stackup Claim Service von HILPCB adressiert genau diesen Punkt: Wir halten von Standard FR-4 bis Rogers und TACONIC gängige und spezielle Materialien bereit, damit dein Design immer die passende, sofort verfügbare physische Basis findet. Unser Impedanz-Testlabor liefert Daten für jede Charge.
Bereit für dein nächstes High-Performance PCB?
Lade deine ersten Anforderungen hoch – HILPCB Stackup-Experten liefern kostenlos eine Manufacturability-Analyse und empfohlene Stackup-Optionen.
Von den Feinheiten von Dk/Df bis zur Planung eines robusten 8 layer stackup example und dem Antizipieren von Fertigungsgrenzen: Stackup-Design verbindet Theorie und Praxis. Hoffentlich macht dich dieser Leitfaden in zukünftigen Designs sicherer.
Fazit
Dieser Beitrag erklärt anhand eines 8 layer stackup example Materialparameter, Stackup-Planung, Trade-offs bei Impedanz/Thermik/Kosten sowie Fertigungsaspekte. Mit Checkliste und Prozessfenstern aus dem Artikel – und wenn HILPCB DFM/DFA früh eingebunden wird – beschleunigst du Prototypen und Serienanlauf bei gleichbleibender Qualität und Compliance.
Für Fertigung und Assembly kontaktiere HILPCB Turnkey Assembly oder SMT Assembly für DFM/DFT-Empfehlungen.
Häufig gestellte Fragen
Warum ist ein 8 layer stackup example für PCB-Teams so nützlich?
Ein 8 layer stackup example liefert einen praktischen Referenzrahmen für die Anordnung von Signal-, Versorgungs- und Referenzlagen. Dadurch wird Stackup-Theorie in einen realistisch herstellbaren Ausgangspunkt für konkrete Designs übersetzt.
Warum sind Dk, Df und Materialauswahl so wichtig?
Dielektrizitätskonstante und Verlustfaktor beeinflussen Impedanz, Signallaufzeit und Dämpfung direkt. Ein ungeeignetes Material kann Hochgeschwindigkeitsleistung zerstören, selbst wenn das Routing formal korrekt aussieht.
Warum müssen Impedanz, Thermik und Kosten gemeinsam betrachtet werden?
Stackup-Design verfolgt selten nur ein einziges Ziel. Eine Struktur, die nur auf Impedanz optimiert ist, kann Kosten erhöhen oder thermische Nachteile mit sich bringen, weshalb ausgewogene Trade-offs nötig sind.
Warum sollte der PCB-Hersteller früh in die Stackup-Planung einbezogen werden?
Frühes DFM/DFA-Feedback bestätigt Materialverfügbarkeit, Prozessfenster und realistische Toleranzen, bevor das Design eingefroren wird. Das reduziert Re-Designs und erleichtert die Überführung von Prototypen in die Serie.