assembly bom best practices: 20 häufige Manufacturing-, Assembly- und Test-Probleme

Der Kernwert von assembly bom best practices

Über den gesamten Lifecycle einer PCB—vom Design bis zum Produkt—ist die BOM nicht nur eine Bauteilliste, sondern das „Nervensystem“ zwischen Design, Einkauf, Manufacturing und Test. assembly bom best practices sind nicht nur „Dokumentations-Formalitäten“: Sie entscheiden über Quality, Cost Control und Time-to-Market. Eine ungenaue, unvollständige oder chaotische BOM erzeugt Kaskadenprobleme—von kleinen Prozessdrifts bis zu Lot-Scrap.

Dieser Beitrag sammelt 20 typische Probleme, die durch BOM-Fehler und unzureichende Manufacturing-Datenpakete (z. B. Gerber, Fab Drawing) entstehen—inklusive Root Cause, Fix und Prevention.

---

Manufacturing FAQ (Manufacturing)

Manufacturing-Probleme entstehen häufig durch unklare physikalische/chemische Anforderungen in der BOM und wirken direkt auf Bare-Board-Qualität.

1. Problem: Wie führt falsche Materialauswahl in der BOM zu PCB Warpage?

• Symptom: Sichtbares Biegen/Verzug nach Reflow oder Wave Soldering; Placement und Solder Quality leiden.
• Metric: Warpage > 0.75% (SMT) oder > 1.5% (THT). IPC-A-610 definiert Details.
• Root Causes:
  • Material mismatch: Core und PP CTE mismatch.
  • Asymmetrisches Design: starke Copper-Asymmetrie; BOM spezifiziert kein High Tg zur Kompensation.
  • Supplier mix: BOM nennt nur Grade (z. B. FR-4), Vendor nicht gelockt; Parameter variieren.
• Fix: Bake/Press-Flatten als Salvage—nur begrenzt wirksam.
• Prevention:
  • Material präzise spezifizieren: In BOM und stackup documentation guide konkrete Core/PP-Modelle, Vendor und Tg.
  • Symmetrische Copper-Regeln: Symmetrie bereits im Layout umsetzen.
  • DFM Review: DFM vor Release zur Warpage-Risikoanalyse.

2. Problem: Welche Reliability-Risiken entstehen, wenn die BOM keine Via-Copper-Thickness vorgibt?

• Symptom: Via Cracking oder intermittent Connectivity nach Vibration/Thermal Shock/Use.
• Symptom: Erhöhter Via-Resistance, Einfluss auf SI oder Current-Carrying.
• Metric: Avg. copper thickness im Hole Barrel < 20μm (Class 2) oder < 25μm (Class 3).
• Root Cause: BOM/Fab Drawing nennt keine Hole-Copper-Thickness; Factory fertigt nach Minimum.
• Fix: Cross-Section zur Verifikation; Out-of-Spec Lot mit hohem Reliability Risk, ggf. Scrap.
• Prevention: In fab drawing essentials explizit “Average copper thickness in hole barrel ≥ 25μm” und IPC Class (2/3).

3. Problem: Wie kann ein Fehler beim Solder Mask Dam zu Shorts führen?

• Symptom: Solder Bridges zwischen dichtem Lead Pitch (QFP, SOIC) → Short.
• Symptom: AOI oder ICT melden viele Bridging Defects.
• Metric: Solder Mask Dam < 75μm (4mil).
• Root Causes:
  • BOM vs Gerber mismatch: BOM ist Standard, aber Pad Design im Gerber zu aggressiv (zu wenig Mask-Dam).
  • Capability nicht deklariert: Kein Minimum Solder Mask Dam im Fab Package.
• Fix: Manuelles Rework (Iron + Wick), ineffizient und riskant für Pads.
• Prevention: In gerber data preparation Design an Capability anpassen und im Fab Drawing “Minimum Solder Mask Dam: 4mil” spezifizieren.

4. Problem: Wie beeinflussen Flux Residues aus BOM/Assembly Specs die Board Cleanliness?

• Symptom: Weiße/gelbe Residues auf PCBA; bei High Temp/High Humidity drohen Leakage, Corrosion oder Electrochemical Migration.
• Symptom: Schlechte Conformal Coating Adhesion, Delamination/Bubbles.
• Metric: Ionic Contamination > 1.56 μg/cm² (IPC-J-STD-001).
• Root Cause: Aggressiver/Hard-to-clean Flux ist nicht kompatibel zum Cleaning; oder Paste/Flux Type (z. B. High-Activity No-Clean) passt nicht zur Zielumgebung.
• Fix: Second-Cleaning + Ionic Test.
• Prevention: Paste/Flux Typen (z. B. ROL0, REL1) in Assembly Instructions definieren und Cleaning-Compatibility fordern.

5. Problem: Welche Probleme entstehen, wenn Plating Thickness Requirements fehlen?

• Symptom: Gold Fingers (Edge Connector) verschleißen schnell; ENIG Pads zeigen Black Pad und niedrige Solder Strength.
• Symptom: Frühe Corrosion im Salt Fog Test.
• Metric: Hard Gold < 30μ" (häufiges Stecken) oder Ni < 3μm (ENIG).
• Root Cause: Surface Finish nur grob (“ENIG”, “Hard Gold”) ohne Thickness Targets.
• Fix: Nicht reparierbar; XRF messen und Acceptability bewerten.
• Prevention: Finish + Parameter im Fab Drawing definieren, z. B. “ENIG, Au: 2-4μ", Ni: 120-240μ"” oder “Hard Gold … Au: 30μ", Ni: 150μ"”.

---

Assembly FAQ (Assembly)

Assembly Defects sind direkt BOM-getrieben: Auswahl, Package und Description wirken sofort auf der SMT Line.

6. Problem: Warum erzeugt ein Package/Footprint Mismatch Solder Beads?

• Symptom: Solder Beads um Chip R/C, Risiko von Shorts.
• Symptom: Beads unter/seitlich nach Reflow.
• Metric: > 5 Beads > 0.13mm in 645mm² (IPC-A-610 Class 2).
• Root Cause: BOM Package (0402) passt nicht zum Gerber Footprint (0603) → zu viel Paste → Beads.
• Fix: Beads entfernen + gründlich reinigen.
• Prevention: Validierte Footprint Library + automatisierter DFM Cross-Check BOM Package vs Gerber Pad Size.

7. Problem: Wie führen falsche Orientation/Polarity Notes zu Tombstoning?

• Symptom: Chip Component steht einseitig hoch.
• Symptom: AOI meldet Offset/Missing.
• Metric: Ein Ende vollständig vom Pad abgehoben.
• Root Cause: Wetting Force Imbalance; fehlende Direction-Markierung bei nicht-symmetrischen Parts kann Placement-Variationen erzeugen.
• Fix: Rework, neu löten.
• Prevention: Symmetrische Pads; für nicht-symmetrische Parts Richtung/Polarity in BOM/Assembly Drawing klar markieren.

8. Problem: Warum führt falscher Solder Paste Type zu BGA Voiding?

• Symptom: X-Ray zeigt Voids; schlechtere Thermik/Reliability.
• Symptom: Local Overheat oder frühe Failure im Thermal Cycling.
• Metric: Single-joint void area > 25% (IPC-7095B).
• Root Cause: Paste Activity/Volatiles passen nicht zum Reflow Profile → eingeschlossene Gase/Voids.
• Fix: BGA Rework/Reballing (High Value).
• Prevention: Validierte Paste + Ramp-Soak-Spike Profile in Assembly Instructions definieren.

9. Problem: Wie verursacht ein falscher MPN BGA Head-in-Pillow?

• Symptom: Unvollständige Coalescence, schwacher/fehlender IMC.
• Symptom: Intermittent im FCT, Failure nach leichter Vibration.
• Metric: Trenninterface zwischen Ball und Paste sichtbar.
• Root Cause: Falscher MPN → falsches BGA Device; Alloy (SAC305 vs SAC405) oder Coplanarity verhindert Wetting.
• Fix: Rework + korrekter Part.
• Prevention: Strikter BOM Review; MPN gegen Datasheet; MPN/Package/Alloy cross-check.

10. Problem: Warum entstehen Spikes/Icicles ohne definierte Selective wave soldering Parameter?

• Symptom: Lange spitze Solder Spikes → Clearance Risk.
• Symptom: “Icicle” Appearance.
• Metric: Spike > 1.5× Lead Diameter.
• Root Cause: Keine Prozessguidance (Temp/Preheat/Nozzle/Speed) in BOM/Assembly Notes.
• Fix: Trimmen/Rework.
• Prevention: Process Instruction Sheet für Special Processes mit Key Parameters.

---

Testing FAQ (Testing)

Test-Probleme sind oft die Endausprägung upstream Fehler. BOM Accuracy entscheidet über Test Feasibility und Effektivität.

11. Problem: Warum führen schlecht platzierte ICT Test Points zu Contact Failures?

• Symptom: ICT False Fails (Opens/Wrong Values), Re-Test/FCT ok.
• Symptom: Probe Slipping / instabile Kontakte.
• Metric: ICT FPY < 90%.
• Root Cause: Fehlende DFT Guidelines (Size/Pitch/Keep-out) → Test Points auf Solder Joints oder zu nah an hohen Parts.
• Fix: Probes/Test Points reinigen, Fixture Force anpassen; alternativ Flying Probe oder FCT.
• Prevention: DFT Regeln in Design; in fab drawing essentials Mindestgröße (z. B. 1mm), Spacing und Placement definieren.

12. Problem: Welche Verwirrung entsteht, wenn FCT Firmware Version nicht in der BOM steht?

• Symptom: Inkonstante FCT Results innerhalb eines Lots.
• Symptom: Keine Traceability der programmierten Firmware Version pro PCBA.
• Root Cause: BOM listet MCU Hardware, aber keine Firmware File/Version; Test Station nutzt falsche/alte Firmware.
• Fix: Test stoppen, Version bestätigen, reprogram & retest.
• Prevention: Firmware als BOM Item mit File/Version/Checksum, z. B.: Item: 25, MPN: FIRMWARE_V1.2.3_FINAL.hex, Description: Main MCU Firmware, Checksum: 0xABCD1234.

13. Problem: Wie beeinflussen zu breite Toleranzen in der BOM Reliability-Test-Kriterien?

• Symptom: Drift in Environmental Tests, bei Room Temp ok.
• Symptom: Schlechte Analog Consistency.
• Root Cause: Kritische Parts mit zu großer Toleranz (5% statt 1%/0.1%).
• Fix: RCA + Replace mit Präzisionsparts.
• Prevention: Worst-Case Analysis, kritische Parts identifizieren und Precision/TC in BOM spezifizieren (Teil der yield improvement roadmap).

14. Problem: Warum verursachen nicht definierte Hipot Parameter False Fails oder Damage?

• Symptom: Hipot Alarms trotz guter Isolation oder permanente Damage nach Test.
• Root Cause: Spec sagt nur “Perform Hipot Test” ohne Voltage/Ramp/Dwell/Leakage Limit.
• Fix: Parameter neu definieren (UL/CE + Ratings) und Boards reparieren.
• Prevention: Detaillierte Test Procedures für Hipot/Burn-in etc. inklusive aller Parameter.

15. Problem: Was passiert, wenn Programming Requirements in der BOM fehlen?

• Symptom: PCBA bootet nicht; Module (Ethernet/Bluetooth) funktionieren nicht.
• Symptom: FCT Communication Fail / falscher Device ID.
• Root Cause: Pre-programmed Devices (CPLD, EEPROM, MAC) ohne Programming Files/Instructions.
• Fix: Nachprogrammieren (in-circuit/offline) + Retest.
• Prevention: Programming Files/Instructions als Teil des BOM Packages (inkl. Verweis/Version).

---

Quality & Documentation FAQ (Quality & Documentation)

Quality Issues sind systemisch; BOM/Document Chaos ist oft Root Cause.

16. Problem: Wie führt BOM Version Chaos zu häufigen SPC Alarms?

• Symptom: SPC Charts (X-bar, R) out-of-control.
• Symptom: Yield schwankt stark (z. B. Vormittag vs Nachmittag).
• Root Cause: ECO ohne strikte Version Control; Mix aus alten/neuen BOMs → Variation.
• Fix: Produktion pausieren, Online-Materialien/Docs gegen letzte freigegebene BOM-Version abgleichen.
• Prevention: PLM + ECN/ECO Workflow, eindeutige Revisionen.

17. Problem: Wenn 8D Root Cause ein BOM Fehler ist—wie löst man es systemisch?

• Symptom: 8D identifiziert falschen BOM Parameter.
• Symptom: Wiederholung in anderen Produkten/Lots.
• Root Cause: Keine CAPA Closed Loop: Fix nur im Projekt, nicht in Library/Standards.
• Fix: 8D D7: Library Updates, BOM Create/Review Process fix, Engineer Training.
• Prevention: Zentrale Quality Database und Knowledge Reuse (Risiko-Alerts bei ähnlichen Mustern).

18. Problem: Wie erzeugen fehlende Unique IDs in der BOM Traceability Gaps?

• Symptom: Defektes Component Lot nicht auf betroffene PCBA rückverfolgbar.
• Symptom: Keine Forward/Backward Traceability.
• Root Cause: Nur interne PN; MPN nicht eindeutig; Commodities nur als Spec ohne MPN.
• Fix: Teures Screening/Containment.
• Prevention: Jede BOM Zeile: Unique Internal PN + Approved MPNs + Vendor → MES Data Foundation.

19. Problem: Wenn Gerber und BOM nicht konsistent sind—was gilt in Production?

• Symptom: BOM Item nicht auf Silkscreen auffindbar (oder umgekehrt).
• Symptom: Qty/Type mismatch → Line Stop.
• Root Cause: Nur Gerber oder nur BOM aktualisiert.
• Fix: Line Stop + Klärung mit Design.
• Prevention: Integriertes EDA + DFM Cross-Check der Reference Designators.

20. Problem: Welche Risiken entstehen bei Konflikt zwischen Stackup Doc und BOM Material Spec?

• Symptom: Impedance Fail (z. B. 50Ω außerhalb ±10%).
• Symptom: Eye Diagram Fail, schlechte SI.
• Root Cause: BOM: generisches FR-4; stackup documentation guide: spezifisches Low Dk/Df Material. Einkauf/CAM folgt nur BOM.
• Fix: Scrap—Impedanz ist Material/Struktur und nicht reparierbar.
• Prevention: Stackup/Material Requirements im Fab Drawing integrieren oder BOM Notes mit Verweis auf richtige Stackup Revision.

---

Appendix 1: Defect Countermeasure Matrix

Defect	Process Step	Key Metric	Corrective/Preventive Action
Bridging/Short	SMT Reflow / Wave Soldering	Insulation Resistance < 10 MΩ	Prevent: Solder Mask Dam > 4mil; Anti-bridging Paste für Fine Pitch in BOM.
Open	SMT Reflow / ICT	Continuity Fail	Prevent: BOM Package vs Gerber Pad Size matchen; Surface Finish definieren.
Wrong component	SMT Placement	Wrong Value/Model	Prevent: Unique MPN+Vendor; IQC Barcode Scan.
Tombstoning	SMT Reflow	One-end Lift	Prevent: Symmetrische Pads; Orientierung/Polarity klar markieren.
BGA voiding	SMT Reflow / X-Ray	Void Ratio > 25%	Prevent: Low-void Paste + optimiertes Reflow Profile.
Warpage	PCB Fabrication / Reflow	Warpage > 0.75%	Prevent: CTE-matched Materials; Symmetric Copper.
Impedance mismatch	PCB Fabrication / TDR	Deviation > ±10%	Prevent: Stackup, Material (Dk/Df) und Line/Space exakt definieren.
Traceability failure	Quality	Lot unknown	Prevent: Traceable Part Numbers + MES Integration.

---

Appendix 2: Quality Audit Checklist (BOM & Design Package)

Audit Item	Standard/Requirement	Audit Method	Status
BOM completeness
1. Every component has a refdes	Matches schematic/PCB	Automated cross-check	☐ Pass / ☐ Fail
2. Every component has an MPN	Unique & valid	Database verification	☐ Pass / ☐ Fail
3. Every component has a description	Includes key parameters	Manual review	☐ Pass / ☐ Fail
4. DNI/DNP parts are marked	Clear “Do Not Install”	Filter check	☐ Pass / ☐ Fail
5. Alternates are approved	Listed and validated	AVL review	☐ Pass / ☐ Fail
6. Firmware/software info	Filename/version/checksum	Manual review	☐ Pass / ☐ Fail
7. Version control	Unique revision/date	PLM check	☐ Pass / ☐ Fail
Gerber & Fab files
8. File format	RS-274X/X2	CAM load	☐ Pass / ☐ Fail
9. Layer order	Naming aligns stackup	Filename/stackup review	☐ Pass / ☐ Fail
10. Board outline	Clear/closed	CAM measurement	☐ Pass / ☐ Fail
11. Stackup detail	Material/thickness/Dk/Df	Manual review	☐ Pass / ☐ Fail
12. Impedance control	Target/geometry/ref layers	Manual review	☐ Pass / ☐ Fail
13. Drill definition	PTH/NPTH included	CAM analysis	☐ Pass / ☐ Fail
14. Surface finish	Type/thickness	Fab notes review	☐ Pass / ☐ Fail
15. Solder mask	Color/type	Fab notes review	☐ Pass / ☐ Fail
16. Silkscreen	Color/min height	Fab notes review	☐ Pass / ☐ Fail
17. IPC class	Class 2/3	Fab notes review	☐ Pass / ☐ Fail
Assembly & test package
18. Pick & Place	Refdes/X-Y/rotation/side	Format check	☐ Pass / ☐ Fail
19. Assembly drawing	Polarity/orientation clear	Manual review	☐ Pass / ☐ Fail
20. Polarity marking	Diode/Cap/LED marked	Manual review	☐ Pass / ☐ Fail
21. Special instructions	Press-fit/dispense/coating	Doc review	☐ Pass / ☐ Fail
22. Test points	ICT/FCT points defined	Layer check	☐ Pass / ☐ Fail
23. Test spec document	Procedures/parameters	Manual review	☐ Pass / ☐ Fail
24. RoHS/REACH	Declared	BOM attribute check	☐ Pass / ☐ Fail
25. Packaging/shipping	ESD/moisture	Document check	☐ Pass / ☐ Fail
26. Process capability analysis pcb	Fits capability	Run DFM/DFA	☐ Pass / ☐ Fail

Fazit

Assembly bom best practices ist mehr als ein fehlerfreies Excel. Es ist eine Methodik, die Design Intent über präzise, vollständige und standardisierte Dokumente durch die Manufacturing Chain transportiert—von Material Selection bis Final Test.

Wenn Sie die 20 typischen Probleme und Root Causes kennen, können Sie Risiken früh vermeiden und eine robuste yield improvement roadmap aufbauen. Eine „perfekte BOM“ ist eine der sinnvollsten Investitionen für Product Success.

Manufacturing/Assembly Support: HILPCB Turnkey Assembly oder SMT Assembly für DFM/DFT.

Related links

• Turnkey Assembly
• SMT Assembly