112G/224G SerDes PAM4 ist in Data Center und AI Hardware Standard. Für SI Engineers heißt das: Margin ist extrem klein—mikroskopische Manufacturing-Drifts können die Channel Performance zerstören. Genau hier ist First Article Inspection (FAI) der entscheidende Quality Gate: für High-Speed PCB ist FAI nicht nur Dimensional Check, sondern Performance Validation „Design → Physical Reality“.
Für komplexe High-Speed PCB muss FAI eng mit DFM/DFT/DFA review gekoppelt sein—Material, Stackup, Fabrication und Assembly als durchgängige Prozesskette, insbesondere im Turnkey PCBA Modell.
Was ist FAI—und was ist bei High-Speed PCB anders?
FAI verifiziert, dass Prozess/Tooling/Dokumente Produkte stabil gemäß Drawing/BOM/Specs fertigen können (typisch 1–5 First Builds). Bei 112G PAM4 muss FAI aber vor allem beantworten: „Erreicht diese PCB die Zielrate stabil?“ Daher: TDR, Dk/Df, Microsection und Assembly Quality gehören zwingend dazu.
SI-aware FAI: Kern-Validierungen
1) Impedance Control & TDR
- Coupon TDR für single-ended/differential impedance.
- Acceptance meist ±7% oder strenger ±5%.
- Waveform-Analyse (Spikes/Ripple) zeigt Etch/Dielectric Drift.
2) Stackup & Materials
- Microsection: layer-by-layer dielectric/copper thickness vs stackup.
- Material Model + Supplier CoC (Megtron 6, Tachyon 100G etc).
- Fiber Weave Effect: ggf. Spread Glass prüfen.
3) Vias/Transitions
- HDI Vias sind Discontinuities: Drill/Plating/Backdrill Stub prüfen.
- Plating meist >20 μm, Stub z. B. <10 mil.
Standard-FAI vs. SI-aware High-Speed FAI
| Prüfpunkt | Standard FAI | SI-aware High-Speed FAI |
|---|---|---|
| Impedance | Report ja/nein | TDR Waveform, ±5%, intra/inter-layer consistency |
| Stackup/Material | Overall thickness, model check | Measured dielectric thickness, Dk/Df, glass style, resin content |
| Via structure | Hole size/position | Microsection, backdrill stubs, plating uniformity, aspect ratio |
| Surface finish | Type (ENIG) | Ni/Au uniformity, HF loss impact (consider ENEPIG) |
| Trace geometry | Width/space | Diff-pair spacing consistency, etch factor, trapezoid effect |
DFM/DFT/DFA review → FAI: Predict & Verify
DFM/DFT/DFA „predicts“: BGA pads (IPC), Diff-Pair Etch Tolerance, Test Access, Boundary-Scan/JTAG readiness. FAI „verifies“: X-Ray BGA outcomes, TDR results for stackup optimizations. Das verschiebt Risiko von „Late Fix“ zu „Early Prevention“.
FAI im Turnkey PCBA Flow
In Turnkey PCBA:
- Fab FAI (bare board SI basics), 2) IQC FAI (critical components), 3) Assembly FAI (AOI placement, X-Ray BGA/QFN, process parameter locking).
🛡️ HILPCB One-stop QA Closed Loop
Von Design-Risk bis SPC: voll traceable Zero-Defect System.
NPI: DFM/DFT Risiken, mask openings & probe layouts optimieren.
Impedance + microsection + Tg prüfen.
BOM check + X-Ray BGA, baseline locking.
ICT/FCT/Boundary-Scan + 3D AOI.
Parameter dynamisch nachsteuern für langfristige Consistency.
Boundary-Scan/JTAG für Coverage
JTAG ergänzt AOI/X-Ray: Interconnect Test (Opens/Shorts, Head-in-Pillow), Blind-Spot Detection und In-System Programming für FPGA/CPLD. FAI Reports sollten AOI + X-Ray + JTAG Results zusammenführen.
Special Processes: Selective wave soldering & Conformal coating
FAI quantifiziert Process Windows (Nozzle/Temp/Speed, Coating Type/Cure) und verifiziert Through-hole Fill (IPC-A-610) sowie Coating Thickness/Coverage/Adhesion.
High-speed PCB FAI Key Checklist
- TDR Reports prüfen: Impedance, tolerance, waveform smoothness.
- Via Microsections: backdrill stubs, plating, dielectric thickness.
- Material CoC: low-loss laminate model/vendor/lot.
- X-Ray: BGA voiding %, coplanarity, alignment.
- JTAG Results: 100% connectivity for DDR/PCIe nets.
- Special process parameters: reflow, coating thickness, etc.
FAI Report Reading
Fokus: critical trace W/S, backdrill stub length, BGA pads/mask openings; Material/stackup microsections; TDR/VNA plots (S-parameters); AOI defect list + X-Ray morphology/voiding.
Beyond FAI: Continuous QA
Process locking, SPC, AOI/AXI inline, ORT (thermal cycling, vibration, burn-in) sichern, dass der 10.000ste Build wie der 1. ist.
Häufig gestellte Fragen
Warum ist FAI ein so kritisches Gate für 112G- und 224G-High-Speed-PCB-Programme?
Bei diesen Datenraten können schon kleine Abweichungen bei Impedanz, Stackup-Dicke, Via-Qualität oder Assembly-Ausführung die Kanalreserve stark verringern. FAI ist der erste belastbare Punkt, an dem das Team bestätigt, dass der reale Build noch zu den Annahmen aus SI-Simulation und Loss-Budget passt.
Warum müssen DFM/DFT/DFA-Review und FAI als geschlossener Kreislauf behandelt werden?
Der Artikel beschreibt DFM/DFT/DFA als Vorhersagephase und FAI als Verifikationsphase. Der frühe Aufwand für Manufacturability, Testability und Assembly-Risiken zahlt sich nur aus, wenn der erste Build anschließend gegen diese Entscheidungen geprüft wird und zeigt, ob die Korrekturen wirklich funktioniert haben.
Wie verbessert Boundary-Scan/JTAG die First-Article-Coverage bei High-Speed-Baugruppen?
JTAG prüft versteckte elektrische Verbindungen, die sich mit Sichtprüfung, AOI oder selbst X-Ray unter großen BGA- und LGA-Gehäusen nicht vollständig absichern lassen. Damit steigt die Chance, Opens, Shorts und schwache Interconnects an kritischen Netzen zu erkennen, bevor das Programm in breitere Produktion geht.
Worauf sollten Ingenieure achten, nachdem der erste FAI-Report bestanden wurde?
Ein bestandener erster Report definiert nur die Ausgangsbasis. Danach müssen Prozessparameter eingefroren, Drift mit SPC und Inline-Inspektion überwacht und Zuverlässigkeitsprüfungen fortgeführt werden, damit die elektrische und montagebezogene Qualität vom Pilotlauf bis zur Serie stabil bleibt.
Conclusion
First Article Inspection (FAI) ist der Quality Gatekeeper für High-Speed SI PCB: electrical performance, materials science, process control und advanced test. Mit DFM/DFT/DFA review, Turnkey PCBA, und Boundary-Scan/JTAG lässt sich Risiko systematisch senken und eine stabile Volume Ramp absichern.