Eine Ground-Plane in einer HF-Leiterplatte ist eine leitfähige Referenzstruktur, die Rückstrom führt und Übertragungsleitungsimpedanz, Feldverteilung, Kopplung und Abstrahlung mitbestimmt. Ihre Wirkung hängt von der vollständigen Signal- und Rückstromgeometrie ab – nicht nur von Kupferbedeckung oder Gleichstromwiderstand der Massefläche.
Die zentrale Prüffrage lautet: Bleibt für jedes wichtige Signal ein kurzer, durchgängiger Rückstrompfad über Vias, Steckverbinder, Referenzwechsel, Schutzbeschaltungen und Domänengrenzen erhalten?
Das Wichtigste in Kürze
- Bewerten Sie „Hochfrequenz“ anhand von Flankensteilheit und Spektralanteilen, nicht ausschließlich anhand der Taktfrequenz.
- Routen Sie kritische Signale über einer durchgängigen Referenzfläche und vermeiden Sie Splits, Schlitze, überlappende Anti-Pads und Pfade nahe der Leiterplattenkante.
- Auch ein differentielles Paar koppelt an seine Referenzfläche und kann Gleichtaktstrom führen; es ist nicht unabhängig von Masse.
- Wenn ein Signal die Lage wechselt, muss der Rückstromübergang für die tatsächlich beteiligten Referenzstrukturen ausgelegt werden. Übergänge von GND zu GND, GND zu Versorgung und zwischen isolierten Domänen benötigen unterschiedliche Lösungen.
- Verwenden Sie weder eine pauschale Via-Anzahl noch einen festen Abstand von λ/10. Ausgangspunkte sind die Vorgaben des Schnittstellenherstellers, die geführte Wellenlänge, Geometrie und das Isolationsziel; anschließend wird simuliert oder gemessen.
- Elektrische Durchgangsprüfung und Kupferdicke einer unbestückten Leiterplatte belegen keine HF-Leistung. Je nach Projekt sind Impedanzcoupons, TDR, VNA-Daten, Nahfeldmessungen oder EMV-Prüfungen erforderlich.
Inhaltsverzeichnis
- Welche Aufgabe erfüllt eine Ground-Plane in einer HF-Leiterplatte?
- Wie fließt hochfrequenter Rückstrom?
- Welche Unterbrechungen der Referenzfläche verursachen Probleme?
- Wie werden Referenzflächenwechsel richtig ausgelegt?
- Sollten Analog- und Digitalmasse getrennt werden?
- Wie werden Stitching-Vias und Via-Fences dimensioniert?
- Welche Stack-up- und Fertigungsdetails sind entscheidend?
- Wie wird der Rückstrompfad vor der Freigabe geprüft?
- Wie lässt sich die Ground-Plane-Leistung nachweisen?
- Welche Angaben gehören in ein Ground-Plane-RFQ für HF-Leiterplatten?
Welche Aufgabe erfüllt eine Ground-Plane in einer HF-Leiterplatte?
Die Ground-Plane ist Teil der Übertragungsstruktur. Das Feld zwischen Signal und Referenz überträgt Energie; der Rückstrom ist die leiterseitige Ausprägung dieses Feldes.
| Funktion der Ground-Plane | Auslegungseingabe | Mögliche Folge eines Fehlers |
|---|---|---|
| Rückstrompfad | Abstand von Leiterbahn zu Referenzfläche, Kontinuität, Übergänge, Steckverbinderreferenz | größere Schleifenfläche, Gleichtaktwandlung, Abstrahlung und Kopplung |
| Impedanzreferenz | Stack-up-Geometrie, dielektrische Eigenschaften, Kupfergeometrie | Impedanzsprung, Reflexion, Einfügedämpfung und Verlust an Timingreserve |
| Feldbegrenzung | Nähe der Referenzfläche, Routing benachbarter Lagen, Kanten- und Hohlraumgeometrie | Übersprechen, Kantenabstrahlung und unbeabsichtigte Resonanzstrukturen |
| Leistungs- und Stromrückführung | DC- und AC-Verteilung, PDN-Impedanz, gemeinsam genutzte Pfade | Ground-Bounce, Versorgungsrauschen und Störungen empfindlicher Schaltungen |
Masse ist kein idealer Knoten mit null Volt. Flächen, Vias, Steckverbinder, Fugen und Gehäuseanschlüsse besitzen eine frequenzabhängige Impedanz. DC-Durchgang belegt weder Signalintegrität noch EMV.
Wie fließt hochfrequenter Rückstrom auf einer Leiterplatte?
Bei niedrigen Frequenzen beeinflusst der Widerstand die Stromverteilung stark. Mit steigender Frequenz konzentriert sich der Rückstrom nahe am Signalleiter, um die Schleifeninduktivität zu minimieren. Mikrostreifen- und Stripline-Strukturen sind deshalb auf ihre benachbarte Referenz angewiesen.
Die Flankensteilheit ist wichtiger als die Bezeichnung der Taktfrequenz. Auch ein Signal mit geringer Wiederholrate enthält bei schnellem Übergang hochfrequente Energie. Legen Sie die Designbandbreite aus Anstiegs- und Abfallzeit, Schnittstellenanforderungen und Kanalmodellen fest.
Symmetrisches, impedanzkontrolliertes differentielles Routing reduziert bestimmte Abstrahlungs- und Störempfindlichkeitsanteile, koppelt aber weiterhin an seine Referenz. Asymmetrie, unterschiedliche Via-Geometrie, Steckverbinderaufbau und Laufzeitversatz können differentielle Energie in Gleichtakt umwandeln, der über Flächen, Kabel, Schirme oder Chassis zurückfließt.
Welche Unterbrechungen der Referenzfläche verschlechtern Signalintegrität und EMV?
Jede Unterbrechung kann den Rückstrom auffächern oder Kapazität und Induktivität verändern. Bewerten Sie deshalb Geometrie und Bandbreite statt eines pauschalen Kupferflächenanteils.
| Unterbrechung | Typische Ursache | Hauptrisiko | Bevorzugte Maßnahme |
|---|---|---|---|
| Plane-Split oder Schlitz | Trennung von Versorgungs- oder Massedomänen, mechanischer Ausschnitt | Umweg des Rückstroms, größere Schleife, Impedanzänderung und Abstrahlung | über einer durchgängigen Referenz neu routen; eine beabsichtigte Isolationsbarriere nicht überbrücken |
| Überlappende Anti-Pads | dichtes Via-Feld oder Fan-out eines Steckverbinders | eine Reihe von Freistellungen bildet einen Schlitz | Via-Muster, Pad- und Anti-Pad-Geometrie, Lagenzuordnung oder Escape-Routing überarbeiten |
| Wechsel der Referenzfläche | Signal-Via zwischen Lagen mit unterschiedlichen Referenzen | Rückstrom kann dem Signal lokal nicht folgen | passende Rückstromübergangsstruktur neben dem Signalübergang ergänzen |
| Große Bauteilfreistellung | Kompensation für SMD-Pad, Keep-out oder Befestigungsteile | lokaler Impedanzsprung oder Feldausbreitung | Footprint-Vorgaben des Schnittstellenherstellers verwenden und den Übergang validieren |
| Leiterplatten- oder Plane-Kante | Leiterbahn zu nahe an der Referenzgrenze | Feldaufweitung, Gleichtaktstrom und Abstrahlung | größeren Kantenabstand vorsehen oder Kanten- und Massevia-Struktur neu auslegen |
| Steckverbinder- oder Kabelübergang | fehlende Massekontakte, langer Schirmpfad, asymmetrische Pinbelegung | Modenwandlung und Abstrahlung über Gehäuse oder Kabel | PCB-Launch, Kontaktfeld, Schirm und Chassisanbindung gemeinsam auslegen |
Mehrere Anti-Pads können zu einer Barriere zusammenwachsen. Eine gezielte lokale Freistellung kann in einem Steckverbinder-, Via- oder SMD-Launch korrekt sein; sie bleibt nur erhalten, wenn Bauteil- oder Schnittstellendesign sie stützt.
Wie werden Referenzflächenwechsel und Rückstromübergänge richtig ausgelegt?
Wechselt ein Signal die Lage oder Referenz, muss der Rückstrom entsprechend der Verbindung zwischen den beiden Referenzen übergehen können.
| Signal- oder Referenzwechsel | Behandlung des Rückstrompfads | Wichtiger Hinweis |
|---|---|---|
| GND-Fläche zu GND-Fläche | Masse-Stitching-Via oder -Vias nahe am Signal-Via platzieren; differentielle Geometrie bei Bedarf symmetrisch halten | Anzahl und Abstand ergeben sich aus Schnittstellenvorgabe oder Feldanalyse |
| Gleiches Versorgungsnetz zu gleichem Versorgungsnetz | Versorgungs-Stitching-Vias verwenden, wenn beide Flächen bewusst dieselbe Referenz bilden und das PDN die Rückstrombandbreite unterstützt | Flächenimpedanz und nahe Entkopplung prüfen; eine DC-Verbindung kann bei HF induktiv sein |
| GND-Referenz zu Versorgungsreferenz | möglichst eine einheitliche GND-Referenz verwenden; falls unvermeidbar, lokalen GND-zu-Versorgungs-Rückweg über ein geprüftes Kondensatornetz bereitstellen | Wert, Platzierung, Montageinduktivität, Versorgungsrauschen und PDN-Stabilität sind entscheidend |
| Eine Versorgungsschiene zu einer anderen | vermeiden; ein schienenübergreifendes Netzwerk nur bei Herstellerfreigabe und Power-Integrity-Prüfung einsetzen | eine DC-Verbindung definiert keinen HF-Rückstrompfad |
| Funktionserde zu isolierter Masse | über den vorgesehenen Isolator, Transformator oder das freigegebene Grenznetzwerk führen | keine Stitching-Vias oder Kondensatoren ergänzen, die Sicherheits- oder galvanische Isolation aufheben |
| Leiterplatte zu Steckverbinder oder Kabelschirm | Verbindung von Schaltungsmasse, Schirm und Chassis am Übergang eindeutig festlegen | eine lange Anschlusslitze oder zufällige Befestigungsverbindung kann das EMV-Verhalten dominieren |
Texas Instruments empfiehlt eine durchgängige Referenzfläche, das Vermeiden von Splits und nahe Stitching-Strukturen, wenn ein Wechsel unvermeidbar ist. Die dort gezeigten Abstände und Bauteile bleiben schnittstellenspezifisch.
Sollten Analog- und Digitalmasse auf der Leiterplatte getrennt werden?
Trennen Sie eine Massefläche nicht allein deshalb, weil der Schaltplan analoge und digitale Funktionsblöcke zeigt. Eine durchgängige Fläche mit disziplinierter Platzierung kann Rückströme geometrisch voneinander fernhalten, ohne einen Schlitz zu erzeugen.
Halten Sie schnelle Digitalströme aus empfindlichen Analogbereichen heraus und befolgen Sie die Vorgaben des Wandlerherstellers für AGND- und DGND-Anschlüsse. Bei Sicherheits- oder galvanischer Isolation muss jeder Übergang über die Grenze definiert sein.
Setzen Sie Ferritperlen oder Induktivitäten nicht als pauschale Lösung in den Massepfad. Sie können Spannungsdifferenzen, Resonanzen, ESD-Belastung und einen unkontrollierten Rückstrom verursachen. Verwenden Sie sie nur, wenn belastbare Systemnachweise die Maßnahme stützen.
Wie werden Stitching-Vias und Via-Fences für HF-Leiterplatten dimensioniert?
Stitching-Vias verbinden Referenzflächen, begleiten Signal-Vias, binden Oberflächenkupfer an, reduzieren Kantenstrom oder bilden einen Via-Zaun. Jeder Zweck erfordert eine andere Platzierung.
Die geführte Wellenlänge hängt von effektiver Permittivität und Feldverteilung ab. Ein Zehntel bis ein Zwanzigstel der kürzesten geführten Wellenlänge kann als erster Ansatz für den Via-Fence-Abstand dienen, belegt aber keine Schirmwirkung. Via-Geometrie, Kantenabstand, Flächenabstand, Anzahl der Via-Reihen, Übergänge und Resonanzen sind ebenfalls relevant.
Gehen Sie in dieser Reihenfolge vor:
- Bandbreite aus Flankensteilheit, Oberwellen, HF-Band oder Konformitätsbereich festlegen.
- Zweck des Via-Zauns und die Übertragungsstruktur definieren.
- Mit validierter Geometrie des Halbleiter-, Steckverbinder-, Antennen- oder Modulherstellers beginnen.
- Bohrung, Freistellung, Aspektverhältnis, Kanten- und Bestückungsgrenzen prüfen.
- Bei kritischer Isolation, Dämpfung, Modenwandlung oder Abstrahlung simulieren oder einen Coupon aufbauen.
Übertragen Sie keine Freiraum-Beispiele mit λ/10 pauschal auf jedes Laminat und erzeugen Sie kein dekoratives Via-Raster, dessen Anti-Pads neue Barrieren bilden.
Welche Stack-up- und Fertigungsdetails sind für die Ground-Plane entscheidend?
Eine HF-Mehrlagen-Leiterplatte sollte kritischen Signalen eine benachbarte, durchgängige Referenz bieten. Die endgültige Geometrie muss Impedanz-, Verlust-, Spannungs-, Fertigungs- und Übersprechanforderungen erfüllen.
Spezifizieren Sie:
- Zielimpedanz und Toleranz für jede Übertragungsstruktur
- Anforderungen an Laminat und elektrische Eigenschaften, Dicke, Kupferprofil und bei Bedarf Glasgewebeaufbau
- Signal- und Referenzlagen, Dielektrikumsdicken, Flächennetze, Kupfergewichte und Annahmen zur fertigen Außenkupferdicke
- Via-Typ, fertige Bohrung, Pad, Anti-Pad, Backdrill- oder Stub-Grenzen und Geometrie benachbarter Rückstromvias
- Flächenfreistellungen, Schlitze, Kantenabstand, Steckverbinder-Launch sowie Schirm- und Chassismerkmale
- Aufbau des Impedanzcoupons, Prüfverfahren, Bericht und Angabe, ob die Coupon-Geometrie die Produktleiterbahn repräsentiert
Gewöhnliche Kupferdicke reicht für viele Referenzflächen aus; Kontinuität und Geometrie sind meist wichtiger. Wählen Sie stärkeres Kupfer bei Strom- oder thermischen Anforderungen. Geben Sie an, ob Zeichnungen die Basiskupferfolie der Innenlagen oder das nach der Galvanik fertige Außenkupfer beschreiben.
Kupferrauheit kann die Verluste langer Kanäle erhöhen. Bewerten Sie Kupferprofil und Laminat gemeinsam anhand des Einfügedämpfungsbudgets oder eines Coupons.
Wie wird der Rückstrompfad vor der Layoutfreigabe systematisch geprüft?
Prüfen Sie die vollständige Strecke abschnittsweise, statt nur die Massefüllung visuell zu betrachten.
| Streckenabschnitt | Zu dokumentierender Nachweis | Freigabefrage |
|---|---|---|
| Treiber- oder Gehäuse-Fan-out | Signallage, benachbarte Referenz, BGA-Anti-Pad-Feld | Bleibt die Referenz im Fan-out durchgängig? |
| Hauptstrecke | Geometrie, Stack-up, Referenznetz, nahe Freistellungen und Kanten | Sieht das Feld die vorgesehene Impedanz und Rückstromfläche? |
| Lagenwechsel | Signal-Via-Modell und lokale Rückstromstruktur | Kann der Rückstrom direkt neben dem Signal die Referenz wechseln? |
| Serien-, ESD- oder AC-Bauteil | Land Pattern und Freistellung der Referenzfläche | Ist die Unterbrechung modelliert oder vom Hersteller validiert? |
| Steckverbinder-Launch | Pinbelegung, Massekontakte, Schirm- und Chassispfad | Ist die Wandlung von Differential- zu Gleichtakt kontrolliert? |
| Domänengrenze | Isolationsabsicht und freigegebenes Übergangsbauteil | Hebt Kupfer oder ein Kondensator die Grenze unbeabsichtigt auf? |
| Empfänger- oder Gehäuseeingang | Referenzkontinuität und Rückstrom der Terminierung | Schließt sich der Rückstrom lokal an der Last? |
Dokumentieren Sie Stack-up-Revision, Netzklasse, maximale Flankensteilheit und verantwortliche Stelle. Eine Strecke kann in jedem Einzelabschnitt unauffällig wirken, während die vollständige Rückstromschleife an einem einzigen Übergang unterbrochen ist.
Wie lässt sich die Ground-Plane-Leistung mit TDR, VNA und EMV-Prüfung nachweisen?
Wählen Sie den Nachweis entsprechend dem Risiko. Eine Durchgangsprüfung erkennt Unterbrechungen und Kurzschlüsse, nicht aber Impedanz, Modenwandlung oder Schirmwirkung.
| Prüfverfahren | Möglicher Nachweis | Wesentliche Grenze |
|---|---|---|
| Feldlöser oder Kanalsimulation | Impedanz, Feldverteilung, Via- oder Launch-Unterbrechung und S-Parameter | abhängig von Material-, Geometrie- und Modellgenauigkeit |
| Impedanzcoupon und TDR | gefertigte Impedanz und Ort einer Unterbrechung | Coupon bildet BGA, Steckverbinder, Via-Feld oder Produktstrecke möglicherweise nicht ab |
| VNA-Messung | Einfüge- und Rückflussdämpfung, Kopplung und Modenwandlung über Frequenz | erfordert geeignete Vorrichtungen, Kalibrierung und De-Embedding |
| Nahfeldmessung | Hotspots, Schlitz- und Kantenabstrahlung sowie Vergleich von Korrekturen | Diagnose, keine regulatorische Freigabe |
| EMV-Vorprüfung oder formale Prüfung | leitungsgebundenes und abgestrahltes Verhalten gegenüber einem repräsentativen oder formalen Prüfplan | Gehäuse, Kabel, Aufbau und vollständiges Produkt beeinflussen das Ergebnis |
IEEE 370-2020 behandelt die Charakterisierung von Leiterplattenverbindungen bis 50 GHz einschließlich Vorrichtungs- und Datenqualitätsfragen. Bewahren Sie, soweit anwendbar, Stack-up, Coupon, Vorrichtung, Kalibrierung, De-Embedding, Revision und Rohdaten auf.
Welche Angaben gehören in ein Ground-Plane-RFQ für HF-Leiterplatten?
Design- und Stack-up-Daten
- Anwendung, Schnittstellen- oder HF-Bänder, Datenraten, Flankenzeiten, Kanallänge und Zielmärkte
- Stack-up, Zuordnung der Referenznetze, Impedanztabelle, Laminat- und Kupferanforderungen sowie Enddicke
- Gerber oder ODB++, Bohrdaten, Netzliste, Fertigungszeichnung und Layoutdaten der impedanzkontrollierten Strukturen
- Via- und Anti-Pad-Geometrie, Backdrill, Stitching- oder Via-Fence-Muster, Flächenschlitze, Kanten- und Steckverbinderdetails
Abnahmekriterien und Nachweise
- anwendbare IPC-Leistungsklasse und Abnahmekriterien
- Geometrie des Impedanzcoupons, TDR-Grenzen, Stichprobe, Prüfrichtung und Berichtsformat
- Mikroschliff, Kupfer- und Bohrungsdaten, Registrierung, Backdrill und weitere vertraglich vereinbarte Nachweise
- optionaler S-Parameter-Coupon, Bandbreite, Ports, Kalibrierung oder De-Embedding, Dateiformat und Grenzwerte
- Erstmusterprüfung, Rückverfolgbarkeit, Freigabe von Abweichungen, Änderungsmitteilung und Aufbewahrungsdauer
Verantwortlichkeiten und kaufmännische Angaben
- Verantwortliche bei Kunde, HILPCB, Bauteillieferant, Labor und Systemvalidierung
- Prototyp- und Serienmengen, Nutzenanforderungen, Forecast, Zieltermin und freigegebene Substitutionen
- Abgrenzung von Qualifikations- und Losabnahmeprüfungen sowie Eigentum an Vorrichtungen, Coupons und Rohdaten
Normen und Verantwortungsumfang
Häufig verwendete Referenzen sind:
- IPC-2221 — Generic Standard on Printed Board Design
- IPC-6012 — Qualification and Performance Specification for Rigid Printed Boards
- IPC-A-600 — Acceptability of Printed Boards
- IPC-TM-650 — Test Methods Manual
- IEEE 370-2020 — Electrical Characterization of Printed Circuit Board and Related Interconnects at Frequencies up to 50 GHz
- CISPR 32 / EN 55032 und FCC Part 15 — Emissionen fertiger Multimediageräte, soweit anwendbar
Der Vertrag muss Revision, Klasse, Prüfstruktur, Verfahren, Frequenzbereich, Stichprobe, Grenzwerte und Rangfolge festlegen. HILPCB kann geeignete Fertigung von Hochfrequenz-Leiterplatten, Stack-up-Prüfung, kontrollierte Impedanz, Coupons, Inspektion, Rückverfolgbarkeit und klar abgegrenzte Prüfungen unterstützen. Jeder Aufbau muss einzeln geprüft werden.
Kunde und beauftragte Labore verantworten Architektur, Signal- und Power-Integrity-Reserven, Isolation, Gehäuse und Verkabelung, EMV, Sicherheit, Konformität und Produktvalidierung, sofern diese Aufgaben nicht schriftlich anders zugewiesen wurden.
Häufig gestellte Fragen zum Ground-Plane-Design
Benötigt jedes High-Speed-Signal ein Massevia neben dem Signal-Via?
Nicht als pauschale Anzahl. Ein Rückstromübergang ist erforderlich; Anzahl, Position und Netz hängen jedoch von alter und neuer Signalreferenz, Bandbreite, Via-Geometrie und Schnittstellenvorgaben ab.
Darf ein differentielles High-Speed-Paar einen Ground-Plane-Split kreuzen?
Vermeiden Sie das. Differentielle Paare koppeln weiterhin an Referenzflächen und können bei unsymmetrischer Geometrie Gleichtaktstrom erzeugen. Routen Sie über einer durchgängigen Referenz neu oder gestalten Sie die Grenze um.
Ist λ/10 immer der richtige Abstand für Masse-Stitching-Vias?
Nein. Der Wert kann erst nach Berechnung der geführten Wellenlänge als erster Ansatz für einen Via-Zaun dienen. Isolationsziel, Geometrie, Via-Induktivität, Flächenabstand und Resonanzen müssen analysiert oder gemessen werden.
Sollten analoge und digitale Masseflächen getrennt werden?
Oft ist eine durchgängige Fläche mit räumlich getrennter Platzierung sicherer. Befolgen Sie die Wandlerempfehlungen und kontrollieren Sie die Rückstrompfade. Beabsichtigte Sicherheits- oder galvanische Isolationsgrenzen bleiben erhalten.
Verbessert dickeres Ground-Plane-Kupfer automatisch die HF-Signalintegrität?
Nein. Kontinuität, Abstand zwischen Leiterbahn und Referenzfläche, Übergänge, Verluste und Rückstromschleifenfläche sind meist entscheidender. Wählen Sie die Kupferdicke anhand von Strom-, Thermik-, Mechanik- und Fertigungsanforderungen.
Kann die elektrische Prüfung der unbestückten Leiterplatte die Ground-Plane-Leistung nachweisen?
Sie weist die vereinbarten Unterbrechungen, Kurzschlüsse und Isolationen nach, nicht aber Impedanz oder EMV. Ergänzen Sie TDR, VNA, Coupon-, Nahfeld- oder Produktprüfungen, wenn diese Risiken relevant sind.
Welche Unterlagen werden für ein belastbares Angebot benötigt?
Benötigt werden freigegebene Produktionsdaten, BOM, technische Grenzwerte, Prüfanforderungen, Mengen und Zieltermin. Offene Annahmen sollten vor Preis- und Terminfreigabe dokumentiert werden.
Welche Prüfungen sollten vor der Serienfreigabe vereinbart werden?
Fertigungs-, Funktions- und Zuverlässigkeitsprüfungen werden aus Fehlerrisiko und Produktspezifikation abgeleitet. Prüfmethode, Grenzwert, Stichprobe und Bericht gehören in den Control Plan.
Wovon hängen Kosten und Lieferzeit ab?
Material, Lagenaufbau, Geometrien, Sonderprozesse, Bauteilverfügbarkeit, Testtiefe, Dokumentation, Menge und Freigabestatus bestimmen Kosten und Termin gemeinsam.
Wann ist ein Pilotlos sinnvoll?
Ein Pilotlos ist sinnvoll, wenn neue Materialien, enge Toleranzen, komplexe Bestückung oder ein neuer Testprozess vor der Serie unter realen Bedingungen bestätigt werden müssen.
Wie werden Bauteil- und Materialalternativen freigegeben?
Alternativen werden nicht stillschweigend eingesetzt. Datenblatt, Form-Fit-Function, Prozessauswirkung und nötige Delta-Prüfungen werden vor der Kundenfreigabe bewertet.
Welche Rückverfolgbarkeit ist für die Serie sinnvoll?
Los, Materialcharge, Bauteilcharge, Prozessdaten, Testergebnis, Firmware und Reparaturstatus werden entsprechend Risiko und Kundenanforderung mit der Seriennummer verknüpft.
Ground-Plane- und Stack-up-Prüfung anfragen
Senden Sie HILPCB Stack-up, Impedanztabelle, Schnittstellenbandbreite oder Flankenzeiten, Lagenwechsel, Via- und Anti-Pad-Geometrie, Steckverbinder-Launches, Isolationsgrenzen, Couponplan, Mengen und Zieltermin über die Angebotsanfrage. Die Prüfung kann sich dann auf Herstellbarkeit und vereinbarte Nachweise konzentrieren, ohne Leiterplatteninspektion mit Systemvalidierung gleichzusetzen.