Hallo, ich bin Dozent an der HILPCB Manufacturing Academy. In High-Performance Electronics ist Design wichtig – aber die „last mile“ ist Fertigung und Test: Aus Daten wird ein zuverlässiges PCBA. Viele kleine Lücken in DFM/DFT enden später in teurem Rework und Time-to-Market Delay.
Wir nutzen heute einen zentralen Reliability Test – hipot test procedure (Dielectric Withstand / High-Voltage Test) – als roten Faden durch den gesamten PCB-Fertigungs- und Assembly-Flow. Das ist nicht nur eine Liste von pcb fabrication process steps, sondern ein praktischer Guide für eine echte yield improvement roadmap. Von Incoming Materials über Imaging, Drilling/Plating, SMT bis zur finalen Verifikation zeigen wir die wichtigsten Quality Gates und die DFM/DFT Kopplung.
Manufacturing at a glance: von Design Data zum fertigen PCBA
Bevor wir ins Detail gehen, ein Gesamtüberblick von Bare-Board Fabrication bis PCBA Assembly & Test – die Basis für eine saubere DFM/DFT Strategie.
| Prozessphase | Ziel | Key Control Parameters | DFM/DFT Fokus |
|---|---|---|---|
| 1. Engineering & Rohmaterial | Design Data in Produktion überführen | CAM Check, Laminate (FR-4, Rogers), Copper Thickness | Stackup documentation guide, Impedance Control, Dk/Df |
| 2. Inner-Layer Imaging | Inneres Routing bilden | Exposure, Develop, Etch Rate, Width/Spacing Toleranz | Copper Balance, keine scharfen Ecken, Clearance |
| 3. Lamination | Cores + Prepreg pressen | Temp/Pressure/Time, Registration (X-Ray) | Symmetrie, Buried/Blind via Dichte |
| 4. Drilling | Vias/Bohrungen erstellen | Spindle/Feed, Position (±0.05mm), Wall Roughness | Hole Toleranz, Annular Ring, NFP Removal |
| 5. PTH & Plating | Interlayer Connection | Desmear, Seed Cu, Plated Cu (>20µm), Uniformity | Aspect Ratio < 10:1, via-in-pad vermeiden |
| 6. Outer-Layer & Solder Mask | Außenlagen + Schutz | Etch Compensation, Mask Registration, Mask Dam | Mask Opening, BGA SMD/NSMD |
| 7. Surface Finish & Profiling | Solderability + Routing | ENIG Au (2–4µ"), HASL Flatness, V-cut/CNC | Finish, Panelization, Tooling Rails |
| 8. SMT Assembly | Bestücken & Reflow | Paste Volume (SPI), Placement, Reflow Profile | smt stencil design tutorial, Spacing, Fiducials |
| 9. Test & Verification | Performance & Reliability | ICT/FCT Coverage, Hipot Test Params, X-Ray | Test Points, Creepage/Clearance |
Control points: Imaging, Etching, Solder Mask
Feature Accuracy bestimmt elektrische Performance. Wir halten stabile Process Windows, damit Design Intent reproduzierbar bleibt.
Imaging & Etching
- Dry Film & Exposure: High-Resolution Dry Film plus LDI reduziert Registration Error (kein Film-Shrink) und verbessert Edge Definition.
- Etch Control: Subtractive Process – falsches Fenster erzeugt Over-Etch (thin traces) oder Under-Etch (shorts).
Process window: high-precision etching
- Etching factor: > 3.5 für steile Sidewalls.
- Line width tolerance: bei 4mil/4mil innerhalb ±15%.
- Automation: Auto-Dosierung + Echtzeit Monitoring für stabile Etch Rate.
DFM Tipps:
- Copper Balance: gleichmäßige Copper Distribution reduziert Etch Non-Uniformity und Warpage.
- Keine scharfen Winkel: <90° kann „Acid Trap“ erzeugen; lieber 45° oder Arc.
Solder Mask
- Registration: wichtig bei Fine Pitch (z. B. 0.4mm BGA); CCD Alignment bis ±25µm.
- Solder Mask Dam: Empfehlung ≥ 75µm (3mil) für robuste Mask Bridges.
Quality control: Drilling, Plating, PTH Copper
Vias sind „vertical highways“ – entscheidend für SI und Lifetime.
Drilling
- Mechanical drilling: High-Speed CNC, Tool Life Control (z. B. Wechsel nach 2000 Hits).
- Laser drilling: für HDI Microvia (CO₂/UV), down to 75µm.
PTH & plating
- Desmear & electroless copper: Smear Removal + Seed Layer.
- Pattern plating: Copper Build-up auf Traces und Hole Wall.
Process window: high-reliability PTH copper
- PTH copper thickness: average > 20µm (0.8mil), IPC Class 2/3 Niveau.
- Aspect ratio: bei 12:1 nutzen wir spezielle Chemistry + Pulse Plating (<30% Delta).
- Microsection: Cross-Section je Lot für Thickness/Uniformity/Wall Quality.
DFM:
- Aspect Ratio optimieren: reduziert Risiko und Cost.
- Annular Ring: IPC typisch ≥ 50µm.
SMT: Paste, Placement, Reflow
Solder paste printing
- Stencil Design: smt stencil design tutorial als Basis; Apertures pro Package optimieren, Anti-Solder-Ball Designs für BGA/QFN.
- 3D SPI: 100% Inspection (volume/area/height/offset) – early defect prevention.
Pick & place + reflow
- Pick & place: Maschinenaccuracy plus MES Poka-Yoke/Traceability.
- Reflow profile: produkt-spezifisch nach Size/Thickness/Layers/Density.
Process window: lead-free reflow profile
- Preheat: 150–200°C, 60–120s.
- Soak: 200–217°C, 60–90s.
- Reflow: peak 240–250°C; TAL (217°C) 45–75s.
- Cooling: < 4°C/s.
Cleaning, conformal coating, reliability processing
- Cleaning: Ionische Rückstände treiben ECM; wir nutzen Ion Chromatography oder ROSE, z. B. IPC-J-STD-001 <1.56µg/cm² NaCl eq.
- Conformal coating: selektives Coating gegen Feuchte/Salz/Nebel/Mold, mit Masking für Connectors/Keep-outs.
Test matrix: inline inspection bis High-Voltage verification
| Test | Stage | Ziel | Equipment |
|---|---|---|---|
| AOI | After reflow | Presence/polarity/offset/solder appearance | Camera + image compare |
| SPI | After printing | Paste volume/offset | 3D scan |
| X-Ray Inspection | After reflow | BGA/QFN/LGA hidden joints | 2.5D/3D X-Ray |
| ICT | After assembly | Values, opens/shorts | Bed-of-nails / flying probe |
| FCT | After assembly | Functional verification | Custom fixtures |
| Hipot Test | After final | Insulation strength | Hipot tester + safety box |
Deep dive: Hipot test procedure
Hipot stresst die Isolation deutlich über Betriebsspannung. Fail kann auf Breakdown/Leakage und Safety Risk hinweisen.
Standard operating procedure (SOP): Hipot Test
- Safety preparation: PPE, Warnings, DUT in Safety Enclosure.
- Instrument setup: Parameter per Spec (z. B. 220V AC Board: 1500V AC oder 2121V DC).
- Parameter configuration:
- Voltage: 1500V AC
- Ramp-up time: 3s
- Dwell time: 60s
- Leakage current limit: 5 mA
- Connect the DUT: HV an Primary (L/N), Return an Secondary GND/Chassis (PE).
- Run the test: Auto Ramp/Dwell/Measure; kein Kontakt mit DUT.
- Pass/fail decision:
- PASS: Leakage < limit, kein Arcing.
- FAIL: Leakage over limit oder Breakdown; Cut-off + Alarm.
- Record & discharge: Logging + Auto Discharge.
Deep dive: X-Ray inspection checklist
- [ ] Shorts: Bridging?
- [ ] Opens / Head-in-Pillow: vollständige Fusion?
- [ ] Joint size/shape: Uniformity?
- [ ] Voiding: > 25%?
- [ ] Alignment: Centered?
Quality & Traceability: Data-driven manufacturing
- SPC: Real-time Control Charts für kritische Parameter.
- MES: Full genealogy via QR code (materials, machines, operators).
- 8D: Closed-loop CAPA Reports.
Bereit, Ihre Reliability zu erhöhen?
Von HDI bis Assembly & Test bietet HILPCB One-Stop Services. Unsere DFM/DFT Engineers helfen frühzeitig, Risiken zu vermeiden. Laden Sie Gerber + BOM hoch – für ein kostenloses DFM Review und Quote.
Kostenloses DFM ReviewHILPCB: Manufacturing + Test in einem System
Ein sauberes hipot test procedure ist nur ein Baustein. Reliability entsteht aus Kontrolle jedes Details entlang der pcb fabrication process steps.
Fazit
Dieser Artikel nutzt hipot test procedure als Leitfaden durch den gesamten Flow – mit QC Control Points und DFM/DFT Maßnahmen. Mit den Checklisten/Process Windows und frühem DFM/DFA Engagement beschleunigen Sie Prototyp- und Serienanlauf bei stabiler Quality und Compliance.
Für Fertigung & Assembly Support: HILPCB Turnkey Assembly oder SMT Assembly.
Häufig gestellte Fragen
Was prüft ein Hipot-Test auf einer PCB oder PCBA?
Ein Hipot-Test prüft, ob Isolationsbarrieren eine definierte Hochspannung ohne Durchschlag oder unzulässig hohen Leckstrom aushalten. Typischerweise wird damit die elektrische Festigkeit zwischen isolierten Netzen, Leistungsdomänen oder berührbaren Schaltungsteilen bestätigt.
Warum ist der Hipot-Test nur ein Teil der gesamten Fertigungsqualität?
Weil ein Produkt den Hipot-Test bestehen und trotzdem später an Bohrungsqualität, Galvanikfehlern, Lötstoppproblemen oder Montagefehlern scheitern kann. Echte Zuverlässigkeit entsteht nur durch stabile Prozesskontrolle entlang der gesamten Fertigungs- und Bestückungskette.
Wann sollten Entwickler Hipot-Anforderungen im Design berücksichtigen?
Möglichst früh, insbesondere bei Creepage, Clearance, Isolationsschlitzen, Stackup-Festlegung und Testzugänglichkeit. Wer erst bei der Endprüfung daran denkt, riskiert Redesigns und unnötige Zusatzkosten.
Was sollte vor der Serienfreigabe einer Hochspannungs-Leiterplatte geprüft werden?
Zu prüfen sind Isolationsabstände, Qualität der Durchkontaktierungen, Sauberkeit, Schutzbeschichtung und das finale Hipot-Testfenster. Gute DFM/DFT-Vorbereitung macht die Schlussprüfung deutlich robuster und planbarer.