inner layer etching control: 20 häufige Fragen zu Fertigung und Test

Einleitung: warum inner layer etching control der „unsichtbare Champion“ ist

Im Multilayer‑PCB‑Prozess bestimmt Inner Layer Etching Control Geometrie, Präzision und elektrische Performance der Innenlagen – und wirkt bis in Lamination, Bohren, Plating, Assembly und finalen Test hinein. Kleine Abweichungen können sich zu großen Reliability‑Risiken entwickeln: Impedance‑Mismatch, Signal‑Integrity‑Probleme oder Field Failures.

Diese Übersicht sammelt 20 zentrale FAQs (Fertigung, Assembly, Test, Quality). Zu jedem Punkt: Symptome, messbare Indikatoren, Root Causes sowie Corrective/Preventive Actions.

---

Teil 1: Fertigungs‑FAQ

1. Problem: Line/Space außerhalb Spezifikation (Etch Deviation)

• Symptome: AOI meldet viele Line/Space‑Defekte; Kanten rau, Maße variieren.
• Kennzahl: Toleranz überschritten (z. B. ±20% → ±30%) oder Impedanz >10% vom Ziel.
• Ursachen: Chemie/Temperatur/Regeneration instabil; Conveyor‑Speed vs Spray‑Pressure mismatch; Developing unvollständig; CAM Etch Compensation falsch.
• Maßnahme: Produktion stoppen, Chemie kalibrieren, Nozzles/Transport warten, CAM‑Kompensation neu bewerten.
• Prävention: SPC auf Chemie‑Parameter, präventive Wartung, datenbasierte CAM‑Feedback‑Schleife.

2. Problem: Over-etching → zu dünne Leiterbahnen / Opens

• Symptome: Leiterbahnen deutlich zu dünn, ggf. komplett weg (Open).
• Kennzahl: Line‑Width unter LSL; TDR zeigt zu hohe Impedanz/Open.
• Ursachen: zu lange Ätzzeit/zu langsam; Chemie zu aggressiv; Nozzle‑Pressure zu hoch.
• Maßnahme: Lot isolieren, 100% E‑Test; Chemie entschärfen oder Speed erhöhen; Pressure/Angle anpassen.
• Prävention: Prozesskarten je Produkttyp; automatisierte Etch‑Rate‑Regelung.

3. Problem: Under-etching → Restkupfer / Shorts

• Symptome: Restkupfer zwischen Traces, „Copper Whiskers“.
• Kennzahl: Spacing unter LSL; Hipot/IR fail.
• Ursachen: zu kurze Ätzung/zu schnell; Chemie schwach/überladen; Residuen nach Developing/Pre‑Clean.
• Maßnahme: Rework (falls zulässig) oder Scrap; Parameter verstärken.
• Prävention: Pre‑Treatment‑Cleanliness kontrollieren; Auto‑Replenishment/Regeneration; Etch‑Rate/Etch‑Factor‑Tests.

4. Problem: Inhomogenes Ätzen → Impedanz‑Inhomogenität

• Symptome: große Impedanzstreuung über die PCB / im Panel.
• Kennzahl: C.V. > 5% oder Range out of spec.
• Ursachen: Nozzles verstopft/Fehloszillation; Panel tilt/vibration; ungleichmäßige Copper‑Foil‑Dicke.
• Maßnahme: Nozzles reinigen/kalibrieren; Transport fixen; strengere Impedanz‑Stichprobe.
• Prävention: Nozzle‑PM‑Plan; Design‑seitig Copper‑Balancing und Panelisierungs-Designleitfaden.

5. Problem: Etch‑Defekte verschlechtern Registration nach Lamination

• Symptome: X‑Ray zeigt Inner‑Pattern vs Drill‑Misregistration.
• Kennzahl: Shift > 50 µm (2 mil).
• Ursachen: ungleichmäßige Stress‑Freisetzung → Core‑Deformation; undercut verfälscht AOI‑Targets.
• Maßnahme: schwere Fälle scrappen; Einfluss von Etch‑Parametern auf Expansion/Shrink neu bewerten.
• Prävention: material-/copper‑abhängige CAM‑Scaling‑Faktoren; undercut reduzieren, Targets scharf halten.

6. Problem: schlechte Etch‑Qualität → Oxide‑Adhäsion schwach (Delamination/Pink Ring)

• Symptome: Delamination oder Pink Ring nach Lamination/Thermal Shock.
• Kennzahl: Peel Strength unter IPC.
• Ursachen: Oberfläche kontaminiert; zu glatt (zu wenig Micro‑Roughness).
• Maßnahme: Rework (falls möglich) oder Scrap; Cleaning verstärken.
• Prävention: Micro‑Etch nach Ätzen; regelmäßige Bad‑Analyse.

---

Teil 2: Assembly‑FAQ

7. Problem: BGA HIP oder Open Joints

• Symptome: X‑Ray zeigt HIP / Open.
• Kennzahl: HIP > 500 PPM.
• Ursachen: Copper‑Imbalance → ΔThermal‑Mass, schlechtere Coplanarity; ungleich geätzte Inner‑Pads beeinflussen Via‑Fill und BGA‑Pad‑Höhen.
• Maßnahme: BGA‑Rework; Reflow‑Profil (Preheat) optimieren.
• Prävention: Copper‑Balancing (Grid/Dummy); inner‑etch stabilisieren.

8. Problem: Tombstoning bei 0201/01005

• Symptome: eine Seite steht hoch.
• Kennzahl: > 300 PPM.
• Ursache: unterschiedliche Wärmeabfuhr der Pads → ungleiches Paste‑Schmelzen.
• Maßnahme: Reflow anpassen; DFM‑Review.
• Prävention: Thermal Relief Pads; Etch‑Präzision für feine Strukturen.

9. Problem: Voids in Lötstellen

• Symptome: X‑Ray zeigt Voids, v. a. QFN‑Thermal‑Pads.
• Kennzahl: Void‑% (Area) > IPC-A-610 (z. B. >25%).
• Ursachen: Etch‑Residuen/Partikel gasen aus; Via‑in‑Pad Fill schlecht.
• Maßnahme: Vacuum‑Reflow optimieren; Plasma‑Cleaning.
• Prävention: Post‑Etch‑Cleaning/Inspection; strikte PCB-Fertigungsprozessschritte.

10. Problem: Teardrop‑Joints / Bridging nach Selective wave soldering

• Symptome: „Teardrop“/Bridging im Selective‑Solder‑Bereich.
• Kennzahl: Defect rate > Ziel.
• Ursache: großes Inner‑Copper zu nah am Pad → Heat‑Sink, Solidification gestört.
• Maßnahme: Preheat/Dwell/Nozzle anpassen.
• Prävention: thermische Isolation im Design; Etch‑Präzision stellt Abstand sicher.

---

Teil 3: Test‑FAQ

11. Problem: ICT‑Kontaktprobleme → False Fails

• Symptome: viele Opens/Contact fails, manuell OK; niedrige FPY.
• Kennzahl: ICT false fail > 5%.
• Ursachen: Warpage durch Copper‑Imbalance/Etch; Residuen auf Testpads/Planarität.
• Maßnahme: Probe‑Force erhöhen, Probe/Fixture reinigen, Boards baken.
• Prävention: Copper‑Balancing, Etch/Lamination‑Stress reduzieren; passendes Surface Finish.

12. Problem: Intermittent SI‑Fehler in FCT

• Symptome: zufällige Failures (Eye, Packet Loss), schwer reproduzierbar.
• Kennzahl: FCT FPY < 95%.
• Ursachen: Impedanz driftet an Toleranzgrenze; Copper Whiskers → Leakage.
• Maßnahme: TDR‑Lokalisierung; Cross‑Section.
• Prävention: strengere Prozesskontrolle + 100% Impedanz‑Test; AOI‑Algorithmen verbessern.

13. Problem: Hipot False Fail / Breakdown

• Symptome: Hipot meldet Breakdown ohne sichtbaren Short.
• Ursachen: spacing kleiner als Design → Arc bei HV; Metall‑Debris.
• Maßnahme: Ramp‑Rate reduzieren, Dwell erhöhen; Failure lokalisieren.
• Prävention: strikte CAM‑DRC & Etch Compensation; Cleaning + AOI.

14. Problem: Barrel Crack / Delamination nach Reliability Stress

• Symptome: Cross‑Section zeigt Barrel Crack oder Pad Lifting.
• Ursachen: Inner‑Pads durch Over‑etching zu klein; Oxide‑Adhäsion schwach.
• Maßnahme: Pad‑Rules prüfen; Plating‑Duktilität verbessern.
• Prävention: Etch stabilisieren; regelmäßige destructive Adhesion‑Checks.

15. Problem: AOI übersieht „Edge‑Case“ Etch‑Defekte

• Ursachen: AOI weniger sensibel für roughness/nicks/whiskers; marginal thinning bleibt „pass“.
• Maßnahme: AOI‑Parameter/Sensitivity anpassen; mehr manuelle Rechecks.
• Prävention: AI‑AOI einsetzen; AOI/SPI Best Practices für AOI und SPI.

---

Teil 4: Quality & Prozesskontrolle

16. Problem: SPC‑Alarme (UCL/LCL)

• Kennzahl: Cp/Cpk < Ziel (z. B. < 1.33).
• Ursachen: Special Causes vs Common Causes.
• Maßnahme: OCAP ausführen, Produktion stoppen, Special Cause entfernen.
• Prävention: SPC für Ergebnis und Prozess‑Inputs; MSA regelmäßig.

17. Problem: 8D für etch‑bezogene Kundenbeschwerden

• Kern: D4 ist entscheidend (Occurrence vs Escape Cause). Fishbone/5‑Why, Validierung mit Daten; D5–D8 standardisieren, FMEA aktualisieren.

18. Problem: Traceability‑Lücken

• Ursachen: manuelle Logs; Barcode/QR durch Chemie beschädigt.
• Prävention: MES, laser marking / chemieresistente Labels.

19. Problem: CAM‑Kompensation nicht datengetrieben

• Lösung: DOE; Aufbau einer Datenbank und smarter CAM‑Empfehlungen (Machine Learning).

20. Problem: Test Coupon repräsentiert Board‑Mitte nicht

• Ursache: Edge Effect.
• Lösung/Prävention: In‑Board‑Tests, Coupon‑Design optimieren, Field‑Solver nutzen.

---

---

Defekt‑Gegenmaßnahmenmatrix

Defect	Related process	Key metric	Corrective action
Line/Space out of spec	Inner-layer etch	tolerance, impedance	Chemie kalibrieren, Speed anpassen, CAM‑Kompensation optimieren
Opens/shorts	Inner-layer etch, AOI	electrical test yield	Lot isolieren, 100% E‑Test; Etch‑Zeit/Aktivität anpassen
Warpage	Inner-layer etch, lamination	warpage (mm)	Copper‑Balancing, Lamination‑Parameter
Delamination / Pink Ring	post-etch, lamination	peel strength, thermal shock	Cleaning verstärken, Oxide‑Prozess optimieren
BGA open/HIP	inner etch, reflow	X-Ray voiding, HIP PPM	Copper‑Balance, Reflow‑Profil
Tombstoning	inner etch, reflow	tombstone PPM	Pad‑Thermik optimieren, Etch‑Präzision
ICT false fails	inner etch, ICT	FPY	Stress reduzieren, Testpads sauber/plan
SI issues	inner etch, FCT	eye, S‑params	strengere Impedanzkontrolle + 100% Test

---

Audit‑Checkliste

Audit item	Standard/requirement	Check method	Result (Pass/Fail)
1. CAM & Daten
1.1 Etch‑Kompensation	Dokumentierter Standard?	CAM‑Dokumente prüfen
1.2 Feedback‑Loop	Datenloop Produktion → CAM?	Interviews
1.3 Special Patterns	Sonderkompensation für isolierte/dichte Strukturen?	MI prüfen
2. Pre‑Treatment
2.1 Cleanliness	Water‑Break‑Test?	Vor Ort/Records
2.2 Equipment	Brush‑Parameter kontrolliert?	SOP/Settings
3. Etch Equipment
3.1 Nozzles	sauber/unclogged/Angle ok?	Sicht/Logs
3.2 Transport	Speed kalibriert?	messen/prüfen
3.3 Temperature	in Range?	Anzeige vs Ist
3.4 Pressure	stabil?	Gauge
4. Chemistry
4.1 Analysis	Komponentenanalyse planmäßig?	Lab Reports
4.2 Replenishment	System ok?	On-site/Logs
4.3 Regeneration	ok?	Logs/Params
4.4 Change-out	Kriterien/Records?	Records
5. Control
5.1 SPC	implementiert?	SPC Charts
5.2 OCAP	vorhanden?	OCAP Docs
5.3 First Article	strikt?	FA Reports
5.4 Etch Rate	regelmäßig?	Tests
6. Post & Inspection
6.1 Cleaning	residues?	Sicht
6.2 AOI Setup	optimiert?	AOI Interview/Program
6.3 AOI Analysis	regelmäßig?	AOI Reports
6.4 Metrology	kalibriert?	Zertifikate
7. People & Env
7.1 Training	zertifiziert?	Records
7.2 SOP Access	verfügbar?	Vor Ort
7.3 Environment	T/H kontrolliert?	Logs
7.4 Traceability	Board‑ID → Params?	Spot Check

---

Fazit

Präzise Innenlagen‑Ätzung ist Fundament für High‑Performance‑PCBs. Mit systematischer Bearbeitung der 20 FAQs sowie Matrix und Audit‑Liste lassen sich Qualität steigern, Kosten senken und Kundenzufriedenheit sichern.

Support für Fertigung/Assembly: HILPCB Turnkey Assembly oder SMT Assembly für DFM/DFT‑Hinweise.

Related links

• CAM-Engineering in der Leiterplattenfertigung: Leitfaden zur Prozessoptimierung und Qualitätskontrolle
• PCB-Oberflächenfinish-Auswahlleitfaden für Montageabfolge und Finish-Zonierung
• SPI/AOI/X-Ray-Inspektion: Meistern der Herausforderungen bei High-Speed-Interconnects von AI-Server-Backplane-PCBs
• Turnkey Assembly
• SMT Assembly