Eine 12-Lagen-Leiterplatte (12-layer PCB) ist eine starre oder starr-flexible Leiterplatte, die 12 Lagen mit Kupferstrukturen enthält, getrennt durch Basismaterialien (Kerne) und Prepregs, und zu einer einzigen kontrollierten Struktur verpresst ist. Zwölf Lagen können mehr Routing-Kanäle, Referenzebenen und Fläche für die Stromverteilung bieten, aber die Anzahl der Lagen allein garantiert keine Signalintegrität, Zuverlässigkeit oder Herstellbarkeit.
Die eigentliche technische Herausforderung besteht darin, der Fabrik ein einheitliches System zu übergeben: einen Fertigungs-Lagenaufbau (Stack-up), Leiterbahngeometrien, Materialkonstruktionen, Via-Strukturen, Backdrill-Anweisungen, Testcoupons, Akzeptanzkriterien und Änderungsmanagement.
Kernerkenntnisse
- Wählen Sie 12 Lagen, wenn das Projekt eine berechtigte Kombination aus Routing-Dichte, Ebenenkontinuität, Stromverteilung, Abschirmung oder BGA-Fan-Out erfordert – nicht weil eine bestimmte Schnittstelle automatisch so viele verlangt.
- Behandeln Sie den Produktions-Stack-up des Herstellers als einzige Autorität für die Impedanz. Allgemeine Online-Stack-up-Rechner sind Planungsbeispiele, keine fertigungsreifen Aufbauten.
- Die Entscheidung für Backdrilling muss auf dem tatsächlichen Signalübergang durch das Via, der Stub-Länge, dem Spektrum der Signalflanke, dem Kanalmodell und dem Verlustbudget basieren. Pauschale Datenraten-Schwellenwerte sind unzuverlässig.
- Materialnamen und grobe Dk/Df-Überschriften reichen nicht aus. Bestätigen Sie den Glasfaserstil, den Harzgehalt, das Kupferprofil, die Testmethode, die Frequenz, die Verfügbarkeit und genehmigte Substitute.
- Definieren Sie vor der Bestellung die Abnahmenachweise: Elektrischer Test, TDR-Coupon-Test, Mikroschliff, Ausrichtungsüberprüfung, Backdrill-Kontrolle und optionale S-Parameter sollten den Risiken Ihres Projekts entsprechen.
- Legen Sie fest, wem welche Entscheidungen gehören. Unkontrollierte Änderungen durch den CAM-Techniker an Dielektrikumdicke, Kupfergeometrie oder Via-Struktur können das Signalintegritätsmodell des Kunden ungültig machen.
Inhaltsverzeichnis
- Wann benötigt ein Projekt eine 12-Lagen-Leiterplatte?
- Wie sollte ein 12-Lagen-PCB-Aufbau angeordnet sein?
- Wie sollten Anforderungen an die kontrollierte Impedanz an die Fertigung übermittelt werden?
- Wann benötigt eine 12-Lagen-Leiterplatte Backdrilling?
- Welches Laminat- und Kupfersystem sollten Sie wählen?
- Wie wird eine 12-Lagen-Leiterplatte hergestellt?
- Wo scheitern 12-Lagen-Boards in der Fertigung?
- Sollten Sie Backdrilling, Blind Vias oder HDI verwenden?
- Wie sollte eine 12-Lagen-Leiterplatte geprüft und getestet werden?
- Was bestimmt die Kosten und den Ertrag (Yield) von 12-Lagen-Leiterplatten?
- Was sollte ein RFQ (Angebotsanfrage) für eine 12-Lagen-Leiterplatte beinhalten?
Wann benötigt ein Projekt eine 12-Lagen-Leiterplatte?
Ein Projekt benötigt 12 Lagen, wenn weniger Lagen Routing, Referenzebenen, Stromverteilung, Abstände und mechanische Konstruktion nicht ohne inakzeptable Kompromisse aufrechterhalten können. Zählen Sie die Funktionen, bevor Sie die Lagen zählen.
| Design-Druck | Warum 12 Lagen helfen könnten | Was vor dem Hinzufügen von Lagen bewiesen werden muss |
|---|---|---|
| Mehrere Busse mit kontrollierter Impedanz | Mehr Signallagen ermöglichen die Beibehaltung benachbarter Referenzebenen und reduzieren Layout-Engpässe | Kanaltopologie, Schichtübergänge, Referenznetze, Übersprechabstände und Verlustbudget |
| Dichtes BGA-Fan-Out | Zusätzliche interne Routingkanäle können Leiterbahnverengungen und lange Umwege reduzieren | Escape-Studie, Via-Typ, Bohrer/Pad-Geometrie, Fan-Out-Lagen und Bestückungsbeschränkungen |
| Komplexer Strombaum (Power Tree) | Dedizierte Polygonfläche kann die Ausbreitungsinduktivität verringern und schmale Leiterbahnen vermeiden | PDN-Zielimpedanz, Strompfade, Entkopplung, Polygonresonanzen und Platzierung der Splits |
| EMI-Eindämmung | Signale können als Stripline zwischen den Referenzebenen verlegt werden | Kontinuität des Rückstroms, Pfad zu Stecker/Abschirmung, Öffnungen in den Ebenen und Gleichtaktkonvertierung |
| Funktionale Trennung | Mehr Lagen ermöglichen die Trennung von empfindlichen Analog-/HF-Signalen, Speicherschnittstellen, seriellen Bussen und Stromzonen | Platzierungs- und Strompfadplan; zusätzliche Ebenen beheben keine schlechte Aufteilung |
| Mechanik- oder Zuverlässigkeitsanforderungen | Ein dickerer oder strukturierter Aufbau kann Steckverbinder und komplexe Verbindungen stützen | Enddicke, Aspektverhältnis (Aspect Ratio), Kupferbalance, Verzug, Temperaturwechsel und Gehäusepassform |
Weisen Sie Lagenzahlen nicht allein aufgrund von Protokollnamen zu. PCIe, DDR, Ethernet, USB, HF und Wandlertopologien haben bauteilspezifische Routing- und Konformitätsanforderungen. Eine kompakte 10-Lagen-Platine mit sauberen Referenzebenen kann eine schlecht geplante 12-Lagen-Platine übertreffen.
Wie sollte ein 12-Lagen-PCB-Aufbau angeordnet sein?
Ein guter Lagenaufbau (Stack-up) stattet jedes kritische Signal mit einer zugeordneten Referenzebene aus, erhält die mechanische Balance der Konstruktion, unterstützt herstellbare Leiterbahnbreiten und ermöglicht einen machbaren Press-/Bohrplan. Unten ist ein funktionales Planungsbeispiel, kein Fertigungsrezept:
| Lage | Potenzielle Funktion | Kernfrage zur Validierung |
|---|---|---|
| L1 | Bauteile und kurze Oberflächensignale | Sind empfindliche Eingänge und Rückstrompfade kontrolliert? |
| L2 | Kontinuierliche Masse-Referenzebene | Bleiben L1-Leiterbahnen über kontinuierlichem Referenzkupfer? |
| L3 | Signal mit kontrollierter Impedanz | Kann die Fabrik die Zielbreite mit der Geometrie von L2/L4 herstellen? |
| L4 | Strom- oder kontinuierliche Referenzebene | Kreuzt eine L3-Leiterbahn einen Split oder wechselt sie unbeabsichtigt die Referenz? |
| L5 | Signal mit kontrollierter Impedanz | Sind Anforderungen an Übersprechen, Verlust und Via-Übergänge definiert? |
| L6 | Masseebene | Bietet sie eine kontinuierliche Referenz und das Zentrum der Balance? |
| L7 | Masseebene | Ist dieses mittlere Paar für Abschirmung, Symmetrie und Dicke gerechtfertigt? |
| L8 | Signal mit kontrollierter Impedanz | Spiegelt seine Geometrie L5 dort wider, wo Symmetrie erwartet wird? |
| L9 | Strom- oder kontinuierliche Referenzebene | Sind Strominseln und Rückstrompfade mit dem Routing auf L10 kompatibel? |
| L10 | Signal mit kontrollierter Impedanz | Können herstellbare Geometrien bezogen auf L9/L11 verwendet werden? |
| L11 | Kontinuierliche Masse-Referenzebene | Erhält sie den Rückstrompfad für L12 und zugehörige Übergänge aufrecht? |
| L12 | Bauteile und kurze Oberflächensignale | Sind freiliegende Leiterbahnen, Oberflächenfinish und Abstände für die Bestückung geeignet? |
Diese Struktur (S-G-S-P-S-G / G-S-P-S-G-S) ist nur eine von vielen Optionen. Ein realer Aufbau könnte andere Signal-/Ebenenzuweisungen, duale Referenzen, dickere Kerne, dünnere Prepregs, gemischte Materialien oder HDI-Aufbaulagen (Build-up) verwenden. Die richtige Anordnung hängt von Enddicke, Kupfergewicht, verfügbaren Kern-/Prepreg-Konstruktionen, Impedanzzielen, Ergebnissen des Field-Solvers, Via-Aspektverhältnissen und Pressmöglichkeiten ab.
Stack-up-Regeln, die Designänderungen überstehen
- Geben Sie jedem kritischen Signallayer eine bekannte, benachbarte Referenzebene.
- Halten Sie Hochgeschwindigkeitsleiterbahnen fern von Splits, großen Hohlräumen und überlappenden Anti-Pad-Grenzen.
- Planen Sie Ebenenübergänge in der Nähe von Signalübergängen; das Signal-Via und sein Rückstrompfad bilden zusammen eine Diskontinuität.
- Halten Sie die Kupferverteilung und die Dielektrikumskonstruktion in Bezug auf die Mittellinie einigermaßen symmetrisch, es sei denn, der Hersteller genehmigt eine Ausnahme.
- Lassen Sie ausreichend Dielektrikumsdicke und Leiterbahnbreite für Fertigungstoleranzen, anstatt mathematisch korrekte, aber nicht herstellbare Linien zu zeichnen.
- Klären Sie, ob Kupferwerte die Basisfolie, das innere Endkupfer oder das plattierte äußere Endkupfer bezeichnen.
Wie sollten Anforderungen an die kontrollierte Impedanz an die Fertigung übermittelt werden?
Kontrollierte Impedanz ist ein Vertrag zwischen dem elektrischen Modell und der gefertigten Geometrie. Dies wird nicht dadurch erreicht, dass man "50 Ohm" in eine Fertigungsnotiz schreibt und gleichzeitig unbemerkte Änderungen am Lagenaufbau zulässt.
Leiterbahnbreite, Abstand, Endkupferdicke, Lötstopplack, Dielektrikumsdicke, bauartspezifische Dk-Werte, Kupferrauheit und benachbarte Referenzebenen beeinflussen das Ergebnis. Die differenzielle Impedanz ist auch von der Kopplung innerhalb des Paares abhängig, sodass „zwei 50-Ohm-Leiterbahnen“ nicht automatisch ein 100-Ohm-Differenzialpaar ergeben.
12-Lagen Stack-up Alignment Matrix
Verwenden Sie diese Matrix vor der Freigabe des Layouts für die Fertigung und erneut nach dem CAM-Review. Sie schließt die Lücke, die allgemeine Stack-up-Tabellen hinterlassen: Wer liefert die Eingabe, wer darf sie ändern, und welcher Nachweis schließt die Entscheidung ab.
| Bedarf an Ausrichtung | Bereitgestellt vom Kunden | Antwort des Herstellers | Freigabenachweis |
|---|---|---|---|
| Lagenfunktion | Signal, Ebene, Referenznetz, Routing-Klasse | Herstellbarkeitskommentare und vorgeschlagener Aufbau | Genehmigte Lagenübersicht und Revision |
| Enddicke | Nennwert und mechanische Toleranz | Erreichbarer Aufbau und Toleranz | Kontrollierte Stack-up-Zeichnung |
| Impedanzklasse | Nennimpedanz, Toleranz, Lage, Topologie, Lötstopplack vorhanden | Fertigungsbreite/-abstand und berechnete Impedanz | Genehmigte Impedanztabelle |
| Dielektrisches System | Elektrische, thermische, Zuverlässigkeits- und Compliance-Anforderungen | Genaue Laminat-/Prepreg-Familie, Glasfaserstil, Harzgehalt, gepresste Dicke | Stückliste (BOM) mit Substitutionsregeln |
| Kupfersystem | Stromstärke, Verlust, Finish und Rauheitsanforderungen | Basis-/Endkupfer und Folienprofil | Stack-up plus Materialzertifikats-Anforderungen |
| Via-Übergang | Start-/Stopplagen, Endlochdurchmesser, Pad/Anti-Pad, Stub-Limit | Bohren, Plattieren, Backdrill, sequenzieller Pressvorschlag | Genehmigte Bohrtabelle und Mikroschliffplan |
| Testcoupon | Strukturen und Akzeptanzgrenzen | Implementierung auf dem Nutzen und Testmethode | Coupon-Zeichnung, Probenahmerate und Berichtsformat |
| CAM-Anpassung | Elektrische "Do-not-modify"-Grenzen | Angeforderte Kompensation für Ätzen, Pads, Anti-Pads oder Geometrie | Schriftliche Genehmigung von Abweichungen vor der Fertigung |
Der Impedanzcoupon muss die Produktionslage, die Materialien, die Kupferverarbeitung und die Geometrie genau genug repräsentieren, um die Vertragsfrage zu beantworten. TDR kann die charakteristische Impedanz des Coupons überprüfen; es beweist nicht an sich Eingänge von Steckverbindern, BGA-Felder, Via-Übergänge oder den gesamten End-to-End-Kanal.
Wann benötigt eine 12-Lagen-Leiterplatte Backdrilling?
Backdrilling (Tiefenbohren) entfernt den nicht genutzten plattierten Teil eines Durchgangslochs (PTH). Wenn ein Signal in ein Durchgangsloch eintritt und auf einer inneren Schicht wieder austritt, wird der verbleibende Hohlzylinder über diese Verbindung hinaus zu einer Stichleitung (Stub). Dieser Stub fügt Kapazität und Induktivität hinzu und kann ein Resonanztal erzeugen, das Rückflussdämpfung, Einfügedämpfung, Jitter oder das Augenöffnungs-Margin beeinträchtigt.
Der Effekt wird durch die elektrische Länge und Geometrie der Diskontinuität bestimmt, nicht durch die Lagenzahl an sich. Eine 12-Lagen-Platine, bei der Signale den gesamten Bohrlochzylinder durchqueren, hat möglicherweise keinen Stub. Eine dünnere Platine mit einem schnellen Schichtwechsel und langem ungenutztem Zylinder benötigt möglicherweise Aufmerksamkeit.
Backdrill-Entscheidungsmatrix
| Routing-Bedingung | Initiale Entscheidung | Benötigter Nachweis vor Freigabe |
|---|---|---|
| Signal durchquert fast den gesamten Bohrlochzylinder | Backdrill hilft möglicherweise nicht | Stub anhand des genauen Produktions-Stack-ups bestätigen |
| Signal tritt von der Oberfläche ein und stoppt nahe der gegenüberliegenden Oberfläche | Oft kurzer Stub | Kanal- oder Übergangsmodell, wenn das Margin knapp ist |
| Signal stoppt nahe der Eintrittsfläche und hinterlässt einen langen ungenutzten Hohlzylinder | Starker Kandidat für Backdrill | Stub-Limit, Bohrrichtung, Keepout-Zone und Simulation |
| Langsame Steuerung, Reset oder Stromanschluss | Typischerweise kein Backdrill | Prüfen Sie auf ungewöhnliche Empfindlichkeit gegenüber EMI, Analogsignalen oder Schutz, nicht nur auf Datenrate |
| Schneller serieller Kanal mit knappem Verlustbudget | Modellieren Sie jeden signifikanten Übergang | S-Parameter-Modell oder bewährtes Referenzdesign; Fertigungstoleranzen einplanen |
| Dichtes BGA-Feld ohne Platz für den größeren Sekundärbohrer | Backdrill geometrisch möglicherweise nicht machbar | Vergleichen Sie Blind/Buried Vias, Schichtneuzuweisungen oder Änderungen am Bauteil-Fanout |
| Ein einzelnes Via dient unterschiedlichen Start-/Stopplagen für verschiedene Netze | Erfordert möglicherweise mehrere Tiefen oder Netzklassen | Separate Bohrdateien, Tiefentabellen und klare CAM-Attribute |
| Press-Fit-Steckverbinderbereich | Mechanik und Signalintegrität (SI) interagieren | Überprüfen Sie Stift-Eindringtiefe, Hohlzylinderintegrität, Bohrrichtung und Steckverbindermodell |
Das Backdrilling wird nach der PTH-Kupferabscheidung mit einem größeren Sekundärwerkzeug durchgeführt, das das Hohlzylinderkupfer entfernt, ohne die Zielverbindung zu zerstören. Der RFQ muss die Eintrittsseite, das Cut-Lagen-Ziel oder die Tiefenvereinbarung, den zulässigen Stub, den Durchmesser, die Keepout-Zone und die Inspektionsmethode definieren. Der Hersteller muss diese in eine maschinelle Tiefe übersetzen, die auf dem tatsächlichen gepressten Nutzen (Panel) basiert, nicht nur auf dem nominalen CAD-Stack-up.
Vermeiden Sie pauschale Aussagen wie „alle Netze über 5 Gbit/s backdrillen“. Datenrate, Modulation, Flankenspektrum, Kanallänge, Via-Anzahl, Package- und Steckverbindermodelle, Entzerrung und Konformitätsbudgets spielen alle eine Rolle. Der Designverantwortliche muss das Stub- oder Elektro-Limit basierend auf einer Analyse festlegen und dann die realisierbare Toleranz bei der Fabrik erfragen.
Welches Laminat- und Kupfersystem sollten Sie wählen?
Die Materialauswahl muss Kanalverlust, Temperaturwechsel, Via-Zuverlässigkeit, Feuchtigkeit, CAF-Risiko, bleifreies Löten, Entflammbarkeitsklasse, Verfügbarkeit und Kosten in Einklang bringen. "FR-4" ist eine breite Leistungsklasse, kein einzelner, stabiler Dk/Df-Wert.
| Materialentscheidung | Zu beantwortende Frage | Anzufordernder Nachweis |
|---|---|---|
| Harzsystem | Überlebt es die thermische Historie von Bestückung und Betrieb? | Tg, Td, Z-Achsen-CTE, T260/T288 wo anwendbar, Feuchtigkeitsdaten und Qualifikation |
| Elektrischer Verlust | Erfüllt der simulierte Kanal das Margin für die Einfügedämpfung? | Dk/Df nach Frequenz und Methode, Konstruktionstabellen, Kupferprofilmodell |
| Glasfaserkonstruktion | Können lokales Glasgewebe und Harzschwankungen Skew oder Impedanz beeinflussen? | Verfügbare Glasfaserstile, Harzgehalt, Spread-Glass-Optionen, Routingstrategie |
| Kupferfolie | Beeinflusst der Leiterverlust die Kanalbandbreite signifikant? | Bezeichnungen für Kupferprofile (Roughness) und rauhigkeitsparameter, die mit dem Modell kompatibel sind |
| Hybrid-Stack-up | Können die verschiedenen Materialien zuverlässig zusammengepresst werden? | Kompatibilität bei Aushärtung, CTE, Harzfluss, Haftung, Ausrichtung und qualifizierter Prozess |
| Kontinuität der Lieferkette | Können Prototypen und Serienfertigung dieselbe qualifizierte Konstruktion verwenden? | Lagerbestand, genehmigte Alternativen, Chargenverfolgbarkeit und Bedingungen für Änderungsmitteilungen |
Als reales Beispiel: Das Datenblatt für I-Speed von Isola (Juni 2021) meldet eine Dk von 3,63 und einen Df von 0,0071 bei 10 GHz bei Verwendung ihrer angegebenen Bereskin-Stripline-Methode. Diese Zahlen beschreiben dieses Material und diese Testmethode; sie sind keine universellen Routing-Werte für jede I-Speed-Glas-/Harzkonstruktion. Panasonic beschreibt seine MEGTRON 6-Familie als Material mit extrem niedrigem Verlust für hochgeschwindigkeits-Mehrschichtanwendungen und bietet Optionen mit Standard- und Low-Dk-Glas. In beiden Fällen ist die Konstruktionstabelle für die Fabrik weit nützlicher als eine abgeschriebene Marketingzahl.
Spezifizieren Sie kein verlustarmes Laminat allein aufgrund der Datenrate. Ein kurzer, gut gerouteter Kanal kann auf einem Standard-High-Tg-System funktionieren, während ein längerer Weg, raues Kupfer, mehrere Vias und Steckverbinder ein verlustärmeres System erfordern könnten. Simulieren Sie den gesamten Kanal und verwenden Sie das Material, das von der vorgesehenen Fabrik bezogen werden kann.
Wie wird eine 12-Lagen-Leiterplatte hergestellt?
Der Ablauf ähnelt dem bei anderen mehrlagigen starren Leiterplatten, aber die Hinzufügung von Lagen macht Ausrichtung, Harzverteilung, Bohrlochqualität und Inspektion sensibler.
- Engineering & CAM-Review: Die Fabrik validiert die Datenintegrität, den Lagenaufbau, die Kupferbalance, die Bohrtabellen, Impedanzklassen, Backdrill-Anweisungen, Coupons, Nutzen-Nutzen und Abnahmeanmerkungen.
- Innenlagen-Belichtung & Ätzen: Das Muster für jede innere Kupferschicht wird gebildet. AOI (Automatische Optische Inspektion) prüft auf Unterbrechungen, Kurzschlüsse, Kerben und unbeabsichtigtes Kupfer, bevor die Lagen durch das Verpressen verborgen werden.
- Lay-up & Verpressen (Lamination): Die behandelten Kerne und Prepregs werden ausgerichtet, verpresst, erhitzt und zu einem mehrlagigen Panel ausgehärtet. Das Harz muss die Kupfertopografie ohne Hohlräume oder übermäßigen Dickenverlust füllen.
- Ausrichtung & primäres Bohren: Röntgen- oder Zielsysteme lokalisieren die inneren Merkmale. Mechanisches Bohren und Laserbohren folgen der genehmigten Via-Struktur.
- Desmear & Kupferabscheidung: Die Bohrlochwände werden gereinigt und vorbereitet, dann bilden stromloses Kupfer und Galvanisierung die leitfähigen Hohlzylinder. Hohe Aspektverhältnisse und kleine Löcher erfordern eine sorgfältige Kontrolle der Schichtdickenverteilung.
- Außenlagen-Belichtung, Plattieren & Ätzen: Das äußere Schaltkreismuster wird gebildet, mit Kompensationen für das gewählte Kupfergewicht und den Plattierungsprozess.
- Backdrilling & Spezialprozesse: Tiefenbohrprogramme entfernen die angegebenen Via-Stubs. Via-Füllung, sequenzielles Verpressen, Kantenmetallisierung (Castellations) oder andere Prozesse werden in der genehmigten Reihenfolge durchgeführt.
- Lötstopplack, Siebdruck, Oberflächenfinish, Fräsen & Elektrischer Test: Schutzschicht und Finish werden aufgetragen, das Panel wird auf die Endkontur gefräst, und ein netzlistenbasierter Test prüft das Board auf Unterbrechungen und Kurzschlüsse.
- Inspektion & Freigabe: Coupons, Mikroschliffe, Abmessungen, Ausrichtung, Hohlzylinderintegrität, Backdrill-Tiefe, Impedanz und Dokumentation werden gemäß der Bestellspezifikation überprüft.
Wo scheitern 12-Lagen-Boards in der Fertigung?
Die teuersten Defekte treten oft dort auf, wo Designannahmen auf Fertigungsabweichungen treffen.
| Fehlermodus | Wahrscheinlicher Mechanismus | Prävention oder Nachweis |
|---|---|---|
| Fehlregistrierung (Misregistration) | Materialbewegung, Werkzeugfehler, schlechte Skalierungskompensation | Produktions-Ausrichtungsmodell, Zielinspektion, Annular-Ring-Überprüfung, Mikroschliff |
| Harzverarmung (Resin Starvation) oder Hohlräume | Kupferungleichgewicht, zu wenig Harz, eingeschlossene Luft, inkompatibler Aufbau | Kupferbalance-Check, Harzflussanalyse, kontrollierte Verpressung, Mikroschliff |
| Verzug und Verdrehung (Bow and Twist) | Asymmetrische Kupfer-/Dielektrikumkonstruktion oder ungleiche Spannung | Symmetrische Planung, ausgewogenes Kupfer, Panel-Unterstützung, vereinbarte Akzeptanzgrenzen |
| Bohrloch-Hohlräume oder schwache Plattierung | Schlechtes Desmear, Belastung durch hohes Aspektverhältnis, Plattierungsverteilungsgrenzen | Überprüfung von Bohrloch/Aspektverhältnis, Prozess-Coupons, Bohrlochwandinspektion, Mikroschliff |
| Pad Breakout | Akkumulierte Registrierungsfehler, kleines Pad, Bohrerverlauf | Herstellbare Pad/Anti-Pad-Geometrie und klassenspezifische Annular-Ring-Kriterien |
| Backdrill schneidet in Ziel-Pad | Falsche Tiefenvereinbarung, Lagenaufbaudrift, Tiefenschwankung der Maschine | Layer-gebundene Bohrtabelle, Sicherheitstoleranz, Mikroschliff beim Erstmuster |
| Backdrill hinterlässt zu langen Stub | Konservative Bohrtiefe, Materialdickenfehler, Werkzeugkalibrierung | Vereinbartes Stub-Limit und Messnachweis |
| Impedanzverschiebung | Dielektrikum/Kupfer/Ätzung/Lötstopplack weicht vom Modell ab | Field-Solver anhand der Produktionsgeometrie, repräsentativer TDR-Coupon, kontrollierter Änderungsprozess |
| CAF- oder Temperaturwechsel-Ausfall | Material, Abstände, Feuchtigkeit, Verschmutzung, Z-Achsen-Ausdehnung, Via-Stress | Anwendungsspezifische Materialqualifikation und Zuverlässigkeitstestplan |
| Innenlagenfehler spät entdeckt | Übersprungenes AOI oder unzureichende Datenüberprüfung | Innenlagen-AOI, Netzlistenvergleich, nachverfolgbarer Prozess für nicht konforme Produkte |
Keine einzelne Prüfung schließt all diese Risiken aus. Identifizieren Sie den Fehlermechanismus und wählen Sie dann den Abnahmenachweis, der ihn einfangen oder begrenzen kann.
Sollten Sie Backdrilling, Blind Vias oder HDI verwenden?
Backdrilling bewahrt die Wirtschaftlichkeit herkömmlicher Durchkontaktierungen (PTH), verbraucht jedoch Routing-Fläche um den größeren Sekundärbohrer. Blind-/Buried-Vias und HDI-Leiterplattenstrukturen (HDI PCB) können Übergänge verkürzen und die Routing-Dichte erhöhen, fügen aber Presszyklen, Laserbohren, Füll-/Plattierungskontrollen hinzu und komplizieren die Qualifikation.
| Interconnect-Option | Beste Anwendung | Hauptkompromiss |
|---|---|---|
| Durchgangsloch (PTH) ohne Backdrill | Signale durchqueren den Hohlzylinder, oder der simulierte Stub ist akzeptabel | Lange, ungenutzte Stubs können den schnellen Kanal einschränken |
| Durchgangsloch mit Backdrill | Bevorzugt PTH-Wirtschaftlichkeit, hat ausreichende Abstände und ein festgelegtes Stub-Limit | Zusätzliche Bohrprogramme, Keepout-Zonen, Tiefenüberprüfung und potenziell doppelseitige Vorgänge |
| Mechanisches Blind Via | Verbindung mittlerer Tiefe, bei der das Aspektverhältnis und der Zugang es zulassen | Tiefenkontrolle beim Bohren, Sequenz der Pressvorgänge und Pad-Capture-Geometrie |
| Laser-Microvia | BGA-Fanout mit feinem Raster und oberflächliche Aufbauschicht-Verbindungen (Build-up) | Sequenzielles Pressen, Füllqualität, Stacked/Staggered-Regeln, Mehrkosten |
| Buried Via (Vergraben) | Verbindung von inneren Lagen, die die externe Routing-Fläche freigibt | Zusätzliche Verpressung und komplexere Inspektions-/Nacharbeitsgrenzen |
| Via-in-Pad gefüllt und gedeckelt | Dicht gepackte Bauteile, bei denen der Platz für Leiterbahnen fehlt | Füllen, Planarisieren, Kappenmetallisierung (Cap Plating), Kriterien für Hohlräume und Anforderungen an die Bestückungsebenheit |
Eine HDI-Struktur mit 1+10+1 ist möglich, sollte aber nicht allein aufgrund der Lagenzahl oder des Gehäuserasters (Pitch) vorausgesetzt werden. Bewerten Sie das tatsächliche BGA-Padmuster, die Fan-Out-Kanäle, das Aspektverhältnis der Microvias, die Stapelung (Stacking), das Kupferfüllen, die thermischen Anforderungen und die Qualifikationsklasse mit der ausgewählten Fabrik.
Wie sollte eine 12-Lagen-Leiterplatte geprüft und getestet werden?
Erstellen Sie den Akzeptanzplan basierend auf dem Risiko und der Vertragsklasse. „100 % getestet“ bedeutet normalerweise elektrische Tests auf offene Verbindungen/Kurzschlüsse; es bedeutet nicht, dass jedes Board auf Impedanz, Einfügedämpfung, Temperaturwechsel oder mikrostrukturelle Zuverlässigkeit gemessen wurde.
| Methode | Was sie beantwortet | Wichtige Einschränkung |
|---|---|---|
| Inner-Layer AOI | Stimmen die geätzten inneren Schichten mit dem Gerber überein? | Kann nicht die Ausrichtung der gepressten Schichten oder die Lochqualität beweisen |
| Elektrischer Test (Netzliste) | Sind die erforderlichen Netze durchgängig und isoliert? | Beweist weder kontrollierte Impedanz noch Hochfrequenzleistung |
| Impedanz-Coupon TDR | Erfüllt ein repräsentativer Coupon die vertraglich vereinbarte charakteristische Impedanz? | Die Korrelation zwischen Coupon und Produktgeometrie muss definiert sein |
| Mikroschliff (Microsection) | Wie ist der Zustand von Bohrlochwand, Plattierung, Annular Ring, Dielektrikum und Backdrill an der Probenposition? | Zerstörend; Stichprobengröße und Schnittposition sind wichtig |
| Röntgen / Ausrichtungsziele (Targets) | Sind versteckte Lagen und Bohrungen innerhalb des Prozessplans ausgerichtet? | Auflösung und das zu messende Merkmal müssen spezifiziert sein |
| Maß- & Verzugsprüfung | Entspricht das Board den mechanischen und montagetechnischen Einschränkungen? | Verwenden Sie vereinbarte Methoden, Stützbedingungen und Akzeptanzgrenzen |
| Coupon VNA / S-Parameter | Erfüllt eine definierte Verbindung die Grenzwerte für Einfüge-/Rückflussdämpfung oder Übersprechen über die Frequenz? | Erfordert Fixierung, Kalibrierung, De-Embedding, Ports, Bandbreite und Grenzwerte |
| Zuverlässigkeitstest | Überlebt die qualifizierte Konstruktion eine spezifizierte Belastungssequenz? | Qualifikation wird nicht automatisch als Losabnahmetest wiederholt |
IPC-TM-650 2.5.5.7 beschreibt die TDR-Messung der charakteristischen Impedanz von Leitungen auf Leiterplatten. IPC-6012 legt Qualifikations- und Leistungsanforderungen für starre Leiterplatten fest, wenn dies vertraglich vereinbart ist. Geben Sie die Revision, die Leistungsklasse, zutreffende Addenden, Ausnahmen, Probenahmeregeln und Prioritäten an, anstatt ohne Details "entspricht IPC" zu schreiben.
Was bestimmt die Kosten und den Ertrag (Yield) von 12-Lagen-Leiterplatten?
Lagenzahlen fügen grundsätzlich Material- und Verarbeitungsschritte hinzu, aber Unterschiede zwischen Angeboten entstehen oft durch das Design rund um diese Lagen.
- Panel-Auslastung: Platinenumriss, Werkzeugränder, Coupons, Vorrichtungselemente und Backdrill-Keepouts bestimmen, wie viele Platinen auf ein Produktionspanel passen.
- Material und Konstruktion: Standard-FR-4-Konstruktionen auf Lager unterscheiden sich in Kosten und Lieferzeit in der Regel erheblich von Materialien mit geringem Verlust, niedrigem Profilkupfer, Spread-Glass, Hybriden oder benutzerdefinierten Press-ups.
- Leistungsmargen: Sehr schmale Linien/Abstände, kleine Restringe (Annular Rings), hohe Aspektverhältnisse der Bohrungen, dichte Bohrfelder und enge Ausrichtungstoleranzen können die Ausbeute beeinträchtigen.
- Anzahl der Presszyklen: Sequenzielles HDI, Buried Vias, gefüllte Microvias und Hybridstrukturen fügen Zyklen und Inspektionsschritte hinzu.
- Bohrkomplexität: Mehrere Endlochgrößen, Tiefenklassen, doppelseitiges Backdrilling, tiefenkontrolliertes Bohren und Press-Fit-Anforderungen fügen Programme und Werkzeugverbrauch hinzu.
- Prüfung und Dokumentation: TDR-Berichte, umfangreiche Coupons, Mikroschliffe, S-Parameter, Materialzertifikate, Erstmusterprüfberichte (FAI), Rückverfolgbarkeit und Inspektionen bei der Quelle verbrauchen Panelplatz und Entwicklungszeit.
- Toleranzaufbau: Ungewöhnlich enge Grenzen für Enddicke, Impedanz, Ausrichtung, Backdrill oder Mechanik können kundenspezifische Prozesse und Screenings mit geringerer Ausbeute erfordern.
- Änderungsrisiko: Späte Änderungen und nicht genehmigte Materialsubstitutionen können Neu-Simulationen, neue Coupons oder Neuanfertigungen von Qualifikationen erforderlich machen.
Die beste Kostensenkung ist nicht das Streichen eines notwendigen Tests. Es ist die Trennung zwingender Abnahmenachweise von Charakterisierung, die Verwendung herstellbarer Geometrien, die Konsolidierung kompatibler Bohrklassen, die Verbesserung der Modulnutzung und das frühzeitige Einfrieren des genehmigten Lagenaufbaus.
Was sollte ein RFQ (Angebotsanfrage) für eine 12-Lagen-Leiterplatte beinhalten?
Fertigungsdatenpaket
- Gerber X2, ODB++, IPC-2581 oder andere vereinbarte Datensätze, plus Bestückungszeichnung und Netzliste.
- Lagenreihenfolge und -funktion, Ebenen-Netz-Zuordnung (Plane-Net Map), kontrollierte Impedanztabelle und Referenzbezeichner für spezielle Strukturen.
- NC-Bohr-/Fräsdateien, Klassifizierung in plattierte/nicht-plattierte Bohrungen, Tabelle der Endlochgrößen, Schlitze, Kantenmetallisierung (Castellations) und Anforderungen an die Kantenbearbeitung.
- Via-Start-/Stopp-Lagen, Pad-/Anti-Pad-Geometrie, Füll-/Kappen-Anforderungen, Seite und Ziel des Backdrillings, Sekundärdurchmesser, Stub-Limit, Keepouts.
- Abmessungen von Einzelplatine und Nutzen (Array), Dicke, Kupferdefinition, Lötstopplack, Siebdruck, Oberflächenfinish und Montage-Panel-Anforderungen.
Elektrische und Materialanforderungen
- Schnittstellen, schnellste Flanke oder Kanalbandbreite, Topologie, Kanallänge und Compliance-Ziel (wo offenlegbar).
- Laminatfamilie oder Leistungsanforderungen, bauspezifische Dk/Df-Bedürfnisse, Tg/Td/CTE-Anforderungen, Kupferprofil, Glasfaserstil und genehmigte Substitute.
- Nennimpedanz und Toleranz nach Lage/Struktur, Lötstopplack-Zustand, Coupon-Lieferung, Testmethode und Berichtsformat.
- Strom, Spannung, Isolierung, Kriechstrecken-/Luftstreckenanforderungen, thermische, umweltbedingte und Zuverlässigkeitsanforderungen, die die unbestückte Leiterplatte beeinflussen.
Qualitäts- und kaufmännische Anforderungen
- Referenzierte IPC-Revision, Leistungsklasse, Addenden, kundenspezifische Spezifikationen und deren Priorität.
- Elektrischer Test, AOI, Mikroschliff, Lagenregistrierung, Backdrill-Kontrolle, TDR, Überprüfung von Dimensionen, Verzug/Verdrehung, Sauberkeit und optionaler S-Parameter-Nachweis.
- Qualifikationstest versus Losabnahmetest, Stichprobengröße, Erstmusterfreigabe (FAI), Befugnis für Abweichungen, Änderungsmitteilungen, Rückverfolgbarkeit und Datenaufbewahrung.
- Menge an Prototypen und Serienfertigung, Bedarfsprognose, Zieldatum, Bestimmungsort, Verpackung und Umfang von Bestückung oder Bauteilbeschaffung.
HILPCB kann Designs für 12-Lagen-Multilayer-Leiterplatten auf Lagenaufbau, Impedanz, Materialien, Vias, Backdrilling, Fertigung, Bestückung und Abnahmeplanung prüfen. Tatsächliche Fähigkeiten, Toleranzen, Materialien, Tests, Zertifizierungen und Vorlaufzeiten müssen für das vorgeschlagene Design validiert werden, anstatt sie aus diesem Leitfaden vorauszusetzen.
Standards und Verantwortungsrahmen
Zu den allgemeinen Standards gehören:
- IPC-2221C — Allgemeine Richtlinie für das Design von Leiterplatten (Generic Standard on Printed Board Design)
- IPC-6012E — Qualifikation und Leistungsspezifikation für starre Leiterplatten (Qualification and Performance Specification for Rigid Printed Boards)
- IPC-4101 — Spezifikation für Basismaterialien für starre und mehrlagige Leiterplatten
- IPC-2141A — Design-Leitfaden für Hochgeschwindigkeits-Leiterplatten mit kontrollierter Impedanz
- IPC-TM-650 2.5.5.7 — Charakteristische Impedanz von Leitungen auf Leiterplatten mittels TDR
- IPC-A-600 — Abnahmekriterien für Leiterplatten (Acceptability of Printed Boards)
Beschaffungsdokumente müssen zutreffende Revisionen, Klassen, Addenden, Abnahmegrenzen, Teststrukturen, Stichprobenregeln und kundenspezifische Überschreibungen benennen. Die Standards ersetzen nicht einen vollständigen Lagenaufbau, eine Bohrtabelle, eine Impedanzdefinition oder eine Backdrill-Anweisung.
Die Verantwortung von HILPCB ist auf den im Angebot und in der Bestellung vereinbarten Umfang von Herstellung, Bestückung, Bauteilbeschaffung, Inspektion, Dokumentation und Prüfung beschränkt. Der Kunde ist verantwortlich für die Schaltungsarchitektur, das Bauteil-Derating, die Signal- und Leistungsintegritätsbudgets, das Sicherheitskonzept, die Compliance-Strategie, die Firmware, das Gehäuse/die Verkabelung sowie die Qualifikation und Validierung des Endprodukts, es sei denn, Pflichten werden schriftlich neu verteilt.
Häufig gestellte Fragen (FAQ)
Ist eine 12-Lagen-Platine automatisch ein High-Speed-PCB?
Nein. Die Lagenzahl beschreibt die Menge der Kupferschichten, nicht die Flankengeschwindigkeit, den Verlust, die Impedanz oder die Schnittstellenleistung. Ein 12-Lagen-Board kann langsame Steuer- und Stromnetze enthalten, während eine Platine mit weniger Lagen anspruchsvolle Hochgeschwindigkeitskanäle beherbergen könnte.
Was ist eine typische Dicke für eine 12-Lagen-Leiterplatte?
Es gibt keine vorgeschriebene Einzeldicke. Der fertige Wert hängt von der mechanischen Passform, den Dielektrikumsgeometrien, dem Kupfer, den Via-Aspektverhältnissen, den Anforderungen an die Steifigkeit, der Stiftlänge von Steckverbindern und den verfügbaren Konstruktionen ab. Fordern Sie vom Hersteller einen genauen Produktions-Stack-up an, bevor Sie Impedanzlinien verlegen.
Benötigt jedes 12-Lagen-Board Backdrilling?
Nein. Backdrilling ist sinnvoll, wenn ein ungenutzter plattierter Via-Stub das Kanalverlustbudget gefährdet. Wenn das Signal fast die gesamte Via-Bohrung nutzt, der Rest elektrisch akzeptabel ist oder eine Blind-Via-Struktur ihn beseitigt, kann Backdrilling unnötig sein.
Kann ich einen Online-12-Lagen-Stack-up zur Fertigung freigeben?
Betrachten Sie ihn nur als Planungsreferenz. Die ausgewählte Fabrik muss die allgemeinen Dielektrikum- und Kupferannahmen durch ihre gelagerten Materialkonstruktionen, die gepresste Enddicke, das plattierte Endkupfer, die Herstellungskompensationen für Linienbreiten und berechnete Zielgeometrien für Leiterbahnen ersetzen.
Ist der TDR-Test ausreichend, um PCIe oder einen anderen seriellen Kanal zu validieren?
Der Coupon-TDR-Test kann die vertraglich vereinbarte charakteristische Impedanz überprüfen. Er beweist nicht die Einfügedämpfung des End-to-End-Kanals, die Rückflussdämpfung, das Übersprechen, das Stecker-/Gehäuseverhalten, die Entzerrung oder die Protokollkonformität. Verwenden Sie Kanalsimulationen und die erforderlichen Systemkonformitätstests.
Benötigen DDR5 oder PCIe immer verlustarmes Laminat?
Nein. Es hängt ab von der Länge der Leiterbahn, den Schichtgeometrien, der Kupferrauheit, den Vias, Steckverbindern, Chipgehäusen, dem Signalflankenspektrum und der Marge. Wählen Sie das Material basierend auf dem vollständigen Kanalbudget und den Designrichtlinien des Komponentenherstellers.
Welche Dateien benötigt eine Angebotsanfrage (RFQ) für eine 12-Lagen-Platine mit Backdrill?
Geben Sie den vollständigen Produktionsdatensatz, den Lagenaufbau (Stack-up) und die Lagenfunktion, Bohrerdateien, Via-Start-/Stopplagen, Backdrill-Seite und -Ziel, Sekundärbohrerdurchmesser, Anforderung an den Rest-Stub, Keepouts, Impedanztabelle, Materialanforderungen und Akzeptanzkriterien an.
Geben Sie einen Fertigungsaufbau frei, nicht nur eine Grafik
Ein fertigungsreifes 12-Lagen-Design ist ein kontrolliertes Dokumentenpaket, kein Etikett mit Lagenzahl. Frieren Sie den Produktions-Stack-up, die Impedanzgeometrien, die Materialkonstruktionen, die Via- und Backdrill-Definitionen, die Coupon-Korrelation, die Abnahmenachweise und die Änderungsberechtigung ein, bevor das erste Produktionspanel in die Fertigung geht.
Für eine DFM-Prüfung und ein spezifisches Design-Angebot senden Sie HILPCB Ihr 12-Lagen-PCB-Datenpaket mit Lagenaufbau, Bohrtabelle, Impedanzanzahl und den geforderten Testnachweisen.