HDI-PCB-Hersteller & Fertigung | Quick-Turn-Microvia-Leiterplatten

HDI wählen, wenn Dichte, Package-Fanout oder Microvia-Struktur das Design schwierig machen.

• Passend: Microvia/VIPPO, Fine-Pitch-Fanout, Blind/Buried Vias, Stackup-Review auf hochdichten Verbindungsleiterplatten und HDI-PCBs
• Nicht ideal: wenn das Projekt noch reine Prototypenarbeit ist, nur eine Materialentscheidung betrifft oder besser in einen angrenzenden Prozess fällt
• Angebotsdaten: BOM, Gerber/ODB++, Pick-and-Place oder Bohrdaten, Zeichnungen, Testanforderungen, Zielmenge, Verpackung und Qualitätsstandard
• Verwandte Seiten: multilayer-pcb, high-speed-pcb, ic-substrate-pcb

• HDI PCB: wählen, wenn Microvia-Aufbau, VIPPO und Fine-Pitch-BGA-Package-Fanout das Design treiben.
• multilayer-pcb: wählen, wenn dieser angrenzende Umfang besser zum Build passt.
• high-speed-pcb: wählen, wenn Beschaffung, Volumen oder Prozessverantwortung dorthin zeigen.
• ic-substrate-pcb: wählen, wenn Montage- oder Systemumfang nach der PCBA erweitert wird.

Die Wahl zwischen einer klassischen Mehrlagenleiterplatte und einem HDI-Aufbau ist ebenso eine Kosten- wie eine Technikfrage. Ein Multilayer-HDI-PCB-Hersteller sollte aufzeigen können, wo der Übergangspunkt für Ihr Design liegt — zusätzliche Build-up-Lagen sind teuer und mitunter unnötig.

Wann HDI wirklich nötig ist. HDI lohnt sich, wenn das Fanout-Routing von Bauteilen mit hoher Pinzahl auf den verfügbaren Lagen nicht mehr zu bewältigen ist, wenn das Bauteilraster Via-in-Pad erzwingt oder wenn die Boardkontur die Lagenzahl begrenzt. Ist das Ziel nur eine kleinere Platine, kann ein Standard-Multilayer mit engeren Designregeln günstiger und schneller sein.

Kosteneffiziente und preiswerte Planung. Ein kosteneffizienter HDI-Aufbau bedeutet in der Regel: so wenig sequentielle Laminationen wie möglich, der größte Microvia-Durchmesser, der die Dichte noch erlaubt, und gestaffelte statt gestapelter Vias, wo das ausreicht. Beim Vergleich günstiger HDI-Angebote zählt die Gesamtkostenrechnung, nicht der Stückpreis: Ein Aufbau, der die Serienausbeute früher erreicht, ist günstiger als ein nominell billigeres Angebot, das mehrere Re-Spins erfordert.

Via-Management und Prototyping. Das Via-Management auf einer komplexen HDI-Leiterplatte — welche Vias gefüllt, welche gestapelt und wo rückgebohrt wird — legt man am besten vor der Freigabe der Fertigungsdaten gemeinsam mit dem Leiterplattenhersteller fest. Ein HDI-Prototypenlauf belegt Stack-up, Füllqualität und Impedanzwerte auf realen Nutzen. Die Prototypenergebnisse werden dann zur Basis der Serienabnahme — deutlich verlässlicher, als Annahmen zwischen Lieferanten zu übertragen.

Ist das Design dichtegetrieben, aber nicht impedanzkritisch, lohnt der Vergleich mit IC-Substrat-Optionen — oder fordern Sie vor Festlegung der Build-up-Struktur ein Engineering-Review des Lagenbudgets an.

Wenn der Build-up-Stack die letzte starre Einschränkung beseitigt und die Baugruppe dennoch in ein Gehäuse gefaltet werden muss, steht die Entscheidung zwischen HDI auf einer starren Leiterplatte und einer Flex-Leiterplatte an; die Flex-Lösung hält die Verbindung im selben Bauteil, statt ein Steckverbinderpaar hinzuzufügen.

Für dreidimensionale Bauformen kombiniert Rigid-Flex HDI-Microvia-Dichte auf den starren Abschnitten mit einer flexiblen Verbindung — häufig günstiger als zwei per Kabel verbundene HDI-Leiterplatten.

Der Übergang von 1+N+1 zu 2+N+2 erfolgt typischerweise, wenn 0,8 mm Pitch-BGAs mehr als 400–600 Pins aufweisen. Bei HDI-Leiterplatten modellieren wir die Via-Stub-Resonanz bei etwa 0,25λ (ein Viertel Wellenlänge) nahe 10 GHz und verlegen kritische Netze auf blinde/rückgebohrte Pfade. Niederlustige Übergänge (Df 0,009–0,012) sind gerechtfertigt, sobald das Einfügedämpfungsbudget unter ~0,8–1,0 dB/in fällt. Siehe HDI-Herstellung und Blind-Via-Optimierung.

Die Zuverlässigkeit gestapelter Mikrovias hängt von gleichmäßigem Kupfer durch sequentielle Beschichtung ab. Wir streben ≥18–20 μm im Barrel an, verifiziert durch Querschnitt. Gestaffelte Stapel verbessern die Thermozykluslebensdauer um 20–30%, benötigen jedoch mehr Fläche. VIPPO-Füllung CTE wird abgestimmt (≈45–55 ppm/°C), um Lötverbindungsstress zu begrenzen; Kupferfüllung wird gewählt, wenn die Wärmeableitung pro Via ~2 W übersteigt.

HDI-Microvia-Technologie steht auf drei Fähigkeiten: sehr kleine Bohrungen prozesssicher zu erzeugen, sie hohlraumfrei zu füllen und zu galvanisieren sowie sie über mehrere Build-up-Lagen zu stapeln oder zu staffeln. Jede dieser Fähigkeiten hat ein eigenes Prozessfenster — das Design muss darin bleiben, um in Serie fertigbar zu sein.

Laser-Microvia-Formung. Beim Laserbohren von HDI-Microvias kommen je nach Dielektrikum und Zieldurchmesser UV- oder CO₂-Quellen zum Einsatz. UV-Laser liefern sauberere Seitenwände und eine engere Durchmesser-Kontrolle in dünnen Dielektrika; CO₂ ist schneller, wo das Dielektrikum es zulässt. Die praktische Grenze setzen die Dielektrikumsdicke und das Ziel-Fangpad, nicht der Laser allein — ein Microvia, das kleiner ist als der Prozess sicher treffen kann, ist ein Ausbeuteproblem und kein Dichtegewinn.

Via-Füllung und Zuverlässigkeit. Die Via-Füllung (kupfergefüllt oder mit Harz verschlossen und mit Kupfer überdeckelt) schützt gestapelte Vias vor eingeschlossener Chemie und mechanischem Versagen. Nur gefüllte und planarisierte Vias erlauben, dass ein folgendes Microvia direkt darauf landet. Unvollständige Füllung zeigt sich später als Ausgasung, Barrel-Risse oder Delamination beim Reflow-Löten in der Bestückung — die Füllqualität ist also eine Zuverlässigkeitsanforderung, keine kosmetische.

Blind-, Buried- und Stapelstrukturen. Eine komplexe HDI-Leiterplatte mit Blind- und Buried-Vias kombiniert Microvias mit konventionellen Blind- und Buried-Durchkontaktierungen und schafft so Routing-Fläche in den Innenlagen. Die Zahl der sequentiellen Laminationen steigt mit jeder Build-up-Lage, und jeder zusätzliche Laminierzyklus kostet Geld, Zeit und Risiko. Braucht ein Design nur eine Build-up-Lage, ist eine 1+N+1-Struktur fast immer die bessere wirtschaftliche Entscheidung gegenüber einem Any-Layer-Stackup.

Stack-up und Impedanz. Die Stack-up-Wahl der Microvias bestimmt, welche Referenzebenen Hochgeschwindigkeitssignalen zur Verfügung stehen — Via-Übergänge wirken also direkt auf die Impedanzkontinuität. Wenn HDI der Dichte und nicht der HF-Performance dient, hilft ein Blick in die High-Speed-PCB-Hinweise.

Reduzierte Via-Stubs und enge Ebenenkopplung verbessern die Rückflussdämpfung auf hochdichten HDI-Leiterplatten und mehrlagigen HDI-PCBs. Für >10 Gbps differenzielle Paare verwenden wir blinde/rückgebohrte Architekturen, um resonante Stubs zu eliminieren. Die Materialauswahl wechselt zu ultra-niederlustig (Df 0,005–0,007), wenn das dB/in-GHz-Produkt Grenzen erreicht. Unser Impedanzmodellierung verwendet 3D-EM für Via-Arrays und Übergänge, erreicht ±5% Produktionstoleranz mit Coupon-Korrelation. Niederprofil-Kupfer (Rz <2 μm) reduziert den Leiterverlust um 15–20%. Dünne Aufbau-Dielektrika (50–75 μm) ermöglichen PDN-Schleifeninduktivität unter 100 pH.

Muss der Hochgeschwindigkeitskanal zusätzlich ein Verlustziel bei RF- oder Millimeterwellenfrequenzen einhalten, ist das Dielektrikum ebenso wichtig wie die Via-Struktur; Rogers-Laminate liefern die Dk/Df-Stabilität, die Microvia-Übergänge allein nicht bieten können.

Automobil ADAS: 2+N+2 mit selektiven verlustarmen RF-Schichten, Einfügedämpfung <0,3 dB/in bei 77 GHz, kupfergefüllte Wärmedurchgangslöcher mit θJB <2 °C/W.

Medizin: Any-Layer-Miniaturisierung mit ISO 13485-Dokumentation.

Datacom/5G: 25–56 Gbps SERDES; siehe 5G PCB-Technologie.

Verbraucher: Selektives HDI nur bei Dichteanforderungen, Kostensenkung um 15–25%.