Mit dem explosionsartigen Wachstum von generativer KI, großen Sprachmodellen (LLMs) und Hochleistungsrechnen (HPC) sind KI-Server zum Rechenkern von Rechenzentren geworden. Diese Server beherbergen GPUs, CPUs und dedizierte Beschleuniger mit einem Stromverbrauch von mehreren Kilowatt, während der Datendurchsatz in den Tb/s-Bereich vorgedrungen ist. Als "neurale Schaltzentrale", die alle Kernkomponenten verbindet, haben die Designkomplexität und die Herausforderungen von KI-Server-Motherboards oder Backplanes beispiellose Höhen erreicht. Ein außergewöhnliches AI-Server-Motherboard-PCB-Design dreht sich nicht mehr nur um Schaltungsanschlüsse, sondern vielmehr um die präzise Beherrschung von Hochgeschwindigkeitssignalen, massiver Leistung und extremen Wärmeströmen.

Als Ingenieur, der sich auf Lösungen mit hoher Leistungsdichte spezialisiert hat, verstehe ich, dass in der heutigen Ära, in der 48V-Architekturen, Flüssigkeitskühlsysteme und hochdichte Verbindungen zum Mainstream gehören, das PCB-Design selbst eine kritische Systementwicklungsaufgabe ist. Von der Materialauswahl bis zur Lagenplanung, von Stromverteilungsnetzen (PDNs) bis zum Wärmemanagement – jede Entscheidung wirkt sich direkt auf die endgültige Leistung, Stabilität und Kosten von KI-Servern aus. Dieser Artikel befasst sich mit den zentralen Herausforderungen und Schlüsseltechnologien des PCB-Designs von KI-Server-Motherboards und zeigt auf, wie sorgfältiges Design, Fertigung und Tests eine solide Grundlage schaffen können, die zukünftige Rechenanforderungen unterstützen kann.

Warum ist das PCB-Lagenaufbau-Design der Leistungs-Eckpfeiler für KI-Server?

Bei KI-Servern ist das PCB-Lagenaufbau-Design der Ausgangspunkt und die Grundlage des gesamten Leiterplatten-Designs der KI-Server-Hauptplatine. Es definiert nicht nur die physikalische Struktur der Platine, sondern bestimmt auch direkt die Obergrenzen der Signalintegrität (SI), der Stromversorgungs-Integrität (PI) und der elektromagnetischen Verträglichkeit (EMV). Bei KI-Server-Hauptplatinen, die Hochgeschwindigkeitsbusse wie PCIe 5.0/6.0, CXL oder NVLink verarbeiten, kann ein schlechtes Lagenaufbau-Design die Leistung selbst der fortschrittlichsten Chips erheblich beeinträchtigen.

Der Kern des Lagenaufbau-Designs liegt in der Materialauswahl und der Lagenreihenfolge:

1. Anwendung von Materialien mit extrem geringem Verlust: Herkömmliche FR-4-Materialien weisen bei hohen Frequenzen einen übermäßigen dielektrischen Verlust (Df) auf, wodurch sie für Hochgeschwindigkeitssignale wie 28/56/112 Gbit/s PAM4 ungeeignet sind. Daher verwenden KI-Server-PCBs üblicherweise Materialien mit extrem geringem Verlust oder äußerst geringem Verlust, wie Tachyon 100G und Megtron 6/7/8. Diese Materialien zeichnen sich durch niedrigere Dk- (Dielektrizitätskonstante) und Df-Werte aus, wodurch die Signaldämpfung effektiv reduziert und die Übertragungsdistanz sowie die Klarheit des Augendiagramms gewährleistet werden.

2. Mehrschichtplatinen und symmetrische Strukturen: AI-Server-Motherboards überschreiten typischerweise 20 Lagen und erreichen oft 30 oder mehr. Bei der Lagenplanung ist es unerlässlich, symmetrische und ausgewogene Prinzipien einzuhalten – sicherzustellen, dass Kernstärke, Prepreg (PP)-Stärke und Kupfergewicht auf beiden Seiten der Mittellage symmetrisch verteilt sind. Dies verhindert ein Verziehen oder Verdrehen der Platine aufgrund ungleichmäßiger innerer Spannungen während der Laminierung und thermischen Zyklen, was für die anschließende Massenproduktion von AI-Server-Motherboard-PCBs entscheidend ist.

3. Kontinuität der Referenzebene: Jede Hochgeschwindigkeitssignalleitung muss eine vollständige und kontinuierliche Referenzebene (normalerweise GND oder PWR) haben. Diskontinuierliche Referenzebenen verursachen Impedanzdiskontinuitäten, Signalreflexionen und Antenneneffekte, was die EMI verschlechtert. Während des Lagenaufbaus planen wir sorgfältig die Verteilung der Strom- und Masseebeben, um die kürzesten und saubersten Rückwege für kritische Signale bereitzustellen.

Wie lassen sich die Herausforderungen der Hochgeschwindigkeitssignalintegrität (SI) von PCIe 5.0/6.0-Verbindungen bewältigen?

Wenn Datenraten auf 32 GT/s (PCIe 5.0) oder sogar 64 GT/s (PCIe 6.0) ansteigen, wird die Signalübertragung auf der Leiterplatte zu einem Rennen durch einen „Sumpf“ – wo selbst der kleinste Fehler vergrößert wird. Die Sicherstellung der Signalintegrität ist eine der anspruchsvollsten Aufgaben im PCB-Design von AI-Server-Motherboards.

• Strenge Impedanzkontrolle: Die Regelgenauigkeit der differentiellen Impedanz (typischerweise 90Ω oder 100Ω) muss ±7% oder sogar ±5% erreichen. Dies beruht nicht nur auf präzisen Simulationsberechnungen, sondern stellt auch extrem hohe Anforderungen an die Ätz- und Laminierungsprozesse der Leiterplattenhersteller. Bei Highleap PCB Factory (HILPCB) stellen wir sicher, dass jede Charge von Hochgeschwindigkeits-Leiterplatten die strengen Impedanzspezifikationen der Kunden durch fortschrittliche Prozesskontrolle und TDR-Tests (Time Domain Reflectometer) erfüllt.

• Optimierung der Durchkontaktierungen: Durchkontaktierungen sind eine der bedeutendsten „Unebenheiten“ auf Hochgeschwindigkeitssignalpfaden. Herkömmliche Durchgangslöcher erzeugen unnötige Stubs, die bei hohen Frequenzen Resonanzen verursachen und die Signalqualität erheblich beeinträchtigen können. Um dies zu beheben, setzen wir die Rückbohrtechnologie ein, um überschüssige Stubs präzise von der Rückseite der Leiterplatte zu entfernen. Für Bereiche mit ultrahoher Dichte verwenden wir Microvias und Blind-/Buried-Via-Designs aus der HDI-Technologie (High-Density Interconnect), um die kürzesten Zwischenschichtverbindungen zu realisieren.

• Übersprechunterdrückung: Hochdichte Leiterbahnführung bringt differentielle Paare näher zusammen, wodurch Übersprechen zu einer primären Störquelle wird. Wir halten uns an die 3W/5W-Regel (Abstand zwischen den Leiterbahnen beträgt das 3-/5-fache der Leiterbahnbreite), setzen Guard Traces ein und verwenden orthogonale Leiterbahnführung in benachbarten Signalschichten, um Nahnebensprechen (NEXT) und Fernnebensprechen (FEXT) innerhalb akzeptabler Grenzen zu halten.

Optimierung des Power Distribution Network (PDN)-Designs für Hochleistungs-KI-Server

Eine KI-GPU kann eine Spitzenleistungsaufnahme von 700W oder sogar 1000W haben, mit einer Kernbetriebsspannung unter 1V und Strömen, die Hunderte von Ampere erreichen. Die Bereitstellung einer stabilen, sauberen Stromversorgung für diese "stromhungrigen Bestien" stellt extreme Anforderungen an das PDN-Design.

• 48V-Stromarchitektur: Um I²R-Verluste durch hohe Ströme in Übertragungswegen zu reduzieren, sind KI-Server weitgehend von traditionellen 12V-Architekturen auf 48V-Architekturen umgestiegen. Die 48V-Leistung wird über Stromschienen oder Dickkupferschichten auf der Leiterplatte über die Hauptplatine verteilt und dann von DC-DC-Wandlern (VRMs) nahe der Last auf die erforderliche Spannung heruntergeregelt. Dieses Design verbessert die Stromversorgungseffizienz erheblich.

• PDN-Impedanzziel: Das Ziel des PDN ist es, eine extrem niedrige Impedanz über einen sehr breiten Frequenzbereich (von DC bis zu Hunderten von MHz) aufrechtzuerhalten, um die transienten Anforderungen von GPU-Lasten zu bewältigen. Dies erfordert ein sorgfältig entworfenes Entkopplungskondensatornetzwerk, das hochkapazitive Elektrolyt- oder Polymerkondensatoren (für niedrige Frequenzen), Dutzende von Keramikkondensatoren für mittlere Frequenzen (MLCCs) und Hochfrequenzkondensatoren, die sich innerhalb des Chipgehäuses oder auf der Leiterplattenrückseite befinden, umfasst.

• VRM-Layout und Wärmemanagement: Das VRM selbst ist ebenfalls eine Hauptwärmequelle. Beim Layout muss es so nah wie möglich an der GPU/CPU platziert werden, um Hochstrompfade zu verkürzen und Spannungsabfälle zu reduzieren. Gleichzeitig müssen effektive Wärmeableitungspfade geplant werden, typischerweise durch die Verwendung großer Kupferflächen und dichter thermischer Vias auf der Leiterplatte, um Wärme zu Kühlkörpern oder Flüssigkeitskühlplatten abzuleiten.

Welche Wärmemanagementstrategien gibt es für KI-Server-Leiterplatten?

Wärmemanagement ist entscheidend für den langfristig stabilen Betrieb von KI-Servern. Als primärer Träger der Wärmeerzeugung und -leitung beeinflusst das PCB-Design direkt die gesamte Kühleffizienz des Systems.

1. Verbesserte Wärmeleitpfade: Unter wärmeerzeugenden Komponenten (wie VRMs und Hochgeschwindigkeits-Transceivern) entwerfen wir dichte Anordnungen von thermischen Vias (Thermal Vias Farm). Diese Vias werden mit leitfähiger Paste oder plattiertem Kupfer gefüllt und bilden effiziente vertikale Wärmeleitkanäle, um Wärme schnell von der oberen Schicht zu inneren Masse-/Stromversorgungsebenen oder der PCB-Bodenschicht zu übertragen.

2. Wärmeverteilung mittels Kupferfolien: Innere Stromversorgungs- und Masseebenen dienen nicht nur als elektrische Schaltkreise, sondern auch als hervorragende Wärmeableitungsebenen (Heatsink Plane). Durch Erhöhung der Kupferdicke (z. B. durch Verwendung von 3oz oder dickerem Kupfer) kann die Wärmeleitfähigkeit dieser Ebenen erheblich verbessert werden, wodurch lokalisierte Hotspots über die gesamte Leiterplatte verteilt werden, um Überhitzung zu vermeiden.

3. Auswahl von High-Tg-Materialien: KI-Server arbeiten bei extrem hohen Innentemperaturen, daher müssen PCB-Materialien eine ausgezeichnete thermische Stabilität aufweisen. Wir verwenden typischerweise Materialien mit hohen Glasübergangstemperaturen (Tg) (z. B. Tg170°C oder Tg180°C), wie High-Tg PCB. Diese Materialien behalten bei hohen Temperaturen eine bessere mechanische Festigkeit und Dimensionsstabilität bei und verhindern Delamination oder Verzug.

4. Integration mit System-Kühllösungen: Das Leiterplattendesign muss eng mit den System-Kühllösungen wie Gehäuseluftstrom, Kühlkörpern und Flüssigkeitskühlplatten abgestimmt sein. Zum Beispiel optimieren wir das Layout von Komponenten mit hoher Wärmeentwicklung basierend auf der Luftstromrichtung oder reservieren Befestigungslöcher und Dichtungsbereiche auf der Leiterplatte für die Installation von Flüssigkeitskühlplatten.

Angebot für Leiterplatten einholen ## Wie man Fertigungsrisiken durch DFM/DFT/DFA-Überprüfung in frühen Designphasen mindert?

Die Philosophie des "Design for Manufacturing" ist im Bereich der KI-Server-Leiterplatten besonders kritisch. Jedes "perfekte" Design, das von den tatsächlichen Fertigungsmöglichkeiten losgelöst ist, ist lediglich ein Luftschloss. Daher ist die Durchführung einer eingehenden DFM/DFT/DFA-Überprüfung in der frühen Designphase ein entscheidender Schritt, um späte Risiken zu vermeiden, Kosten zu kontrollieren und die Markteinführungszeit zu gewährleisten.

• DFM (Design for Manufacturability): Wir arbeiten eng mit den Designteams unserer Kunden zusammen, um jedes Detail des Designs anhand unserer Prozessfähigkeiten zu überprüfen. Dies umfasst minimale Leiterbahnbreite/-abstand, Bohrlochgröße und -seitenverhältnis, Via-in-Pad-Technologie, BGA-Pad-Design und mehr. Durch eine professionelle DFM/DFT/DFA-Überprüfung können wir potenzielle Fertigungsherausforderungen im Voraus identifizieren und lösen, wie z. B. Bohrerbruch aufgrund übermäßig kleiner Löcher oder ungleichmäßige Ätzung durch zu dichte Leiterführung.

• DFT (Design for Testability): Wie validiert man eine komplexe Leiterplatte mit Zehntausenden von Knoten? DFT beantwortet diese Frage. Wir raten Kunden, kritische Testpunkte in das Design zu integrieren und sicherzustellen, dass diese Punkte nach der Bestückung für Sonden zugänglich bleiben. Dies ist unerlässlich für nachfolgende In-Circuit-Tests (ICT) und Funktionstests (FCT) und bildet die Grundlage für effiziente KI-Server-Mainboard-Leiterplattentests.

• DFA (Design for Assembly): DFA konzentriert sich darauf, wie Leiterplatten effizient und zuverlässig montiert werden können. Wir prüfen, ob der Komponentenabstand SMT-Bestückungsvorgänge zulässt, ob große Steckverbinder oder Kühlkörper ausreichende Sperrbereiche haben und ob Komponentenlayouts Schatteneffekte während des Lötens verursachen könnten. Eine gut durchgeführte DFA-Überprüfung verbessert die Montageausbeute erheblich und reduziert die Nacharbeitskosten. Die Highleap PCB Factory (HILPCB) bietet allen Kunden kostenlose und umfassende DFM/DFT/DFA-Überprüfungsdienste an, die dabei helfen, Designs vor der Produktion in ihren optimalen Zustand zu bringen.

Was sind die Schlüsselprozesse bei der Herstellung von Leiterplatten für AI-Server-Motherboards?

Die Umwandlung komplexer Designschemata in zuverlässige physische Leiterplatten basiert auf einer Reihe hochpräziser Fertigungsprozesse. Die Herstellung von Leiterplatten für AI-Server-Motherboards ist ein technologieintensives Unterfangen, dessen Kernprozesse Folgendes umfassen:

1. Hochpräzise Laminierung und Ausrichtung: Bei Leiterplatten mit mehr als 20 Lagen ist die präzise Ausrichtung der Muster jeder Lage eine große Herausforderung. Wir setzen fortschrittliche CCD-Ausrichtungs-Stanzsysteme und hochpräzise Laminatoren ein, um die Ausrichtungstoleranzen zwischen den Lagen innerhalb von ±25μm zu kontrollieren, eine Voraussetzung für die Qualität von Hochgeschwindigkeitssignal-Vias.

2. Tiefenkontrolliertes Bohren (Rückbohren): Wie bereits erwähnt, ist das Rückbohren entscheidend für die Eliminierung von Via-Stubs. Unsere Bohrausrüstung erreicht eine Tiefenkontrolle auf Mikrometer-Ebene, wodurch unnötige Kupfersäulen maximal entfernt werden, ohne benachbarte Leiterbahnen zu beschädigen.

3. Gleichmäßige Beschichtung und Ätzung: Um strenge Impedanzanforderungen zu erfüllen, müssen die Kupferdicke und die Leiterbahnbreite sehr konsistent sein. Wir verwenden fortschrittliche vertikale kontinuierliche Beschichtungslinien (VCP) und Vakuum-Differentialätztechnologie, um die Gleichmäßigkeit auf der gesamten Platine und zwischen den Platinen zu gewährleisten und so die Grundlage für eine zuverlässige Massenproduktion von AI-Server-Motherboard-Leiterplatten zu legen.

4. Fortschrittliche Oberflächenveredelungen: KI-Server-Leiterplatten verwenden typischerweise ENIG (stromloses Nickel-Tauchgold) oder ENEPIG (stromloses Nickel-stromloses Palladium-Tauchgold) als Oberflächenveredelungen. Diese bieten nicht nur eine hervorragende Lötbarkeit – insbesondere für BGA- und LGA-Gehäuse mit hoher Dichte – sondern ihre flachen Oberflächen tragen auch dazu bei, Skin-Effekt-Verluste bei Hochfrequenzsignalen zu reduzieren.

Wie wird die Zuverlässigkeit und Qualität von Leiterplatten für KI-Server-Motherboards sichergestellt?

Bei hochwertigen KI-Servern kann jeder Leiterplattenausfall zu erheblichen wirtschaftlichen Verlusten führen. Daher dient ein strenger Testprozess für KI-Server-Motherboard-Leiterplatten als letzte und wichtigste Verteidigungslinie für die Lieferung hochwertiger Produkte.

• Leiterplattentest (Bare Board Testing): Vor der Bestückung muss jede Leiterplatte einer 100%igen elektrischen Prüfung unterzogen werden, um sicherzustellen, dass keine offenen oder Kurzschlüsse vorliegen. Für Prototypen und Kleinserienfertigung ist der Flying Probe Test die ideale Wahl. Er macht teure Testvorrichtungen überflüssig, indem er bewegliche Sonden verwendet, die Testpunkte direkt kontaktieren, was eine außergewöhnliche Flexibilität bietet. Für die Massenproduktion werden spezielle Nadelbett-Testvorrichtungen (Bed-of-Nails) verwendet, die die Effizienz erheblich verbessern.

• Prozessqualitätskontrolle: Über die Endprüfung hinaus ist die Qualitätskontrolle in den gesamten Herstellungsprozess von AI-Server-Motherboard-PCBs integriert. Wir setzen AOI (Automatisierte Optische Inspektion) ein, um die Ätzqualität jeder Schaltungsplatine zu überprüfen, verwenden Röntgenstrahlen, um die Ausrichtungsgenauigkeit der inneren Schichten zu inspizieren, und führen Querschnittsanalysen an Impedanzkontrollstreifen durch, um sicherzustellen, dass alle Prozessparameter innerhalb der kontrollierten Grenzen bleiben.

• Zuverlässigkeitszertifizierungstests: Basierend auf Kundenanforderungen können wir auch strengere Zuverlässigkeitstests durchführen, wie z.B. Thermoschock-, THB- (Temperatur-Feuchte-Vorspannung) und CAF- (Conductive Anodic Filament) Beständigkeitstests, um die Langzeit-Zuverlässigkeit von PCBs unter extremen Bedingungen zu validieren.

Auf dem Weg zur erfolgreichen Massenproduktion: Überlegungen vom Prototyp zur Großserienfertigung

Der Übergang von einigen erfolgreichen Prototypen zur stabilen Massenproduktion von Tausenden von Einheiten ist ein entscheidender Schritt in der Massenproduktion von AI-Server-Motherboard-PCBs. Dieser Prozess erfordert eine nahtlose Zusammenarbeit zwischen Hersteller und Kunde.

1. Prozessfixierung und Validierung: Nach erfolgreicher Prototypenvalidierung arbeiten wir mit dem Kunden zusammen, um das Design und die Herstellungsprozesse zu „fixieren“. Alle Parameter, von Laminatmaterialien bis hin zu Bohrprogrammen, werden in Standardarbeitsanweisungen (SOPs) festgelegt, um die Konsistenz in der nachfolgenden Massenproduktion zu gewährleisten.

2. Lieferkettenmanagement: Materialien mit extrem geringem Verlust, die in KI-Servern verwendet werden, haben oft lange Lieferzeiten und hohe Kosten. Ein zuverlässiger Hersteller muss über starke Lieferkettenmanagementfähigkeiten verfügen, um kritische Materialien im Voraus zu sichern und eine reibungslose Massenproduktion zu gewährleisten. HILPCB hat langfristige strategische Partnerschaften mit führenden globalen Materiallieferanten aufgebaut, um Kunden stabile Materialgarantien zu bieten.

3. Komplettservice: Um die Lieferkette zu vereinfachen und die Markteinführungszeit zu beschleunigen, bevorzugt eine wachsende Zahl von Kunden Partner, die Komplett-PCBA-Dienstleistungen anbieten. HILPCB ist nicht nur ein professioneller Hersteller von Backplane-PCBs, sondern bietet auch End-to-End-Dienstleistungen an, einschließlich Komponentenbeschaffung, SMT-Bestückung und Endprüfung, um eine nahtlose Integration über Design, Fertigung und Montage hinweg zu gewährleisten.

PCB-Angebot anfordern

Fazit

Das Leiterplattendesign für KI-Server-Motherboards ist ein komplexes Systemtechnik-Vorhaben, das Materialwissenschaft, elektromagnetische Feldtheorie, Thermodynamik und Präzisionsfertigung integriert. Es erfordert, dass Designer und Hersteller die Grenzen in drei Dimensionen kontinuierlich erweitern: hohe Geschwindigkeit, hoher Stromverbrauch und hohe Dichte. Von der Auswahl von Materialien mit extrem geringen Verlusten bis zur akribischen Optimierung jeder Durchkontaktierung und Leiterbahn; vom Aufbau grundsolider Stromverteilungsnetze bis zur Entwicklung effizienter Wärmeleitpfade; und schließlich die Sicherstellung einer fehlerfreien Produktlieferung durch strenge DFM/DFT/DFA-Überprüfungen und umfassende Leiterplattentests für KI-Server-Motherboards – jeder Schritt ist entscheidend.

Als führender Anbieter von Leiterplattenlösungen nutzt Highleap PCB Factory (HILPCB) sein tiefgreifendes Fachwissen in Hochgeschwindigkeits-, Hochfrequenz- und Hochleistungsdichte-Leiterplatten, um globale KI- und HPC-Kunden mit Komplettlösungen zu versorgen – von der Designoptimierung und schnellen Prototypenentwicklung bis zur Massenproduktion. Wenn Sie einen zuverlässigen Partner für Ihr KI-Serverprojekt der nächsten Generation suchen, steht Ihnen unser Team professioneller Ingenieure gerne zur Seite.

Related links

• Hochgeschwindigkeits-Leiterplatten
• Dickkupferschichten
• High-Tg PCB
• Komplett-PCBA-Dienstleistungen
• Backplane-PCBs