Bei einem AI-Server ist „das Mainboard“ nicht immer eine einzelne Leiterplatte. Je nach Plattform verteilen sich CPU, Beschleuniger, Speicher, PCIe-Switches, Netzwerkschnittstellen und Stromversorgung auf Mainboard, Accelerator Baseboard, Backplane, Midplane oder modulare Trägerkarten. Ein wirksamer Prüfplan muss deshalb zuerst die Systemgrenzen und Schnittstellen definieren.
Ebenso wichtig ist die Trennung der Prüfebenen. Ein elektrischer Test der unbestückten Leiterplatte bestätigt Netzkontinuität und Isolation, aber keine PCIe-Funktion. Ein TDR-Coupon überwacht die Impedanzfertigung, ersetzt jedoch keine vollständige Kanalmessung. Boundary Scan findet nur Fehler, die über eine geplante JTAG-Infrastruktur beobachtbar sind. Und ein Systemlasttest kann thermische oder funktionale Probleme zeigen, ohne die Ursache automatisch einer Leiterbahn, Lötstelle oder Firmware zuzuordnen.
Dieser Leitfaden zeigt Entwicklern, Testingenieuren, Qualitätsverantwortlichen und Einkäufern, wie sie einen prüfbaren AI-Server-PCB-Testplan von der Stack-up-Freigabe bis zur Serienüberwachung aufbauen.
Das Wichtigste in Kürze
- Mainboard, Backplane, Midplane und Accelerator Baseboard sind unterschiedliche Baugruppen; der Prüfplan muss die reale Architektur abbilden.
- PCIe 6.0 arbeitet mit 64 GT/s und PAM4. Daraus folgt ein engeres vertikales Signalbudget, aber nicht automatisch ein universeller PCB-Verlustwert für jedes System.
- TDR misst vor allem Impedanzverläufe und lokalisiert Diskontinuitäten; VNA-Messungen liefern S-Parameter; BERT und Compliance-Verfahren prüfen andere Ebenen.
- CXL nutzt die PCIe-Physik, benötigt aber zusätzlich protokoll- und systemspezifische Validierung entsprechend der eingesetzten Generation.
- 48-V-Verteilung ist in bestimmten Rack- und Hochleistungsarchitekturen verbreitet, aber kein zwingender Standard für jedes AI-Server-Mainboard.
- AOI der Innenlagen erfolgt vor dem Verpressen. AXI ist besonders für verdeckte Lötstellen auf bestückten Baugruppen nützlich und kein pauschaler Ersatz für Innenlagen-AOI oder Schliffbild.
- Boundary Scan nach IEEE 1149.1 benötigt kompatible Bauteile, eine zugängliche TAP-Kette und geplante Testmodelle. Nicht alle analogen, passiven oder Hochgeschwindigkeitsfehler sind damit messbar.
- DFT muss vor dem Layout-Freeze feststehen: Testpunkte, JTAG-Zugriff, Messanschlüsse, Einschaltreihenfolge, Diagnoseprotokoll und Fixture-Randbedingungen.
- Fertiger, Bestücker, Systementwickler und Compliance-Labor besitzen unterschiedliche Aufgaben. Ein Angebot muss diese Zuständigkeiten und Nachweise getrennt ausweisen.
Inhaltsverzeichnis
- Baugruppe und Testgrenzen definieren
- Prüfanforderungen vor dem Layout festlegen
- PCIe- und CXL-Signalintegrität validieren
- TDR, VNA, Oszilloskop und BERT unterscheiden
- Bare-Board-Prüfung der Leiterplatte planen
- Power Integrity und 48-V-Verteilung prüfen
- Thermische Validierung aufbauen
- Mechanik, Verzug und Steckverbinder prüfen
- Design for Test (DFT) integrieren
- Boundary Scan und JTAG richtig einsetzen
- PCBA-Prüfung mit SPI, AOI, AXI, ICT und FCT
- EVT, DVT, PVT und Serie verbinden
- Testdaten und Fehleranalyse korrelieren
- Prüfkosten und Testabdeckung optimieren
- Normen und Compliance-Verantwortung klären
- Test- und Fertigungspartner auswählen
- RFQ für AI-Server-PCB-Tests erstellen
- DFM-/DFT-Unterstützung durch HILPCB
- Häufig gestellte Fragen
- Fazit
Was wird bei einem AI-Server getestet: Mainboard, Backplane oder gesamtes System?
Die Begriffe werden im Markt nicht einheitlich verwendet. Vor der Testplanung muss klar sein, welche Leiterplatte welche Funktion trägt und wo ein elektrischer Kanal oder Strompfad beginnt und endet.
Was unterscheidet Mainboard, Backplane und Midplane?
Ein Mainboard trägt typischerweise zentrale Prozessoren, Speicher- und Managementfunktionen. Eine Backplane oder Midplane verbindet austauschbare Module über Steckverbinder und verteilt Signale oder Leistung. Ein Accelerator Baseboard kann GPUs, Switches, Stromwandler und lokale Verbindungstopologien aufnehmen. Die konkrete Plattform kann diese Rollen anders verteilen.
Warum ist die Systemgrenze für SI-Tests wichtig?
Ein PCIe- oder CXL-Kanal kann Leiterbahnen auf mehreren PCBs, Steckverbinder, Kabel und Modulübergänge enthalten. Wird nur eine Leiterplatte gemessen, muss der verbleibende Kanalanteil im Budget eindeutig berücksichtigt werden. Sonst kann eine einzelne PCB „bestehen“, während der vollständige Link scheitert.
Warum ist die Systemgrenze für PI-Tests wichtig?
Spannungsquelle, Busbar, Steckverbinder, Leiterplatte, VRM, Entkopplung und Verbraucher bilden einen zusammenhängenden Strompfad. Messungen nur an einem Anschluss erfassen keine lokalen Übergangswiderstände oder schnellen Spannungseinbrüche am Bauteil.
Wer besitzt welche Freigabeverantwortung?
Der Leiterplattenhersteller verantwortet vereinbarte Bare-Board-Merkmale, der Bestücker den PCBA-Prozess und seine Prüfungen, der Systementwickler Funktion, Firmware, Kühlung und Plattformintegration. Ein autorisiertes Labor oder Konsortiumsverfahren kann für formale Schnittstellen-Compliance erforderlich sein. Diese Rollen sollten im Testplan sichtbar sein.
Welche Testanforderungen müssen vor dem AI-Server-PCB-Layout feststehen?
Testbarkeit lässt sich nach dem Routing nur begrenzt ergänzen. Messanschlüsse, Coupons, JTAG-Ketten und Testpunkte konkurrieren mit Bauraum, Signalintegrität und Stromführung und müssen deshalb früh geplant werden.
Welche Schnittstellen und Netze sind kritisch?
- PCIe-, CXL-, Ethernet- und proprietäre SerDes-Kanäle;
- Referenztakte, Reset- und Sideband-Signale;
- Versorgungseingang, Hot-Swap, VRM-Ein- und -Ausgänge;
- Managementbusse, Bootspeicher und Security-Komponenten;
- Lüfter-, Pumpen-, Sensor- und Schutzsignale;
- JTAG-, Debug- und Programmierzugänge.
Welche Akzeptanzkriterien müssen messbar sein?
Statt „gute Signalqualität“ werden konkrete Kanal-, Impedanz-, Ripple-, Transienten-, Temperatur-, Funktions- und Diagnosekriterien genannt. Messpunkt, Bandbreite, Fixture, De-Embedding, Lastzustand und Softwarestand gehören zur Definition.
Welche Betriebszustände müssen geprüft werden?
Kaltstart, Warmstart, Idle, definierte Lastwechsel, maximaler Dauerbetrieb, Teillast, Lüfter- oder Pumpenfehler, Modulwechsel und relevante Fehlerfälle können unterschiedliche Schwächen zeigen. Die Testmatrix sollte keine unrealistischen „100 Prozent Last“-Annahme als einzigen Worst Case verwenden.
Welche Testzugänge benötigt das Layout?
Benötigt werden beispielsweise TDR-/VNA-Fixtures, Hochstrommesspunkte, Kelvin-Abgriffe, niederinduktive Ripple-Messpunkte, JTAG-Header, UART/Debug, programmierbare Strompfade und Fixture-Keep-outs. Jeder Zugang erhält einen Eigentümer und einen späteren Produktionszweck.
Wie wird PCIe- und CXL-Signalintegrität auf AI-Server-PCBs validiert?
Die Validierung beginnt mit einem freigegebenen Stack-up und einem Kanalbudget. Simulation, Fertigungscoupon, PCB-Charakterisierung und aktive Linktests beantworten dabei unterschiedliche Fragen.
Was ändert sich bei PCIe 5.0 und PCIe 6.0?
PCIe 5.0 überträgt 32 GT/s mit NRZ, PCIe 6.0 64 GT/s mit PAM4 und zusätzlichen Mechanismen wie FEC. PAM4 codiert mehrere Pegel und reduziert die vertikale Augenöffnung gegenüber NRZ. Daraus steigen Anforderungen an Rauschen, Linearität, Reflexionen und Messmethodik.
Welche Rolle spielt CXL?
CXL verwendet die elektrische PCIe-Basis, ergänzt aber Cache-, Speicher- und I/O-Protokolle. Die konkrete CXL-Generation, Topologie und Geräteklasse bestimmen die Validierung. Eine bestandene PCB-S-Parameter-Messung beweist weder Protokollfunktion noch Interoperabilität.
Welche Kanalmerkmale werden untersucht?
Einfügedämpfung, Rückflussdämpfung, Impedanzdiskontinuitäten, Übersprechen, Modenkonversion, Laufzeitunterschiede und Via-Resonanzen sind typische Größen. Die Grenzwerte stammen aus der Plattform- und Schnittstellenspezifikation, nicht aus einer universellen „AI-Server-PCB“-Tabelle.
Wie werden Simulation und Messung korreliert?
Materialdaten, Kupferrauheit, reale Leitergeometrie, Via- und Steckverbindermodelle werden in der Simulation dokumentiert. Nach Fertigung werden Coupons oder Teststrukturen gemessen. Abweichungen aktualisieren das Modell, bevor die nächste Revision freigegeben wird.
Was messen TDR, VNA, Oszilloskop und BERT bei einer Server-Backplane?
Die Geräte sind keine austauschbaren „SI-Tester“. Eine belastbare Prüfkette ordnet jeder Anforderung die passende Messgröße und Kalibrierung zu.
Wofür wird ein TDR eingesetzt?
Ein Zeitbereichsreflektometer zeigt Impedanzänderungen entlang einer Struktur und hilft, Diskontinuitäten an Leiterbreiten, Vias, Steckverbindern oder Übergängen zu lokalisieren. Ein Coupon-TDR überwacht die Fertigungsimpedanz, bildet aber nicht automatisch alle realen Leitungen und Steckverbinder ab.
Wofür wird ein VNA eingesetzt?
Ein Vektornetzwerkanalysator misst frequenzabhängige S-Parameter. Daraus lassen sich unter geeigneter Fixture- und De-Embedding-Strategie Einfüge- und Rückflussdämpfung, Übersprechen und weitere Kanaleigenschaften bestimmen. Portzahl und Frequenzbereich müssen zur Messaufgabe passen.
Was zeigt ein Hochbandbreiten-Oszilloskop?
Es erfasst aktive Signale, Augenbilder, Jitter und Versorgungstransienten. Tastkopf, Messpunkt und Masseanbindung dürfen den Prüfling nicht unzulässig belasten. Bei PAM4 sind geeignete Analyseverfahren und eine definierte Referenz erforderlich.
Wann wird ein BERT benötigt?
Ein Bitfehlerratentester erzeugt und bewertet Datenmuster unter kontrollierten Bedingungen. Er kann Empfänger- und Linkreserven untersuchen, ersetzt aber keine offizielle Compliance-Prüfung, wenn das Programm ein autorisiertes Verfahren oder Labor verlangt.
Welche Bare-Board-Tests braucht eine AI-Server-Leiterplatte?
Vor der Bestückung muss die komplexe Multilayer-Struktur elektrisch und fertigungstechnisch nachgewiesen werden. Diese Prüfungen betreffen die unbestückte Leiterplatte, nicht die Funktion des Servers.
Was prüft der elektrische Leiterplattentest?
Flying Probe oder Adaptertest prüfen Netze auf Unterbrechung und unerwünschte Verbindung entsprechend Netzliste und vereinbartem Verfahren. IPC-9252 kann als Vertragsbasis für die elektrische Prüfung unbestückter Leiterplatten dienen. Prüfspannung, Isolationsanforderung und Abdeckung werden spezifiziert.
Wie werden Innenlagenfehler erkannt?
AOI prüft geätzte Innenlagen vor dem Verpressen gegen die Fertigungsdaten. Nach der Laminierung sind diese Strukturen nicht mehr direkt optisch zugänglich. Registrierung und Laminierqualität werden zusätzlich über Coupons, Schliffbilder, Röntgen oder andere qualifizierte Methoden bewertet.
Welche Rolle spielen Schliffbilder und Coupons?
Schliffbilder können Lochkupfer, Ringbreite, Registrierung, Harzverschmierung, Mikrovias und Laminierqualität zeigen. Impedanz- und Zuverlässigkeitscoupons müssen den kritischen Aufbau repräsentieren. Anzahl und Position folgen Risiko und Vertrag, nicht einer pauschalen Stückzahl pro Panel.
Warum reicht ein 100-Prozent-E-Test nicht aus?
Der E-Test bestätigt elektrische Konnektivität zum Prüfzeitpunkt. Er erkennt keine grenzwertige Impedanz, unzureichende thermische Reserve, verdeckte Materialschwäche oder spätere Lötstellenprobleme. Deshalb wird er mit Fertigungs- und Zuverlässigkeitsnachweisen kombiniert.
Für komplexe Aufbauten sind die Multilayer-Leiterplattenfertigung und die Backplane-Leiterplattenfertigung getrennt gegen den konkreten Testplan zu bewerten.
Wie wird Power Integrity bei AI-Server-Mainboards und 48-V-Architekturen geprüft?
Einige moderne Rack- und Beschleunigerplattformen verteilen 48 V, andere verwenden 12 V oder proprietäre Zwischenbusse. Auf der Leiterplatte wandeln VRMs diese Spannung in niedrige, hochstromige Versorgungsschienen. Der Prüfplan muss die reale Topologie abbilden.
Welche PDN-Messungen sind sinnvoll?
Impedanz über Frequenz, Gleichspannungsabfall, Ripple, Lastsprungantwort, Einschaltsequenz und Übergangswiderstände sind typische Größen. Die Messmethode hängt davon ab, ob Eingangsbus, Zwischenkreis oder point-of-load-Schiene untersucht wird.
Wie wird Ripple korrekt gemessen?
Messbandbreite, Tastkopf, Masseverbindung und Messort werden festgelegt. Lange Masseleitungen können künstliche Störungen anzeigen. Ein geeigneter niederinduktiver Messanschluss nahe am Verbraucher verbessert die Aussagekraft.
Wie wird ein Lastsprung geprüft?
Lastamplitude, Anstiegszeit, Ausgangszustand und Wiederholrate müssen zur tatsächlichen Verbraucheranforderung passen. Gemessen werden Spannungseinbruch, Überschwingen, Einschwingzeit und gegebenenfalls Reglerstabilität. Ein CPU- oder GPU-Benchmark allein erzeugt keinen reproduzierbaren elektrischen Lastsprung.
Wie werden Hochstrompfade bewertet?
Spannungsabfall und Temperatur werden über Busbar, Steckverbinder, Pads, Viafelder und Kupferflächen verfolgt. Kelvin-Messungen und thermische Aufnahmen helfen, lokale Übergangswiderstände zu finden. Eine Dickkupfer-Leiterplatte kann Querschnitt schaffen, garantiert aber ohne Anschluss- und Wärmekonzept keine sichere Stromverteilung.
Wie wird die thermische Leistung eines AI-Server-PCB validiert?
Die Leiterplatte ist nur ein Teil des Kühlsystems. Verlustleistung, Kühlkörper, Cold Plate, Luft- oder Flüssigkeitsstrom, Gehäuse und Regelstrategie müssen im montierten Zustand zusammen geprüft werden.
Welche Temperaturen werden gemessen?
Neben Prozessoren und Beschleunigern sind VRMs, Steckverbinder, Stromschienenübergänge, optische Module, Switch-ASICs, Leiterplattenengstellen und Umgebungssensoren relevant. Grenzwerte stammen aus Bauteildaten, Materialfreigabe und Produktanforderung.
Wann eignet sich Thermografie?
Thermografie zeigt räumliche Temperaturverteilungen und hilft bei der Suche nach Hotspots. Emissionsgrad, Reflexion, Sichtzugang und Kalibrierung beeinflussen das Ergebnis. Verdeckte Bereiche benötigen Thermoelemente, integrierte Sensoren oder indirekte Messmethoden.
Wie wird Luft- oder Flüssigkeitskühlung geprüft?
Bei Luftkühlung werden Volumenstrom, Druck, Einlasstemperatur und Totzonen betrachtet. Bei Flüssigkeitskühlung sind Durchfluss, Druckverlust, Vor- und Rücklauftemperatur, Lecküberwachung und Cold-Plate-Anbindung relevant. Diese Systemprüfungen liegen typischerweise beim Plattformverantwortlichen.
Wie wird das thermische Modell verbessert?
Messdaten werden mit Simulation und Verlustleistungsannahmen verglichen. Abweichungen können aus Kontaktwiderständen, falscher Leistungszuordnung, Materialdaten oder Randbedingungen stammen. Das korrelierte Modell dient anschließend Varianten- und Fehlerfallbewertungen.
Welche mechanischen Tests sind für große AI-Server-PCBs relevant?
Große Multilayer, schwere Kühlkörper und steife Steckverbinder erzeugen Belastungen während Transport, Montage, Wartung und Temperaturwechsel. Die Testbedingungen müssen aus dem realen System entstehen.
Wie wird Leiterplattenverzug bewertet?
Wölbung und Verwindung werden an unbestückter PCB und gegebenenfalls während Reflow oder Systemmontage gemessen. Große BGAs und Stecker können zusätzliche lokale Koplanaritätsgrenzen benötigen. Eine pauschale Messung „jeder Serienkarte“ ist nur sinnvoll, wenn Vertrag und Risiko dies verlangen.
Wie werden Steckverbinder qualifiziert?
Einsteckkraft, Auszugskraft, Kontaktwiderstand, Mating-Zyklen, Verriegelung und SI-Verhalten werden nach Steckverbinder- und Systemspezifikation geprüft. Die PCB-Bohrungen, Pads und mechanische Abstützung gehören zur Bewertung.
Wann sind Schock- und Vibrationstests erforderlich?
Transportprofil, Rack-Montage, Servicehandling und Betriebsumgebung bestimmen den Test. Prüfaufbau, Befestigung, Massemodelle und Funktionsüberwachung müssen repräsentativ sein. Automobil- oder Luftfahrtnormen dürfen nicht ohne passenden Anwendungsbereich übernommen werden.
Wie werden Lötstellen unter Temperaturwechsel bewertet?
Temperaturprofil, Rampen, Verweilzeiten, Zyklenzahl und Überwachung werden aus Lebensdauerziel und Fehlermechanismus abgeleitet. IPC-9701 kann für die Charakterisierung von SMT-Lötstellen relevant sein, ersetzt aber keinen produktspezifischen Qualifikationsplan.
Wie wird Design for Test (DFT) bei einem AI-Server-PCB umgesetzt?
DFT verbindet Layout, Firmware, Fixture und Diagnose. Ziel ist nicht die maximale Zahl von Testpunkten, sondern eine definierte Abdeckung kritischer Fehler mit vertretbarer Testzeit.
Welche Testpunkte werden benötigt?
Versorgungsschienen, Reset, Takte, Managementbusse, Bootsignale, Programmierzugänge und ausgewählte Low-Speed-Netze sind typische Kandidaten. Hochgeschwindigkeitsleitungen erhalten nur dann direkte Testpunkte, wenn sie elektrisch qualifiziert und im Kanalmodell berücksichtigt sind.
Wie werden Testpunkte fixturegerecht platziert?
Padgröße, Raster, Zugang von Ober- oder Unterseite, Keep-outs, Bauteilhöhe, mechanische Abstützung und Nadellast werden mit dem Testhaus abgestimmt. Ein spät entworfener Nadeladapter kann auf einer dichten Backplane unzugängliche Netze nicht zurückholen.
Welche Diagnosefunktionen sollte Firmware unterstützen?
Kontrollierte Einschaltsequenzen, Sensorzugriff, Loopbacks, PRBS-Muster, Port-Isolation, Ereignisprotokolle und eindeutige Fehlercodes verkürzen die Ursachenanalyse. Produktionsmodi müssen sicher gegen unbeabsichtigte Nutzung im Feld geschützt werden.
Wie wird Testabdeckung dokumentiert?
Eine Testabdeckungsmatrix ordnet jedem Fehlermechanismus eine Methode zu: AOI, AXI, E-Test, ICT, Boundary Scan, Funktionstest oder Systemtest. Nicht abgedeckte Fehler werden sichtbar akzeptiert, durch Prozesskontrolle reduziert oder mit einer weiteren Methode geschlossen.
Wie funktioniert Boundary Scan/JTAG bei AI-Server-Mainboards?
IEEE 1149.1 definiert eine Test-Access-Port- und Boundary-Scan-Architektur. Kompatible digitale Bauteile stellen kontrollier- und beobachtbare Zellen an ihren Pins bereit, die über eine JTAG-Kette angesprochen werden.
Welche Fehler kann Boundary Scan erkennen?
Je nach Bauteilmodell und Netzstruktur lassen sich Unterbrechungen, Kurzschlüsse und bestimmte Cluster- oder Speicherverbindungen prüfen. Die tatsächliche Abdeckung hängt von kompatiblen Pins, Pull-ups, Bustreibern, Stromdomänen und Testmodellen ab.
Welche Fehler deckt JTAG nicht automatisch ab?
Analoge Netze, passive Werte, Hochgeschwindigkeits-Performance, Versorgungstransienten und Verbindungen ohne Boundary-Scan-Zellen bleiben ganz oder teilweise außerhalb der Abdeckung. Auch ein logisch erreichbarer Pin beweist keine ausreichende SI-Marge.
Was muss im Schaltplan vorgesehen werden?
TAP-Zugriff, Kettenreihenfolge, Pegel, Reset, Terminierung, Stromdomänen und Programmierkonflikte werden dokumentiert. BSDL-Dateien und Bauteilmodelle müssen verfügbar und zur eingesetzten Revision passend sein.
Kann JTAG für Bring-up und Programmierung genutzt werden?
Ja, sofern Bauteile und Sicherheitskonzept dies erlauben. FPGA-, CPLD- oder Controller-Programmierung, Registerzugriff und frühe Diagnose können den Bring-up beschleunigen. Produktionsschlüssel und geschützte Firmware erfordern jedoch klare Zugriffs- und Protokollregeln.
Wie werden AI-Server-PCBAs mit SPI, AOI, AXI, ICT und FCT geprüft?
Nach der Bestückung verschiebt sich der Fokus von der nackten Leiterstruktur auf Lotpaste, Bauteile, Lötstellen, Programmierung und Funktion.
Was prüft SPI?
Solder Paste Inspection misst Pastenvolumen, Höhe, Fläche und Versatz vor der Bestückung. Sie hilft, Druckprozess und Schablone zu steuern, erkennt aber keine späteren Bauteil- oder Reflowfehler.
Was prüfen AOI und AXI?
AOI erkennt sichtbare Bestückungs-, Polaritäts- und Lötstellenmerkmale. AXI kann verdeckte Anschlüsse unter BGA, LGA oder QFN sowie bestimmte Hohlräume und Brücken untersuchen. Beide Verfahren benötigen validierte Programme und Fehlalarmmanagement.
Wann sind ICT und Flying Probe sinnvoll?
ICT mit Adapter bietet in der Serie hohen Durchsatz, benötigt aber ausreichenden mechanischen Zugang. Flying Probe ist flexibler für Prototypen und kleine Stückzahlen, kann bei großen komplexen Baugruppen jedoch längere Testzeiten haben. Beide Verfahren prüfen nur die erreichbaren und im Programm definierten Eigenschaften.
Was gehört in einen Funktionstest?
Einschaltsequenz, Stromaufnahme, Managementschnittstellen, Speicher, Netzwerkports, Sensoren, Lüfter-/Pumpensteuerung und definierte Loopbacks sind typische Inhalte. Ein vollständiger AI-Workload ist nicht für jede Produktionsstufe nötig; ein schneller diagnostischer Test kann wirtschaftlicher und reproduzierbarer sein.
Wie verändert sich der Testplan von EVT über DVT und PVT bis zur Serie?
Entwicklungstests suchen Verständnis und Reserve, Produktionstests suchen bekannte Fehler schnell und reproduzierbar. Die Methoden dürfen deshalb nicht unverändert von einer Phase in die nächste kopiert werden.
Was ist im EVT wichtig?
Beim Engineering Validation Test stehen Bring-up, Messzugang, SI-/PI-Korrelation, Grundfunktion und Fehlerdiagnose im Vordergrund. Zusätzliche Sensoren und manuelle Messungen sind akzeptabel, solange Erkenntnisse dokumentiert werden.
Was wird im DVT geschlossen?
Design Verification Test bestätigt Leistung, Thermik, Mechanik, Schnittstellen und relevante Umweltbedingungen gegen die Produktspezifikation. Grenzfälle und Varianten werden geprüft. Offene Abweichungen benötigen Eigentümer und Abschlusskriterium.
Was beweist PVT?
Production Validation Test zeigt, dass Fertigungs-, Bestückungs- und Testprozess mit seriennahen Materialien, Prüfadaptern, Personal und Datenfluss reproduzierbar funktionieren. Fertigungsausbeute und Testzeit werden beobachtet, aber ein einzelnes gutes Los beweist noch keine Langzeitstabilität.
Wie wird der Serientest überwacht?
Grenzwerte, Referenzmuster, Prüfadapterwartung, Softwareversion, Kalibrierung, Fehlerraten und Reparaturcodes werden kontrolliert. Änderungen an Material, Firmware, Testprogramm oder Produktionsstandort lösen eine definierte Revalidierung aus.
Wie werden Testdaten zur Fehlerursache auf AI-Server-PCBs genutzt?
Ein einzelner Pass/Fail-Wert verbessert die Fertigung kaum. Wertvoll werden Tests, wenn Seriennummer, Materiallos, Prozessdaten, Messkurven und Reparaturbefund zusammengeführt werden.
Welche Daten müssen miteinander verknüpft werden?
PCB-Los, Stack-up-Revision, Impedanzcoupon, Bestückungslinie, Pastendruck, Reflowprofil, AXI-Befund, ICT/JTAG/FCT-Ergebnis, Firmware und Systemtest gehören zu einer eindeutigen Seriennummer oder Losstruktur.
Wie wird ein SI-Fehler eingegrenzt?
Zuerst wird zwischen PCB-Kanal, Steckverbinder, Bauteil, Referenztakt, Stromversorgung und Firmware unterschieden. TDR/VNA, Loopback, Porttausch und Vergleich mit einem Referenzgerät können die Ursache eingrenzen. Ein schlechtes Augenbild allein benennt den Fehlerort nicht.
Wie wird ein PI- oder Thermikfehler eingegrenzt?
Spannungsabfall, Ripple, Lastsprung, Stromverteilung und Temperatur werden zeitlich korreliert. Ein Hotspot kann Ursache oder Folge eines elektrischen Problems sein. Kontaktwiderstand, Regelstabilität und Kühlpfad werden getrennt überprüft.
Wie werden Reparaturdaten zur Verbesserung der Fertigungsausbeute genutzt?
Fehlercodes müssen spezifisch genug sein, um Design-, Material-, Druck-, Bestückungs-, Löt- und Testfehler zu trennen. Pareto-Analysen zeigen wiederkehrende Muster. Prozessänderungen werden anschließend mit denselben Messgrößen verifiziert.
Wie lassen sich Prüfkosten und Testabdeckung bei AI-Server-PCBs optimieren?
Mehr Tests sind nicht automatisch besser. Ziel ist eine risikobasierte Kombination, die kritische Fehler früh findet, unnötige Doppelprüfungen vermeidet und in der Serie ausreichend schnell bleibt.
Welche Tests sollten früh stattfinden?
Stack-up-, SI-/PI- und DFT-Prüfungen gehören vor das Layout-Freeze. Innenlagen-AOI, elektrische Bare-Board-Prüfung und Couponmessung verhindern, dass fehlerhafte PCBs bestückt werden. Frühe Fehler sind meist günstiger zu korrigieren als Systemausfälle.
Wann ist 100-Prozent-Prüfung sinnvoll?
Kritikalität, Fehlerwahrscheinlichkeit, Erkennbarkeit und Testkosten bestimmen den Umfang. Elektrische Netzprüfung kann vollständig gefordert sein, während zerstörende Schliffbilder nur Stichproben oder Coupons betreffen. Eine pauschale 100-Prozent-Forderung ist bei zerstörenden oder sehr langen Tests nicht sinnvoll.
Wie werden redundante Tests erkannt?
Die Testabdeckungsmatrix zeigt, wenn mehrere Verfahren denselben Fehler prüfen. Redundanz kann bei kritischen Merkmalen gewollt sein, muss aber begründet werden. Testdaten sollten zeigen, ob eine Stufe zusätzliche Fehler findet oder nur bereits bekannte Befunde wiederholt.
Wie beeinflusst DFT die Fixture-Kosten?
Guter mechanischer Zugang, standardisierte Schnittstellen, JTAG-Abdeckung und diagnostische Firmware können Adapterkomplexität und Debugzeit reduzieren. Die Einsparung ist projektspezifisch und sollte über Testzeit, Fixture-Lebensdauer, Reparaturquote und Stückzahl kalkuliert werden.
Welche Normen und Compliance-Verfahren gelten für AI-Server-PCB-Tests?
Es gibt keine einzelne Norm „AI Server PCB Testing“. Der Testplan kombiniert Leiterplatten-, Bestückungs-, Schnittstellen- und Produktspezifikationen.
Welche IPC-Dokumente können relevant sein?
IPC-6012 und IPC-A-600 können Fertigung und Abnahme starrer Leiterplatten unterstützen, IPC-9252 die elektrische Prüfung unbestückter PCBs, IPC-A-610 die Abnahme bestückter Baugruppen und IPC-9701 die Charakterisierung von SMT-Lötstellen unter Temperaturwechsel. Ausgabe, Klasse und Anwendung werden vertraglich festgelegt.
Welche Rolle spielt IEEE 1149.1?
IEEE 1149.1 definiert TAP und Boundary-Scan-Architektur. Die Norm schafft eine technische Grundlage, garantiert aber keine bestimmte Abdeckung auf einer konkreten Baugruppe. Diese wird aus Schaltung, Bauteilmodellen und Testprogramm ermittelt.
Was bedeutet PCIe-Compliance?
Formale PCIe-Compliance folgt den aktuellen PCI-SIG-Verfahren, Fixtures und Programmbedingungen. Interne TDR-, VNA- oder BERT-Messungen sind wertvolle Entwicklungsnachweise, dürfen aber nicht ohne entsprechende Teilnahme und Prüfung als offizielle Compliance bezeichnet werden.
Welche Umweltstandards gelten?
Temperatur, Feuchte, Vibration, Schock und Transport werden aus Produktanforderung, Kundenvertrag und Einsatzumgebung abgeleitet. Rechenzentrums-, Telekom-, Automobil- oder Luftfahrtnormen sind nicht austauschbar.
Wie wählt man einen Fertigungs- und Testpartner für AI-Server-PCBs aus?
Eine lange Geräteliste ist kein vollständiger Eignungsnachweis. Entscheidend ist, ob der Partner die konkrete Baugruppe, Schnittstelle, Leistungsarchitektur und Serienmenge mit dokumentierter Messmethodik abdecken kann.
Welche Fragen sollte der Einkauf stellen?
- Welche Prüfungen gelten für Bare Board, PCBA und System jeweils?
- Welche SI-/PI-Messungen werden intern durchgeführt und welche extern?
- Welche Fixture-, De-Embedding- und Kalibrierverfahren werden verwendet?
- Wie wird JTAG-Abdeckung berechnet und dokumentiert?
- Welche Testdaten werden je Seriennummer geliefert?
- Welche formalen Compliance-Aussagen sind tatsächlich autorisiert?
Welche Nachweise sollte ein Anbieter vorlegen?
Ein auftragsbezogener DFM-/DFT-Bericht, Beispielmesskurven, eine Testabdeckungsmatrix, ein Kalibrierkonzept, ein Prüfadapterplan, Fehlercodes und ein Vorschlag für EVT/DVT/PVT sind aussagekräftiger als allgemeine Werbung mit angeblicher Komplettprüfung.
Wo müssen Fähigkeitsgrenzen offengelegt werden?
Maximale Boardgröße, Lagenzahl, Material, Fixture-Zugang, VNA-Portzahl, Frequenzbereich, Tastkopfbandbreite, Hochstromlast, Kühlprüfstand und Softwareintegration können Grenzen setzen. Externe Laborleistungen müssen im Angebot sichtbar sein.
Wie wird die Serienfähigkeit bewertet?
Testzeit, Adapterwartung, Golden-Sample-Strategie, Ersatzteilverfügbarkeit, Datenrückverfolgbarkeit und Reaktion auf Drift sind zentrale Kriterien. Ein Laboraufbau für einen Prototyp ist nicht automatisch ein wirtschaftlicher Serientest.
Welche Angaben gehören in eine RFQ für AI-Server-PCB-Tests?
Eine technisch vergleichbare Anfrage trennt Fertigung, Bestückung, Testentwicklung, Fixture und laufende Serienprüfung.
Welche Design- und Produktdaten werden benötigt?
Schaltplan, Layoutdaten, Stack-up, Netzliste, BOM, Baugruppenabmessungen, Steckverbinder, kritische Kanäle, Versorgungstopologie, Kühlung, Firmwarestatus und mechanisches Modell gehören je nach Prüfumfang in das freigegebene Datenpaket.
Welche SI-/PI-Anforderungen müssen enthalten sein?
Schnittstellengeneration, Kanalgrenzen, Messpunkte, S-Parameter- oder TDR-Ziel, Fixture/De-Embedding, Versorgungsschienen, Lastprofile, Ripplebandbreite, Transientenkriterien und Temperaturbedingungen werden eindeutig genannt.
Welche DFT- und Produktionstestdaten sind wichtig?
Gewünschte Testpunktabdeckung, JTAG-Geräte und BSDL-Daten, Programmierumfang, ICT/Flying-Probe/FCT-Ziele, erwartete Testzeit, Fixture-Menge, Serienvolumen und Datenformat müssen feststehen.
Welche Nachweise und Verantwortlichkeiten gehören ins Angebot?
Testplan, Testabdeckungsmatrix, Messberichte, Rohdaten, Kalibrierung, Referenzmuster, Fehlermanagement, Reparaturgrenzen, formale Compliance, externe Laborleistungen und Freigabeinstanz werden getrennt kalkuliert und bestätigt.
Wie unterstützt HILPCB die DFM-/DFT-Prüfung für AI-Server-Mainboards und Backplanes?
Senden Sie HILPCB den freigegebenen Stack-up, Fertigungsdaten, Netzliste, Impedanzanforderungen, Bohr- und Backdrill-Matrix, kritische Strompfade, gewünschte Bare-Board-Prüfungen, Bestückungsdaten und DFT-Ziele. Für PCBA-Angebote werden zusätzlich BOM, Pick-and-Place, Programmierdaten, Testzugänge und ein vorläufiger Funktionstest benötigt.
Eine auftragsbezogene Prüfung kann folgende Punkte abdecken:
- Herstellbarkeit von Multilayer-, Via-, Backdrill- und Impedanzstrukturen;
- Coupon-, Schliffbild-, TDR- und elektrische Bare-Board-Prüfstrategie;
- DFT-Rückmeldung zu Testpunkten, JTAG-Zugang und Fixture-Keep-outs;
- Vorschlag für SPI, AOI, AXI, Flying Probe, ICT oder FCT entsprechend Stückzahl und Zugang;
- Trennung interner Fertigungsnachweise von externen SI-/PI- oder Compliance-Leistungen;
- erkennbare Kosten-, Testzeit- und Verantwortungsgrenzen vor Angebotsfreigabe.
HILPCB kann PCB-/PCBA-Fertigbarkeit und den angebotenen Prüfumfang anhand der bereitgestellten Daten bewerten. Plattformarchitektur, aktive PCIe/CXL-Compliance, Firmwarefunktion, Systemkühlung und Endproduktqualifikation verbleiben beim Auftraggeber beziehungsweise den dafür autorisierten Partnern. Reichen Sie das vollständige Paket über die Angebotsanfrage für Leiterplatten ein. Für frühe Builds kann eine Prototypenbestückung in kleiner Stückzahl in die DFT- und Bring-up-Planung einbezogen werden.
Häufig gestellte Fragen zum Testen von AI-Server-PCBs
Welche Tests sind für eine AI-Server-Backplane am wichtigsten?
Das hängt von ihrer Funktion ab. Typisch sind elektrische Bare-Board-Prüfung, Impedanz- und Kanalvalidierung, Steckverbinderprüfung, Power-Integrity-Messungen sowie PCBA- und Systemfunktion. Die Methoden werden aus den kritischen Fehlermechanismen abgeleitet.
Reicht ein TDR-Test für PCIe 5.0 oder PCIe 6.0 aus?
Nein. TDR bewertet Impedanzverläufe und lokalisiert Diskontinuitäten. Für eine vollständige Kanalbewertung können VNA-S-Parameter, aktive Messungen, BERT und protokoll- beziehungsweise compliancebezogene Verfahren erforderlich sein.
Was ist der Unterschied zwischen PCB-E-Test und ICT?
Der PCB-E-Test prüft die unbestückte Leiterplatte auf Unterbrechungen und Kurzschlüsse. ICT prüft eine bestückte Baugruppe über zugängliche Testpunkte und kann Bauteile oder Netzparameter einbeziehen. Beide benötigen unterschiedliche Daten und Fixtures.
Kann AXI Innenlagenfehler einer Backplane vollständig erkennen?
Nein. Innenlagen werden vor dem Verpressen typischerweise mit AOI geprüft. Röntgen kann bestimmte Registrierung-, Via- oder Baugruppenmerkmale untersuchen, ersetzt aber nicht alle Innenlagen-, Schliffbild- und elektrischen Prüfungen.
Warum ist 48-V-Power-Integrity bei AI-Servern relevant?
48 V reduziert für eine gegebene Leistung den Verteilungsstrom gegenüber 12 V und wird in bestimmten Hochleistungsplattformen eingesetzt. Lokale VRMs erzeugen dennoch sehr hohe Ströme bei niedriger Spannung. Der Test muss die tatsächlich verwendete Architektur prüfen.
Wie wird Ripple an GPU- oder CPU-Versorgungsschienen gemessen?
Mit definierter Bandbreite, geeignetem Tastkopf und niederinduktivem Messanschluss nahe am Verbraucher. Messschleifen, ungeeignete Masseleitungen oder falsche Lastzustände können das Ergebnis verfälschen.
Was kann Boundary Scan/JTAG auf einem AI-Server-Mainboard prüfen?
Bei kompatiblen Bauteilen und geplanter TAP-Kette kann JTAG digitale Verbindungen, bestimmte Speicher- oder Clusterstrukturen, Programmierung und Bring-up unterstützen. Analoge Netze, SI-Marge und nicht scanbare Verbindungen bleiben teilweise oder vollständig unbedeckt.
Wann ist Flying Probe besser als ein Nadelbettadapter?
Flying Probe ist flexibel für Prototypen und kleine Stückzahlen, weil kein komplexer Adapter nötig ist. Ein Nadelbettadapter kann bei hohen Stückzahlen schneller und wirtschaftlicher sein, benötigt aber ausreichenden Testpunktzugang und Anfangsinvestition.
Welche Rolle spielt DFT bei der Kostensenkung?
DFT kann Testzugang, Diagnose und Fixture vereinfachen und Fehler früher sichtbar machen. Der wirtschaftliche Nutzen hängt von Stückzahl, Testzeit, Fehlerbild und Reparaturprozess ab und sollte projektspezifisch kalkuliert werden.
Muss jede AI-Server-PCB einen vollständigen Systemlasttest durchlaufen?
Nicht zwingend. Entwicklung und Qualifikation benötigen umfangreiche Last- und Grenztests. In der Serie kann ein kürzerer diagnostischer Funktionstest ausreichend sein, wenn seine Abdeckung gegen den Qualifikationsplan nachgewiesen wurde.
Wer darf offizielle PCIe-Compliance bestätigen?
Die Aussage muss dem aktuellen PCI-SIG-Compliance-Programm entsprechen. Interne Entwicklungsprüfungen sind nicht automatisch eine formale Compliance-Bestätigung. Auftraggeber und Testpartner müssen den geforderten Status vorab klären.
Welche Daten beschleunigen ein Angebot für AI-Server-PCB-Tests?
Stack-up, Fertigungsdaten, Netzliste, Schnittstellengeneration, Kanal- und PDN-Ziele, Testzugänge, JTAG-Daten, BOM, Firmwarestatus, Prüfumfang, Stückzahlen, Fixtures und gewünschte Berichte reduzieren Rückfragen.
Fazit: AI-Server-PCB-Tests brauchen klare Ebenen und messbare Nachweise
Ein belastbarer AI-Server-Testplan ist keine Sammlung möglichst vieler Geräte. Er trennt Bare Board, PCBA, Hochgeschwindigkeitskanal, Power Integrity, Thermik, Mechanik und Systemfunktion und ordnet jeder Anforderung einen messbaren Nachweis, eine Prüfstufe und einen Verantwortlichen zu.
Die größte Hebelwirkung entsteht vor dem Layout-Freeze: Stack-up und Kanäle werden modelliert, Coupons und Messzugänge definiert, JTAG und Testpunkte geplant und die spätere Serienstrategie berücksichtigt. Nach Fertigung werden Messdaten mit Simulation und Prozessdaten korreliert. So wird aus einem komplexen AI-Server-Mainboard oder einer Backplane eine prüfbare, diagnostizierbare und reproduzierbar fertigbare Baugruppe.