Boundary Scan/JTAG prüft bei einer Wechselrichter-PCB vor allem digitale Verbindungen an Bauteilen mit IEEE-1149.x-fähigen Pins. Das Verfahren kann Leiterbahnunterbrechungen, Kurzschlüsse, falsche Bestückung und bestimmte Verbindungen unter BGA-Gehäusen erkennen, ohne jeden Netzknoten mit einer mechanischen Prüfnadel zu kontaktieren. Es eignet sich außerdem für Debugzugang und In-System-Programmierung, sofern Hardware, BSDL-Dateien, Bootpfad und Sicherheitskonzept darauf ausgelegt sind.
Boundary Scan prüft jedoch weder die Hochvolt-Isolation noch den Wirkungsgrad, die Leistungsstufe, den Netzschutz oder die Anti-Islanding-Funktion eines vollständigen Wechselrichters. Diese Eigenschaften benötigen eigene elektrische, funktionale, Sicherheits- und Konformitätsprüfungen. Eine belastbare DFT-Strategie trennt deshalb digitale Strukturtests von ICT, Flying Probe, Funktionstest, Hochspannungsprüfung und Systemvalidierung.
Bei Solar-, Speicher- und Windenergie-Wechselrichtern kommt eine weitere Grenze hinzu: JTAG-Controller, Fixture und Bediener dürfen nicht unkontrolliert mit Zwischenkreis, Netzseite oder Gate-Treiber-Potenzialen verbunden werden. Testzustand, Entladung, sichere Trennung, Erdung und zulässige Einspeisung müssen bereits im DFT-Konzept festgelegt sein.
Boundary Scan/JTAG in Kürze
- Boundary Scan nutzt einen Test Access Port und Boundary-Scan-Zellen kompatibler ICs, um digitale Pins gezielt anzusteuern und einzulesen.
- BSDL-Dateien beschreiben die gerätespezifische Scan-Implementierung; Datenblatt, BSDL-Revision und reale Bauteilrevision müssen zusammenpassen.
- Hohe Testabdeckung entsteht durch DFT: vollständige Scan-Kette, zugänglicher TAP, definierte Pull-Widerstände, sichere Bootzustände und kontrollierbare Nachbarbauteile.
- BGA-Verbindungen können elektrisch geprüft werden, wenn beide Seiten beziehungsweise die Testarchitektur genügend steuer- und beobachtbare Knoten bereitstellen.
- Non-JTAG-Bauteile lassen sich teilweise über Cluster-Tests, Speicherzugriffe oder benachbarte Boundary-Scan-Pins einbeziehen; vollständige Abdeckung ist nicht garantiert.
- TAP-Takt und Pegel müssen zur Kette passen. Terminierung und Signalintegrität werden aus Controller, Kabel, Fixture und Leiterplatte abgeleitet.
- Hochvolt- und Leistungsbereiche bleiben beim Boundary-Scan-Test in einem definierten sicheren Zustand. JTAG ist kein Ersatz für Isolations-, Hipot- oder Schutzprüfung.
- Anti-Islanding, Leistungsfaktor, THD, MPPT, Wirkungsgrad und thermische Leistung werden im Funktionstest oder auf Systemebene nachgewiesen, nicht durch das JTAG-Protokoll.
- Test Coverage wird netz- und fehlerbezogen dokumentiert; eine pauschale Prozentangabe ohne Abdeckungsmodell ist nicht belastbar.
- Ein vollständiges RFQ enthält Netzliste, BSDL/SVF/STAPL-Daten, Kettenplan, Spannungsdomänen, Sicherheitszustand, Fixture-Schnittstelle und gewünschte Ergebnisdaten.
Inhaltsverzeichnis
- Boundary Scan bei Wechselrichter-PCBs richtig einordnen
- JTAG-TAP und Scan-Kette für DFT planen
- BSDL-Dateien und Bauteilrevisionen prüfen
- BGA- und Digitalverbindungen mit Boundary Scan testen
- Non-JTAG-Bauteile und Speicher einbeziehen
- Hochvolttrennung und sichere Testzustände festlegen
- Boundary Scan, ICT, Flying Probe und FCT vergleichen
- Firmware und Speicher über JTAG programmieren
- Test Coverage und Fehlerdiagnose dokumentieren
- Erstbemusterung und Serienprüfung aufbauen
- Inverter-Normen und JTAG-Grenzen verstehen
- Wechselrichter-PCBA mit HILPCB anfragen
- RFQ-Checkliste für Boundary Scan/JTAG
- Häufig gestellte Fragen
Was prüft Boundary Scan bei einer Wechselrichter-PCB?
IEEE-1149.1-kompatible Bauteile enthalten eine serielle Testlogik und Boundary-Scan-Zellen zwischen Kernlogik und ausgewählten Pins. Im Testmodus kann das System Ausgangswerte setzen und Eingangswerte erfassen. Daraus lassen sich elektrische Verbindungen zwischen digitalen Bauteilen sowie bestimmte angeschlossene Komponenten prüfen.
Welche Fehler kann ein JTAG-Verbindungstest erkennen?
Typische Ziele sind offene Leitungen, Kurzschlüsse zwischen steuerbaren Netzen, Stuck-at-Zustände, falsche Widerstandsbestückung, nicht reagierende Geräte, Fehler in der Scan-Kette und bestimmte BGA-Lötverbindungsfehler. Welche Fehler tatsächlich erkannt werden, hängt von Boundary-Scan-Zellen, Pin-Funktion, Netzstruktur, Pull-Widerständen, Schutzbeschaltung und erreichbaren Testzuständen ab.
Was kann Boundary Scan nicht prüfen?
Nicht direkt nachgewiesen werden unter anderem Isolationsfestigkeit, Kriech- und Luftstrecken, Leistungshalbleiter unter Last, Gate-Treiber-Desaturation, Strommessgenauigkeit, Netzsynchronisation, Anti-Islanding, THD, Wirkungsgrad, thermische Reserve und Lebensdauer. Auch eine elektrisch leitende BGA-Verbindung ist damit nicht automatisch metallurgisch oder mechanisch qualifiziert.
Warum ist Boundary Scan für dichte Inverter-Control-Boards nützlich?
DSP, FPGA, SoC, Speicher und Kommunikationsbauteile sitzen häufig in BGA- oder Fine-Pitch-Gehäusen. Viele Netze sind nach der Bestückung für ICT-Nadeln unzugänglich. Boundary Scan nutzt die vorhandenen IC-Pins als virtuelle Testpunkte und reduziert dadurch den Bedarf an physischem Zugang, sofern die Schaltung von Anfang an testbar ausgelegt wurde.
JTAG-TAP und Scan-Kette für Wechselrichter-PCBs planen
Der Test Access Port umfasst typischerweise TCK, TMS, TDI, TDO und optional TRST. Mehrere Geräte können in einer seriellen Kette verbunden werden: TDO eines Geräts führt zu TDI des nächsten, während TCK und TMS gemeinsam verteilt werden.
Welche Signale müssen am JTAG-Stecker zugänglich sein?
Neben TAP-Signalen werden definierte Masse, Referenzspannung beziehungsweise Pegelinformation und gegebenenfalls Reset, Bootsteuerung oder sichere Hilfsversorgung benötigt. Pinout, Steckerkeying, maximale Spannung und zulässige Einspeiserichtung müssen dokumentiert sein. Ein verbreiteter 10- oder 20-poliger Stecker ist kein Qualitätsnachweis; entscheidend ist das eindeutige, sichere Pinout.
Wie wird eine robuste Scan-Kette aufgebaut?
Alle Geräte werden in der vorgesehenen Reihenfolge dokumentiert, Bypass-Verhalten und Instruction Register werden berücksichtigt und nicht bestückte Varianten erhalten definierte Kettenoptionen. Widerstandsoptionen oder Multiplexer können Varianten ermöglichen, dürfen aber keine schwebenden Eingänge oder schwer diagnostizierbaren Unterbrechungen erzeugen.
TCK, TMS und TDO benötigen kontrollierte Signalführung. Taktfrequenz und Terminierung werden für den realen Controller, das Fixture, Kabel und die gesamte Kettenlänge verifiziert. Pauschale Widerstandswerte oder maximale JTAG-Takte aus einem fremden Board werden nicht übernommen.
Wie werden Boot- und Reset-Pins DFT-gerecht ausgelegt?
Testmodus, Bootstraps, Watchdog, Power-on-Reset und sichere Ausgangszustände müssen zusammenpassen. Boundary Scan darf Gate-Treiber, Relais, Lüfter oder Kommunikationsausgänge nicht ungewollt aktivieren. Pull-up/-down-Netzwerke werden so ausgelegt, dass Normalbetrieb und Testbetrieb eindeutig bleiben.
Sollte eine große Inverter-PCB mehrere JTAG-Ketten verwenden?
Mehrere Ketten können Diagnose, Testzeit, Spannungsdomänen und Varianten vereinfachen. Sie erhöhen jedoch Stecker-, Multiplexer- und Fixture-Komplexität. Die Aufteilung folgt Geräteanzahl, Scanlänge, Domain-Grenzen, Sicherheitszuständen und Reparaturstrategie statt einer festen maximalen Kettenlänge.
BSDL-Dateien und Bauteilrevisionen für JTAG prüfen
BSDL steht für Boundary Scan Description Language. Die Datei beschreibt unter anderem TAP-Instruktionen, Boundary-Register, Pinzuordnung und Zellentypen eines konkreten Geräts. Ohne passende, validierte BSDL-Datei kann eine Testsoftware die Boundary-Scan-Fähigkeiten nicht zuverlässig modellieren.
Woher kommt eine belastbare BSDL-Datei?
Bevorzugt vom Bauteilhersteller für exakte Bestellnummer, Gehäuse und Siliziumrevision. Dateien aus inoffiziellen Sammlungen werden gegen Herstellerdaten und reale IDCODEs geprüft. Eine BSDL-Datei für ein ähnliches Package oder eine frühere Revision darf nicht ungeprüft verwendet werden.
Welche BSDL-Probleme treten bei der Testentwicklung auf?
Mögliche Probleme sind falsche Pinzuordnung, abweichende IDCODEs, nicht implementierte optionale Instruktionen, spezielle Zellen, geänderte Compliance-Pins oder unvollständig beschriebene differenzielle Signale. Syntaxprüfung allein beweist nicht, dass Datei und reales Gerät übereinstimmen.
Welche Projektdaten müssen versionsgeführt werden?
BSDL, Netzliste, BOM, PCB-Revision, Chain Order, Testprojekt, Pin Constraints, SVF/STAPL-Dateien, Firmware, Grenzwerte und Fixture-Revision. Ein späterer Bauteilersatz kann die Scan-Kette oder Coverage verändern und benötigt deshalb eine geregelte Änderungsprüfung.
BGA-Verbindungen auf Inverter-PCBs mit Boundary Scan testen
Boundary Scan ist besonders wertvoll, wenn Leiterbahnen zwischen zwei testfähigen BGA-Bauteilen liegen. Ein Ausgang treibt ein Testmuster, die Gegenstelle liest es ein. Aus mehreren Mustern lassen sich Opens und Kurzschlüsse isolieren.
Welche BGA-Netze erreichen eine hohe Testabdeckung?
Digitale Punkt-zu-Punkt-Netze mit Boundary-Scan-Zellen an beiden Enden sind gut geeignet. Busse können ebenfalls effizient geprüft werden, wenn Treiberzustände, Terminierungen, Pegel und angeschlossene Geräte kontrollierbar sind. Analoge Pins, Power/Ground, dedizierte Clockpfade und bestimmte High-Speed-Pins besitzen häufig eingeschränkte oder keine klassische Boundary-Zelle.
Prüft JTAG die Qualität einer BGA-Lötstelle vollständig?
Nein. Ein bestandener Verbindungstest zeigt elektrische Leitfähigkeit im Testzustand. Er beweist nicht Void-Verteilung, intermetallische Ausbildung, mechanische Festigkeit oder Verhalten unter Temperaturwechsel und Vibration. Röntgen, Prozessdaten, Funktionstest und gegebenenfalls Qualifikation beantworten andere Fragen.
Welche Rolle spielt IEEE 1149.6?
IEEE 1149.6 erweitert Boundary-Scan-Testmöglichkeiten für bestimmte AC-gekoppelte und differenzielle Netze, wenn die beteiligten Pins und Geräte diese Funktionen unterstützen. Die bloße Existenz eines Hochgeschwindigkeitspaars reicht nicht; BSDL, Beschaltung und Testwerkzeug müssen kompatibel sein.
Non-JTAG-Bauteile, Speicher und Peripherie testen
Nicht jedes Bauteil besitzt Boundary-Scan-Zellen. Trotzdem können testfähige Nachbarpins bestimmte Cluster ansteuern und beobachten. Beispiele sind Speicher, Logik, Register, einfache ADC/DAC-Schnittstellen, I²C-/SPI-Peripherie oder LED-/Relaispfade im sicheren Niederspannungsbereich.
Was ist ein Boundary-Scan-Cluster-Test?
Ein JTAG-fähiges Gerät erzeugt Signale für ein nicht JTAG-fähiges Bauteil und liest dessen Reaktion über andere kontrollierbare Pins. Testmodell und Vektoren müssen Funktion, Richtung, Timing und sichere Zustände der Komponente berücksichtigen. Cluster-Tests sind bauteilspezifisch und keine automatische Eigenschaft der Scan-Kette.
Wie werden DDR- oder parallele Speicherverbindungen geprüft?
Je nach Plattform über Boundary-Scan-Verbindungstest, Controllerzugriff, Memory Built-in Self-Test oder Kombinationen. Klassischer Boundary Scan arbeitet langsam und bewertet nicht das Hochgeschwindigkeits-Timing des Speichers. Training, Eye Margin und dynamische Signalintegrität benötigen funktionale oder spezialisierte Tests.
Können analoge Messpfade mit JTAG geprüft werden?
Teilweise lassen sich Schalter, Enable-Signale, Multiplexer oder digitale ADC-Schnittstellen kontrollieren. Messgenauigkeit, Offset, Gain, Bandbreite, Isolation und Sensorfunktion werden jedoch mit kalibrierten Stimuli und Messmitteln geprüft. Ein digitales Registerresultat ersetzt keine analoge Genauigkeitsprüfung.
Hochvolttrennung und sichere JTAG-Testzustände festlegen
Wechselrichter kombinieren Schutzkleinspannung, Zwischenkreis, Netzpotenzial, isolierte Gate-Treiber und Kommunikationsschnittstellen. Ein Boundary-Scan-Fixture darf diese Domänen nicht unbeabsichtigt verbinden. Vor Testbeginn müssen Energiequellen getrennt, Kondensatoren entladen und zulässige Restspannungen geprüft sein.
Darf Boundary Scan bei eingeschaltetem Zwischenkreis laufen?
Nur wenn ein speziell qualifiziertes Testkonzept dies ausdrücklich vorsieht. Der Normalfall für Strukturtest ist ein sicherer Niederspannungszustand ohne aktive Leistungspfadenergie. Ein gewöhnlicher JTAG-Adapter ist weder Hochvolt-Messgerät noch Schutztrennung.
Wie werden unterschiedliche I/O-Spannungsdomänen behandelt?
Controller und Pegelreferenz müssen die jeweilige Domain unterstützen. Pegelwandler, isolierte Adapter oder getrennte Ketten können erforderlich sein. Testsoftware muss verhindern, dass ein unversorgter IC über Signalleitungen rückgespeist wird oder Ausgänge gegeneinander treiben.
Welche DFT-Punkte sind in Hochvoltbereichen kritisch?
Testpads, Stecker, Fixture-Pins und Leiterbahnen dürfen Kriech-/Luftstrecken, Isolationsbarrieren und Beschichtungsanforderungen nicht verschlechtern. Testzugang wird außerhalb gefährlicher Zonen bevorzugt. Schutzabstände werden aus anwendbarer Geräte- und Isolationsnorm, Verschmutzungsgrad, Spannung und Materialsystem abgeleitet.
Wie wird ein sicherer Testablauf dokumentiert?
Mit freigegebener Arbeitsanweisung für Identifikation, Verriegelung, Entladung, Spannungsprüfung, Anschlussreihenfolge, zulässige Hilfsversorgung, Test, Abklemmen und Fehlerfall. Fixture und Software sollten gefährliche Zustände technisch verhindern, nicht nur durch Bedienerhinweis vermeiden.
Boundary Scan, ICT, Flying Probe und FCT vergleichen
Kein Verfahren deckt alle Fehler einer Inverter-PCBA ab. Eine wirtschaftliche Strategie ordnet jedem Risiko eine passende Prüfung zu und vermeidet Doppelabdeckung ohne Nutzen.
| Prüfverfahren | Starke Seite | Typische Grenze | Geeignete Phase |
|---|---|---|---|
| Boundary Scan/JTAG | Digitale Interconnects, BGA-Zugang, Kettenprüfung, Programmierung | Benötigt DFT und kompatible Geräte; keine Leistungs-/Isolationsprüfung | Prototyp, NPI, Serie, Diagnose |
| Flying Probe | Flexible elektrische Prüfung ohne kundenspezifisches Nadelbett | Längere Testzeit, begrenzter Zugang, keine vollständige Dynamik | Prototyp und kleine Lose |
| ICT | Schneller Test zugänglicher Netze und Bauteilwerte | Fixture-Kosten und Testpunktbedarf | stabile mittlere/große Serien |
| AOI | Sichtbare Bestückung, Polarität, Lötbild | Keine verdeckten BGA-Verbindungen und keine elektrische Funktion | nach Bestückung/Reflow |
| Röntgen/AXI | Verdeckte Lötstellen und interne Geometrie | Kein vollständiger elektrischer oder funktionaler Nachweis | BGA/QFN und Risikoinspektion |
| Funktionstest | Betriebsnahe Hardware- und Softwarefunktionen | Diagnose kann unscharf sein; benötigt sichere Stimuli und Lasten | NPI und Serie |
| Hipot/Isolation | Isolationsfestigkeit nach definierter Methode | Prüft keine digitale Logik | Sicherheits-/Produktionsstufe |
Wann ersetzt Boundary Scan physische Testpunkte?
Nur auf Netzen, die über geeignete Boundary-Zellen ausreichend steuer- und beobachtbar sind. Versorgung, Analog, programmierbare Optionen, Reparaturzugang und bestimmte Diagnoseknoten benötigen weiterhin Pads oder Stecker. Testpunktreduktion wird aus einem Coverage-Bericht abgeleitet, nicht pauschal beschlossen.
Wie werden die Verfahren in der Serie kombiniert?
Beispielsweise AOI/Röntgen für Montagebefunde, Boundary Scan für digitale Struktur, Programmierung mit Verifikation, ICT oder Flying Probe für übrige Niederspannungsnetze und FCT für Regelung, Kommunikation und Sensorpfade. Hochvolt- und Sicherheitsprüfungen bleiben separat verriegelt.
Firmware und Speicher über JTAG programmieren
JTAG kann Mikrocontroller, FPGA-Konfiguration, Flash oder CPLD programmieren, wenn Gerät, Tool und Sicherheitsprozess dies unterstützen. Programmierung und Boundary-Scan-Test können dieselbe Fixture-Schnittstelle nutzen, bleiben aber getrennte Prozessschritte mit eigenen Dateien und Ergebnissen.
Welche Programmdaten müssen freigegeben sein?
Binär-, SVF-, STAPL- oder herstellerspezifische Datei, Zielgerät, Speicheradresse, Fuse-/Lock-Konfiguration, Versions-ID, Prüfsumme, Verifikationsmethode und zulässiger Wiederholungsprozess. Testsoftware darf nicht versehentlich irreversible Security-Bits oder Produktionsschlüssel setzen.
Wie werden Security und Debugzugang behandelt?
Debug-Authentisierung, Secure Boot, Schlüssel, Readout Protection und spätere Sperrung gehören in einen kontrollierten Provisioning-Ablauf. Offener JTAG-Zugang kann im Feld ein Sicherheitsrisiko sein; zu frühes Sperren kann dagegen Produktion und Reparatur blockieren. Die Reihenfolge wird zwischen Entwicklung, Fertigung und Cybersecurity-Verantwortung festgelegt.
Was muss pro Seriennummer gespeichert werden?
PCB-/PCBA-Revision, Bauteil- und Fixture-Revision, Testprojekt, Firmwareversion, Prüfsumme, Programmierergebnis, Boundary-Scan-Resultat, Fehlercode, Nacharbeit und Retest. Schlüsselmaterial oder sensible Inhalte werden nur nach gesondertem Sicherheitskonzept verarbeitet.
Boundary-Scan-Coverage und Fehlerdiagnose dokumentieren
Eine Coverage-Angabe ist nur sinnvoll, wenn Grundmenge und Fehlerklassen definiert sind. „90 % Coverage“ kann Pins, Netze, Verbindungen, Bauteile oder modellierte Fehler meinen. Lieferant und Auftraggeber müssen dieselbe Definition verwenden.
Wie wird ein Coverage-Bericht aufgebaut?
Er listet Geräte, Boundary-Zellen, Netze, vollständig oder teilweise testbare Verbindungen, ausgeschlossene Pins, Cluster-Tests, physische Testpunkte und verbleibende Risiken. Idealerweise werden Opens, Shorts, Stuck-at und Bauteilzugriff getrennt bewertet.
Was ist ein Fault Dictionary?
Es ordnet beobachtete Testsignaturen wahrscheinlichen Netzen, Pins oder Fehlern zu. Gute Diagnose verkürzt Reparaturzeit, ist aber vom Testmodell abhängig. Ein Fehlercode ist kein Beweis der physischen Ursache; Röntgen, Messung oder Inspektion können zur Bestätigung erforderlich sein.
Wie werden False Fails verhindert?
Durch stabile Spannungen, sichere Bootzustände, passende Taktfrequenz, Fixturekontaktüberwachung, Wartezeiten, korrekte Pull-Zustände, versionsrichtige BSDL/Netzliste und wiederholbare Grenzwerte. Ein instabiler Test wird nicht durch großzügigere Limits repariert, sondern durch Ursachenanalyse.
Erstbemusterung und Serienprüfung für JTAG aufbauen
Beim First Article wird nicht nur geprüft, ob der Test einmal „Pass“ meldet. Chain Discovery, IDCODEs, sichere Stromaufnahme, Netzabdeckung, Diagnose, Programmierung, Retest und Fixturemechanik werden gegen die reale PCBA-Revision verifiziert.
Welche Daten gehören in die JTAG-Erstbemusterung?
- Scan-Kettenplan, Gerätefolge, IDCODE und BSDL-Revision;
- Netzlisten- und BOM-Revision sowie DNP-Varianten;
- Fixture, Kabel, Adapter, Pegel und Takt;
- sichere Versorgung, Stromgrenzen, Reset- und Bootzustand;
- Coverage- und Ausschlussbericht;
- bekannte Gut-/Fehlermuster beziehungsweise Fault-Insertion soweit sinnvoll;
- Programmierdatei, Prüfsumme und Versionsrücklesung;
- Fehlercode, Reparatur- und Retestablauf.
Wie wird die Testzeit optimiert?
Durch sinnvolle Kettenaufteilung, parallele Schritte ohne Sicherheitskonflikt, gezielte Cluster-Tests, stabile Fixturekontakte und Vermeidung unnötiger Wiederholungen. Testzeit wird erst nach gesicherter Diagnose und Coverage reduziert.
Welche Änderungen erfordern eine Testfreigabe?
Bauteil- oder Packagewechsel, neue Siliziumrevision, BSDL-Änderung, Netzlistenänderung, Kettenjumper, Bootbeschaltung, Spannungsdomain, Fixture, Controller, Testsoftware oder Firmware können Testbarkeit und Ergebnis verändern. Die Änderung wird vor Serienübernahme bewertet.
Inverter-Normen: Was JTAG nicht als Konformitätsnachweis ersetzt
Netzgekoppelte Wechselrichter werden nach Zielmarkt und Produktklasse gegen anwendbare Netzanschluss-, Sicherheits-, EMV- und Produktanforderungen geprüft. IEEE 1547 oder UL 1741 können in nordamerikanischen Projekten relevant sein; europäische Projekte verwenden andere regulatorische und netztechnische Rahmen. Die konkrete Normenmatrix wird vom Systemverantwortlichen festgelegt.
Kann JTAG Anti-Islanding testen?
JTAG kann digitale Verbindungen und gegebenenfalls Registerzugriff unterstützen. Die Anti-Islanding-Funktion selbst benötigt einen funktionalen Systemtest mit definierten Netz-, Last- und Fehlerbedingungen sowie der anwendbaren Konformitätsmethode. Ein bestandener Scan-Test beweist diese Schutzfunktion nicht.
Prüft Boundary Scan Leistungsfaktor oder Oberschwingungen?
Nein. Leistungsfaktor, THD, Netzstrom, Wirkungsgrad und dynamische Regelung werden mit geeigneten Leistungsanalysatoren, Quellen, Lasten und Systemtestverfahren gemessen. JTAG kann bei Debug oder Datenerfassung helfen, ist aber nicht das Messverfahren.
Welche Rolle hat JTAG bei der Compliance-Vorbereitung?
Es reduziert das Risiko unerkannter digitaler Verbindungsfehler und schafft reproduzierbare Programmierung sowie Traceability. Dadurch gelangen weniger fehlerhafte Control-Boards in teure Systemtests. Die eigentliche Konformitätsbewertung bleibt davon getrennt.
Wechselrichter-PCB und PCBA mit HILPCB anfragen
HILPCB kann PCB-Fertigungsdaten, DFT-Zugänge, JTAG-Kette, Bestückung, Programmieranforderung und vereinbarte Niederspannungs-Prüfungen auf Fertigbarkeit abstimmen. Hochvolt-Funktionstest, Isolation, Lastbetrieb und Systemkonformität müssen vor Auftrag technisch, sicherheitlich und vertraglich abgegrenzt werden.
Für Leistungslagen, hohe Ströme und mechanisch belastbare Anschlüsse kann eine Dickkupfer-Leiterplatte projektspezifisch geprüft werden. Wenn Wärmeverteilung und Temperaturpfad der Leiterplatte im Vordergrund stehen, ist die High-Thermal-PCB eine weitere mögliche Fertigungsroute. Für koordinierte Beschaffung, PCB-Fertigung, Bestückung, Programmierung und vereinbarte Tests kann eine schlüsselfertige Leiterplattenbestückung bewertet werden.
Welche JTAG-Leistungen müssen vor Angebot bestätigt werden?
Toolchain und Controller, BSDL-Unterstützung, Kettenzahl, Pegel, Fixture-Schnittstelle, gewünschte Cluster-Tests, Programmierformate, Coverage-Bericht, Traceability und zulässiger Energiezustand. Allgemeine Aussagen zu JTAG ersetzen kein konkretes Testprojekt.
Was bleibt Systemverantwortung des Auftraggebers?
Inverterarchitektur, Hochvoltsicherheit, Regelalgorithmen, Netzschutz, Normenmatrix, Cybersecurity, System-FCT, Leistungs- und Umweltqualifikation sowie Freigabe des Endgeräts. Die PCBA-Prüfung deckt nur den vereinbarten Fertigungsumfang ab.
RFQ-Checkliste für Boundary Scan/JTAG und Inverter-PCBA
Ein belastbares RFQ beschreibt Testziel, sichere Grenzen und Datenübergabe. So lassen sich DFT-Review, Testentwicklung, Fixture, NRE, Taktzeit und Serienprüfung getrennt kalkulieren.
Welche Design- und JTAG-Daten werden benötigt?
- Schaltplan, PCB-Daten, Netzliste, BOM/AVL und Assembly-Zeichnung;
- Gerätefolge, TAP-Pinout, Chain Jumper und Spannungsdomänen;
- Hersteller-BSDL für exakte Bauteil- und Package-Revisionen;
- Boot-, Reset-, Watchdog- und sichere Ausgangszustände;
- zugelassene Controller-/Toolchain oder gewünschtes Ergebnisformat;
- Cluster- und Speicher-Testziele sowie bekannte Ausschlüsse.
Welche Sicherheits- und Prozessdaten gehören ins RFQ?
- zulässiger Energiezustand und getrennte Spannungsquellen;
- Entlade-, Verriegelungs- und Kontaktierungsablauf;
- Isolationsgrenzen und verbotene Fixture-Verbindungen;
- Hilfsversorgung, Stromlimits, Pegel und Einschaltreihenfolge;
- Programmierdateien, Fuse-/Lock-Regeln und Verifikation;
- Fehlerdisposition, Rework-Erlaubnis und Reteststrategie.
Welche Mengen- und Reportingdaten müssen angegeben werden?
Prototyp-, Pilot- und Serienmenge, Variantenmix, geplante Taktzeit, gewünschte Coverage-Definition, Rohdaten, Seriennummernformat, MES-Schnittstelle, Aufbewahrung, Golden Sample und Fehlerberichte. Teilen Sie mit, ob Fixture und Testprojekt neu entwickelt, übernommen oder validiert werden sollen.
Übermitteln Sie das Paket über die Angebotsanfrage. Kennzeichnen Sie Boundary-Scan-Geräte, Hochvoltgrenzen, Programmierumfang und gewünschte Ergänzung durch Flying Probe, ICT oder FCT direkt in der Anfrage.
Häufig gestellte Fragen zu Boundary Scan/JTAG
Was ist Boundary Scan bei einer PCB?
Ein Strukturtest über IEEE-1149.x-fähige IC-Pins. Testlogik setzt und liest digitale Zustände, um Verbindungen, Gerätezugang und bestimmte angeschlossene Komponenten ohne physischen Testpunkt an jedem Netz zu prüfen.
Ist JTAG dasselbe wie Boundary Scan?
JTAG bezeichnet umgangssprachlich häufig den TAP-basierten Debug-, Test- und Programmierzugang. Boundary Scan ist eine konkrete Testanwendung der IEEE-1149.x-Architektur. Ein JTAG-Debugport garantiert nicht automatisch vollständige Boundary-Scan-Zellen.
Was ist eine BSDL-Datei?
Sie beschreibt die Boundary-Scan-Implementierung eines bestimmten Bauteils: Instruktionen, Register, Pins und Zellen. Datei, Package und Siliziumrevision müssen zum realen Gerät passen.
Kann Boundary Scan BGA-Lötfehler erkennen?
Es kann Opens, Shorts und bestimmte Verbindungsfehler erkennen, wenn die beteiligten Netze ausreichend steuer- und beobachtbar sind. Metallurgische Qualität oder Lebensdauer werden dadurch nicht vollständig bewertet.
Benötigt jedes Netz einen physischen Testpunkt?
Nein. Gut abgedeckte Boundary-Scan-Netze können ohne eigenen Nadelpunkt geprüft werden. Power, Analog, nicht scanbare Pins und Diagnoseknoten benötigen je nach Strategie weiterhin physischen Zugang.
Kann JTAG die Anti-Islanding-Funktion eines Wechselrichters prüfen?
Nein. Es kann digitale Hardwareverbindungen unterstützen. Anti-Islanding benötigt einen funktionalen System- und Konformitätstest mit definierten Netz- und Lastbedingungen.
Darf ein JTAG-Adapter an eine aktive Hochvolt-PCBA angeschlossen werden?
Nur mit einem ausdrücklich dafür qualifizierten, sicheren Prüfkonzept. Der übliche Strukturtest erfolgt in einem definierten Niederspannungszustand mit entladenen gefährlichen Energien.
Was ist der Unterschied zwischen JTAG und ICT?
JTAG nutzt Testlogik in kompatiblen ICs und erreicht verdeckte digitale Pins. ICT nutzt physische Testpunkte und misst viele Netze oder Bauteilwerte direkt. Beide Verfahren ergänzen sich.
Kann Boundary Scan Non-JTAG-Bauteile testen?
Teilweise, wenn benachbarte scanbare Pins das Bauteil ansteuern und seine Reaktion beobachten können. Der Umfang hängt von Schaltung und Testmodell ab.
Kann über JTAG Firmware programmiert werden?
Ja, wenn Zielgerät, Tool und Sicherheitsprozess dies unterstützen. Datei, Prüfsumme, Lock-Bits, Verifikation und Rückverfolgbarkeit müssen freigegeben sein.
Wie wird Boundary-Scan-Coverage angegeben?
Als definierte Abdeckung von Pins, Netzen, Verbindungen und modellierten Fehlerarten mit klar ausgewiesenen Ausschlüssen. Eine Prozentzahl ohne Grundmenge ist nicht aussagekräftig.
Welche Dateien benötigt HILPCB für ein JTAG-Angebot?
Schaltplan, PCB-Daten, BOM, Netzliste, Chain Order, TAP-Pinout, BSDL-Dateien, Spannungs- und Sicherheitszustände, Programmierdaten, Coverage-Ziel, Mengen und Reportinganforderung.
Fazit: JTAG als Teil einer gestuften Inverter-Prüfstrategie
Boundary Scan reduziert den physischen Testpunktbedarf und verbessert Diagnose an dichten digitalen Control-Boards. Der Nutzen entsteht aber nur, wenn TAP, BSDL, Scan-Kette, Bootzustände, Pegel und Coverage bereits im Design festgelegt werden.
Bei Wechselrichter-PCBs bleibt die Grenze besonders wichtig: JTAG prüft digitale Struktur und unterstützt Programmierung, aber keine Hochvolt-Isolation, Leistungsqualität oder Netzschutzfunktion. Erst die abgestimmte Kombination aus Boundary Scan, Inspektion, ICT/Flying Probe, Programmierung, FCT und Sicherheitsprüfung schafft einen belastbaren Fertigungsnachweis.