Eine Low-Loss-PCB für AI-Server führt schnelle PCIe-, CXL- oder Ethernet-Kanäle und verteilt gleichzeitig hohe elektrische Leistung. Entscheidend ist nicht ein einzelner Df-Wert, sondern der vollständige Kanal: SerDes, Leiterbahnlänge, Laminat, Kupferrauheit, Vias, Steckverbinder, Retimer, Temperatur und Fertigungstoleranzen müssen gemeinsam in das Verlust- und Reflexionsbudget passen.
AI-Server-Mainboards, GPU-Baseboards und Backplanes stellen unterschiedliche Anforderungen. Das Mainboard trägt Prozessoren, Speicher und Spannungswandler; eine Backplane verbindet steckbare Module über längere Kanäle und robuste Steckverbinder. Beide können verlustarme Materialien benötigen, doch Stackup, Zielimpedanz, Kupfergewicht und Teststrategie werden aus der konkreten Architektur abgeleitet.
Dieser Leitfaden erklärt Materialauswahl, PCIe- und CXL-Signalintegrität, 224G-SerDes, Backdrilling, PDN, 48-V-Verteilung, Thermik, Multilayer-DFM, Prüfung und RFQ. Er ersetzt pauschale Materialklassen und Marketingtoleranzen durch messbare Kanal- und Fertigungsanforderungen.
AI-Server-Low-Loss-PCB in Kürze
- PCIe 6.0 arbeitet mit 64 GT/s und PAM4; die Datenrate allein bestimmt weder Laminat noch maximal zulässige Leiterbahnlänge.
- CXL nutzt die PCIe-Physikschicht. Steckverbinder, Vias und Leiterplatte müssen deshalb in dasselbe Kanalbudget eingehen.
- Df- und Dk-Werte sind nur mit Prüfverfahren, Frequenz, Harzanteil und Materialzustand vergleichbar.
- Kupferrauheit kann bei schnellen Kanälen einen wesentlichen Anteil der Einfügedämpfung verursachen.
- Zielimpedanz und Toleranz folgen Schnittstelle, Stackup, Steckverbinder und Systembudget; 85, 92 oder 100 Ohm sind keine universelle Auswahlregel.
- Backdrilling reduziert ungenutzte Via-Stubs, wenn Simulation und Breakout zeigen, dass ihr Resonanzverhalten den Kanal begrenzt.
- 48 V reduziert den Verteilungsstrom bei gleicher Leistung, während lokale VRMs weiterhin sehr niedrige Spannungen und hohe Ströme liefern.
- High-Tg bedeutet nicht automatisch hohe Wärmeleitfähigkeit oder geringe Hochfrequenzverluste.
- Flying Probe beweist Durchgang und Isolation, aber keine PCIe-, CXL- oder 224G-Kanalqualität.
- Eine belastbare RFQ enthält Kanalbudget, Stackup, Materialfreigaben, Kupferprofil, Backdrill, Coupons, Prüfgrenzen, Mengen und Verantwortungsgrenzen.
Welche Fragen beantwortet dieser AI-Server-PCB-Leitfaden?
- Low-Loss-Mainboard und Backplane unterscheiden
- PCIe, CXL und 224G-Kanalbudget festlegen
- Dk, Df und Kupferrauheit bewerten
- Low-Loss-Material wirtschaftlich auswählen
- Stackup und Impedanz entwickeln
- Differenzpaare und Referenzflächen routen
- Vias, Backdrilling und HDI auslegen
- Backplane-Steckverbinder und Retimer planen
- PDN und 48-V-Stromverteilung entwickeln
- Thermik und Flüssigkeitskühlung berücksichtigen
- Multilayer-PCB fertigungsgerecht gestalten
- Bare Board und PCBA fertigen
- Impedanz, Einfügedämpfung und Zuverlässigkeit prüfen
- Schutzbeschichtung richtig einsetzen
- Hersteller und Kosten vergleichen
- HILPCB-Leistungsumfang abgrenzen
- Vollständige AI-Server-PCB-RFQ erstellen
- Häufige Fragen klären
AI-Server-Mainboard, GPU-Baseboard oder Backplane: Was ist der Unterschied?
Ein Server-Mainboard integriert CPU, Speicher, Management, I/O und häufig mehrere VRM-Stufen. GPU- oder Accelerator-Baseboards tragen Hochleistungs-Beschleuniger und lokale Stromwandlung. Backplanes beziehungsweise Midplanes verbinden Compute-, Speicher-, Netzwerk- oder Strommodule und enthalten oft längere Hochgeschwindigkeitskanäle mit mehreren Steckübergängen.
Wann braucht eine AI-Server-Platine ein Low-Loss-Laminat?
Wenn das berechnete Kanalbudget mit Standardmaterial, Kupferprofil und realer Länge nicht eingehalten wird. Kurze On-Board-Verbindungen können mit einem günstigeren Material funktionieren, während lange Backplane-Kanäle Retimer oder verlustärmere Systeme benötigen. Die Entscheidung fällt nach Pre-Layout-Simulation und nicht allein nach dem Protokollnamen.
Ist eine Backplane automatisch schwieriger als ein Mainboard?
Nicht immer. Backplanes besitzen häufig lange Kanäle und Steckverbinder; Mainboards kombinieren dagegen dichte BGA-Breakouts, Speicher, mehrere Spannungen und komplexe Rückstrompfade. Bewertet werden Kanalzahl, Layerwechsel, Baugröße, Strom, Steckzyklen und Reparaturkonzept.
Wie wird das PCIe-, CXL- oder 224G-Kanalbudget festgelegt?
Das Kanalbudget begrenzt Einfügedämpfung, Rückflussdämpfung, Übersprechen, Jitter und Diskontinuitäten zwischen Sender und Empfänger. PCIe 6.0 überträgt 64 GT/s mit PAM4; dadurch werden Signal-Rausch-Abstand und Linearität kritischer als bei älteren NRZ-Generationen. CXL übernimmt die zugehörige PCIe-Physikschicht und deren elektrische Randbedingungen.
Welche Elemente gehören in das Channel-Modell?
- BGA-Fan-out und Package-Übergang;
- Leiterbahnen mit frequenzabhängigem Leiter- und Dielektrikverlust;
- Durchkontaktierungen, Microvias und Reststubs;
- Steckverbinder, Kabel oder Mezzanine-Übergänge;
- AC-Koppelkondensatoren und Pads;
- Retimer, Redriver oder Switches;
- Prozess-, Temperatur- und Materialtoleranzen.
Was bedeutet 224G-SerDes für die Leiterplatte?
„224G“ beschreibt die Lane-Datenrate einer SerDes-Generation, nicht eine garantierte Reichweite auf jedem Laminat. Bei PAM4 liegen zwei Bits pro Symbol an; Kanalverlust, Reflexion, Übersprechen und Equalization bestimmen die mögliche Verbindung. Ein erfolgreicher Referenzkanal lässt sich ohne identischen Stackup und identische Steckverbinder nicht pauschal übertragen.
Welche Rolle spielen Dk, Df und Kupferrauheit bei Low-Loss-PCBs?
Der Df beschreibt die dielektrischen Verluste, während Dk Ausbreitungsgeschwindigkeit, Impedanz und Laufzeit beeinflusst. Datenblattwerte hängen vom Messverfahren, der Frequenz und der Probenkonditionierung ab. Für die Simulation muss das gewählte Materialmodell zum tatsächlichen Stackup und zum Messbereich passen.
Warum reicht ein niedriger Df-Wert nicht aus?
Leiterverluste steigen durch Skin-Effekt und Kupferrauheit. Sehr raues Kupfer verbessert zwar die Haftung, verlängert bei hohen Frequenzen aber den effektiven Strompfad. Zusätzlich beeinflussen Glasgewebe, Harzanteil, Feuchte, Pressdicke und Temperatur die effektive Dk sowie den Skew zwischen Leitungen.
Welche Materialdaten sollte der PCB-Hersteller bestätigen?
Laminat- und Prepreg-Typ, Glasstil, Harzgehalt, fertige Dielektrikumsdicke, Kupferprofil, Dk/Df-Prüfmethode, Tg, Z-Achsen-CTE, Feuchteaufnahme, CAF-Bewertung und verfügbare Kupferfolien. Freigegebene Alternativen benötigen dieselbe elektrische und fertigungstechnische Bewertung.
Wie wählt man Low-Loss-Material für PCIe 5.0, PCIe 6.0 oder CXL aus?
Die Auswahl beginnt mit maximaler Kanallänge, Nyquist-Bereich, erlaubtem Verlust, Via- und Steckverbinderzahl sowie Zielkosten. Danach werden Kandidaten mit einem realistischen Stackup simuliert und über Testcoupons korreliert. Produktfamilien wie Megtron, Tachyon oder andere Low-Loss-Systeme sind Optionen, aber keine automatische Freigabe für jede Datenrate.
| Entscheidung | Zu prüfen | Typischer Fehler |
|---|---|---|
| Elektrik | Dk/Df-Modell, Kupferrauheit, Skew | nur Datenblatt-Df vergleichen |
| Fertigung | Pressdicke, Registrierung, Bohrprozess | Referenz-Stackup unverändert kopieren |
| Thermik | Tg, CTE, Zyklen, Reflow | High-Tg mit guter Wärmeleitung verwechseln |
| Beschaffung | Verfügbarkeit, MOQ, Alternativen | nicht freigegebenen Ersatz zulassen |
| Kosten | Materialnutzung, Panel, Lagenzahl | gesamte PCB unnötig auf Premiumlaminat auslegen |
Hybrid-Stackups können teures Material auf kritische Signallagen begrenzen. Dafür müssen Lamination, Harzfluss, Haftung, Z-Achsen-Ausdehnung und Modellierung mit dem Hersteller abgestimmt werden.
Wie werden Stackup und Impedanz einer AI-Server-PCB entwickelt?
Der Stackup ordnet Signallagen, Referenzflächen, Stromebenen und Dielektrika symmetrisch an. Schnelle Signale benötigen eine kontinuierliche, nahe Referenzfläche; Layerwechsel brauchen einen kontrollierten Rückstrompfad. Kupferbalance und Pressaufbau müssen zugleich Verzug und Registrierung beherrschbar halten.
Welche Differenzimpedanz ist richtig?
Die Zielimpedanz folgt der Schnittstellenspezifikation und dem Systemmodell. Je nach Link können beispielsweise 85 oder 100 Ohm relevant sein; 92 Ohm kann ein designspezifisches Optimierungsziel sein. Fertigungstoleranz und Coupon-Grenzen werden mit der verbleibenden Systemmarge vereinbart, nicht pauschal als ±5 oder ±7 Prozent beworben.
Welche Angaben braucht der Hersteller für kontrollierte Impedanz?
Zielwert, Toleranz, Lage, Leiterbahnbreite und -abstand, Kupferdicke, Oberflächenbehandlung, Referenzfläche, Material und bevorzugte Couponstruktur. Der Hersteller liefert den produktionsfähigen Stackup zurück; Layout und Simulation werden anschließend mit den finalen Geometrien aktualisiert.
Wie werden PCIe- und CXL-Differenzpaare geroutet?
Paare bleiben eng gekoppelt, sehen eine kontinuierliche Referenz und vermeiden unnötige Layerwechsel. Abstände zu anderen aggressiven Netzen werden aus Übersprechsimulation oder bewährten Regeln abgeleitet. Eine starre 3W- oder 5W-Regel bildet BGA-Fan-out, Steckverbinder und unterschiedliche Kopplungsgeometrien nicht vollständig ab.
Wie werden Längenabgleich und Skew kontrolliert?
Intra-Pair-Skew wird am Empfängerbudget ausgerichtet. Glasgewebe kann selbst bei geometrisch gleichen Leitungen unterschiedliche Laufzeiten verursachen; Routingwinkel, Glasstil oder Spread-Weave-Material helfen. Übermäßiges Mäandern erhöht Verlust und Übersprechen und ist keine kostenlose Korrektur.
Wann sind Backdrilling, Blind Vias oder Microvias notwendig?
Ein ungenutzter Via-Stub wirkt als frequenzabhängige Diskontinuität. Backdrilling entfernt ihn bis auf einen vereinbarten Reststub. Bohrdurchmesser, Lagenziel, Registrierung, Kupferdicke und Bohrtiefentoleranz bestimmen, wie kurz und sicher dieser Rest werden kann.
Muss jede PCIe-6.0-Durchkontaktierung rückgebohrt werden?
Nein. Relevant sind Stublänge, Zahl der Übergänge, Antipad, Signallage und Kanalreserve. Ein kurzer Durchkontaktierungsweg kann ohne Backdrill bestehen; ein langer Stub kann schon bei niedrigerer Datenrate kritisch werden. 3D-Feldmodell und Testcoupon liefern die Entscheidung.
Wann ist HDI sinnvoll?
HDI-Leiterplatten ermöglichen kurze BGA-Breakouts und kompakte Übergänge. Gestapelte oder mehrfach laminierte Microvias erhöhen jedoch Kosten und Zuverlässigkeitsrisiko. Via-in-Pad-Füllung, Kupferdeckelung, Lagenfolge und Qualifikationsplan müssen vor dem Layout feststehen.
Was ist bei AI-Server-Backplane und High-Speed-Steckverbindern wichtig?
Steckverbinder werden mit Pinbelegung, Referenzpins, Press-fit-Zone, Via-Feld und mechanischer Belastung modelliert. Die Backplane muss Einsteckkräfte, Toleranzketten, Steckzyklen und Servicezugang tragen. Stromkontakte und schnelle Signale benötigen getrennte Rückstrom- und Temperaturbetrachtung.
Wann braucht der Kanal einen Retimer?
Wenn der passive Kanal das elektrische Budget trotz sinnvoller Materialien und Geometrien nicht erfüllt. Retimer stellt Taktdaten wieder her, benötigt aber Leistung, Kühlung, Management, Firmware und zusätzliche Validierung. Er ist kein Ersatz für schlecht kontrollierte Vias oder Steckverbinder.
Wie wird das Power Delivery Network für AI-Beschleuniger ausgelegt?
Das PDN muss Lastsprünge innerhalb der zulässigen Spannungsabweichung versorgen. Als erste Näherung ergibt sich die Zielimpedanz aus erlaubter Spannungsänderung geteilt durch Laststromänderung. Package, Sockel, PCB-Flächen, Vias, Kondensatoren, VRM und Regelung werden über den relevanten Frequenzbereich gemeinsam simuliert.
Welche Vorteile hat eine 48-V-Stromarchitektur?
Bei gleicher Leistung senkt eine höhere Verteilspannung den Strom und damit I²R-Verluste in Busbars, Steckern und Zuleitungen. Lokale Wandler erzeugen anschließend die niedrigen Beschleunigerspannungen. Ob 48 V bis zum Board, zur Power-Shelf-Architektur oder zu einem Zwischenbus geführt wird, ist systemspezifisch.
Braucht der VRM-Bereich immer 3-oz-Kupfer?
Nein. Kupferdicke folgt Strompfad, Breite, Lage, Via-Arrays, zulässiger Erwärmung und Ätzauflösung. Dickkupfer kann feine Strukturen erschweren. Stromflächen, parallele Lagen, Kupferschienen oder eingebettete Stromleiter werden anhand elektrischer und thermischer Simulation verglichen.
Wie werden Entkopplungskondensatoren ausgewählt?
Aus Impedanzziel, Package-Modell, VRM-Regelung, ESL, ESR, Montageinduktivität und Bias-Derating. Viele kleine Kondensatoren sind nicht automatisch besser; ungünstige Resonanzen können die Impedanz erhöhen. Bauteilposition und Via-Geometrie gehören ins Modell.
Wie wird die Thermik eines AI-Server-Mainboards beherrscht?
Verlustleistung entsteht in Prozessoren, VRMs, Steckern, Leiterbahnen und Retimern. PCB-Kupfer verteilt Wärme, ersetzt aber keinen definierten Pfad zu Kühlkörper, Cold Plate oder Luftstrom. Temperaturmessung erfolgt unter realistischen Lastprofilen, Lüfterzuständen und Kühlmittelbedingungen.
Was muss bei Flüssigkeitskühlung auf der PCB berücksichtigt werden?
Cold-Plate-Befestigung, Board-Durchbiegung, Keep-outs, Kondensation, Leckpfad, Materialverträglichkeit und Wartung. Anzugsmomente und Verstärkungen dürfen keine BGA-Lötstellen oder Hochgeschwindigkeitskanäle belasten. Leckerkennung kann ergänzen, verhindert aber keinen Flüssigkeitsaustritt.
Ist High-Tg-Material automatisch thermisch besser?
Nein. Tg beschreibt einen Materialübergang und ist nicht gleich Wärmeleitfähigkeit. Z-Achsen-CTE, Zersetzungstemperatur, Reflow-Belastung und Langzeittemperatur sind separat zu bewerten. Das Material muss elektrische und mechanische Ziele gleichzeitig erfüllen.
Wie wird eine 20- bis 30-lagige Server-PCB fertigungsgerecht?
Hohe Lagenzahlen sind möglich, aber nicht automatisch erforderlich. DFM prüft Presszyklen, Gesamtdicke, Aspect Ratio, Registrierung, Kupferbalance, Harzfüllung, Bohrweg, CAF-Abstände, Backdrill-Ziele, Panelnutzung und Verzug. Jede zusätzliche Lage erhöht Material-, Laminations- und Prüfaufwand.
Welche DFM-Risiken verursachen später Ausschuss?
- zu kleine Antipads oder Restringe bei realer Registrierung;
- tiefe Bohrungen mit unzureichender Kupferstreuung;
- asymmetrischer Stackup oder ungleichmäßige Kupferverteilung;
- nicht verfügbare Prepreg-Dicken und Glasstile;
- Backdrill ohne messbare Reststub-Spezifikation;
- Impedanzgeometrien außerhalb stabiler Ätzfenster;
- fehlende Coupons für kritische Prozesse.
Wie werden AI-Server-PCB und PCBA gefertigt?
Die Bare-Board-Fertigung kontrolliert Materialcharge, Innenlagenätzung, Registrierung, Lamination, Bohrung, Metallisierung, Backdrill und Oberfläche. Für Backplane-Leiterplatten kommen große Formate, Press-fit-Zonen und mechanische Toleranzen hinzu.
Bei der SMT-Bestückung benötigen große BGAs, LGAs, Steckverbinder und schwere Bauteile geeignete Pastenschablonen, Stützvorrichtungen und Reflow-Profile. SPI, AOI und risikobasierte Röntgenprüfung prüfen den Prozess; sie garantieren nicht allein die Systemfunktion.
Welche Tests sichern die Qualität einer AI-Server-Backplane-PCB?
Kein einzelner Test deckt alle Risiken ab. Elektrische Prüfung findet Unterbrechungen und Kurzschlüsse. TDR bewertet Impedanz und Diskontinuitäten. Ein VNA- oder geeigneter Coupon-Test misst frequenzabhängige Einfüge- und Rückflussdämpfung. Schliffe prüfen Kupfer, Registrierung, Harzfüllung und Reststub.
Was kann ein Flying-Probe-Test nachweisen?
Flying Probe eignet sich für Prototypen und kleine Lose, weil kein festes Nadelbett nötig ist. Er prüft Netze auf Durchgang und Isolation sowie ausgewählte Bauteilwerte. Er misst weder den vollständigen Hochgeschwindigkeitskanal noch die Funktion von PCIe, CXL oder Ethernet.
Welche Coupons gehören in den Fertigungsnutzen?
Impedanzcoupons, Einfügedämpfungsstrukturen, Backdrill- und Via-Coupons sowie gegebenenfalls IST- oder CAF-Strukturen. Coupongeometrie, Lage und Prozess müssen die Produktstruktur ausreichend repräsentieren. Grenzwerte und Stichprobe werden vor Bestellung vereinbart.
Was wird erst am bestückten System validiert?
Link-Training, Bitfehler, Equalization, FEC-Verhalten, Retimer, Firmware, Hot-Plug, Stromtransienten und Temperatur. Bare-Board-Coupons liefern wichtige Fertigungsdaten, ersetzen aber keine Compliance- und Interoperabilitätsprüfung des Servers.
Braucht eine AI-Server-PCB Conformal Coating?
Nur wenn Verschmutzung, Kondensation, korrosive Gase oder der Einsatzort es rechtfertigen. Rechenzentren sind häufig kontrolliert; Beschichtung kann Reparatur, Steckverbinder, Hochgeschwindigkeitskontakte und thermische Schnittstellen erschweren. Sauberkeitsgrenze, Maskierung, Schichtdicke, Aushärtung und Inspektion müssen definiert sein.
Schutzlack macht ein Board weder ausfallsicher noch „automotive-grade“. Vor dem Beschichten ist ionische Sauberkeit entscheidend, weil eingeschlossene Rückstände elektrochemische Migration fördern können. Der Nutzen wird über Umwelt- und Zuverlässigkeitstests belegt.
Wie vergleicht man AI-Server-PCB-Hersteller und Kosten?
Vergleichen Sie nicht nur Lagenzahl und minimale Leiterbahn. Entscheidend sind Materialzugang, kontrollierte Kupferprofile, Presskapazität, Registrierung, Backdrill-Toleranz, Coupon-Korrelation, VNA/TDR-Prüfung, große Formate, Press-fit-Erfahrung, Rückverfolgbarkeit und dokumentierte Abweichungsfreigabe.
Welche Faktoren bestimmen den Preis einer Low-Loss-Backplane?
Materialsystem, Boardgröße, Lagen, Dicke, Hybridaufbau, Kupfergewicht, Bohrungen, Presszyklen, Backdrill, Impedanz, Coupons, Panelnutzung, Prüfmenge und Losgröße. Premiumlaminat auf allen Lagen kann teurer sein als ein qualifizierter Hybrid-Stackup oder ein kürzerer Kanal mit Retimer; Systemkosten entscheiden.
Welche Nachweise sollte der Lieferant bereitstellen?
Finaler Stackup, Material-Chargenbezug, Impedanz- und Verlustprotokoll, Schliffbilder, Reststub-Messung, E-Test-Ergebnis, Abweichungshistorie und Rückverfolgbarkeit. Kapazitätswerte gelten erst nach Prüfung von Format, Stackup, Material und Toleranz für das konkrete Projekt.
Was kann HILPCB für AI-Server-PCBs liefern?
HILPCB unterstützt projektabhängig Hochgeschwindigkeits-PCBs, Multilayer- und HDI-Fertigung, Backdrilling, kontrollierte Impedanz, Coupons, elektrische Prüfung sowie PCBA. DFM kann Stackup, Via-Struktur, Kupferbalance, Panelisierung und Testzugang vor der Freigabe prüfen.
Maximale Lagenzahl, minimale Geometrie, Aspect Ratio, Backdrill-Reststub, Materialverfügbarkeit und Impedanztoleranz werden für Boardgröße und Aufbau bestätigt. Signal-, PDN- und Systemsimulation sowie PCIe/CXL-Konformität sind nur dann Bestandteil, wenn sie ausdrücklich vereinbart werden.
Welche Angaben gehören in eine AI-Server-PCB-RFQ?
- Boardtyp, Abmessungen, Dicke, Stückzahl und Zieltermin;
- Schnittstellen, Datenraten, Kanallängen und Topologie;
- Kanalbudget für Einfügedämpfung, Rückflussdämpfung, Übersprechen und Skew;
- freigegebener Stackup oder elektrische Zielstruktur;
- Laminat, Prepreg, Glasstil, Kupferprofil und Alternativregeln;
- Impedanzen, Toleranzen und relevante Leitungslagen;
- Via-Typen, Backdrill-Lagen, Reststub und Toleranz;
- Kupfergewicht, Strompfade, PDN- und thermische Randbedingungen;
- Gerber oder ODB++, Bohrdaten, IPC-356, Zeichnung und Netzliste;
- BOM, Bestückungsdaten, Press-fit- und BGA-Anforderungen bei PCBA;
- Coupons, TDR/VNA, Schliff, E-Test, IST und Prüfberichte;
- Materialrückverfolgung, Abweichungsprozess und Freigabemuster.
Mit diesen Daten kann HILPCB Herstellbarkeit, Testabdeckung, offene Risiken und Kosten ohne pauschale Annahmen bewerten.
Häufige Fragen zu Low-Loss-AI-Server-PCBs
Was ist eine Low-Loss-PCB für AI-Server?
Sie ist eine Leiterplatte mit Stackup, Materialien und Kupferprofilen, die das definierte Hochgeschwindigkeits-Kanalbudget bei Fertigungstoleranz einhalten.
Braucht PCIe 6.0 immer Ultra-Low-Loss-Material?
Nein. Kanallänge, Vias, Steckverbinder, Retimer und Verlustbudget entscheiden. Kurze Verbindungen können mit einer wirtschaftlicheren Materialklasse bestehen.
Was ist der Unterschied zwischen Dk und Df?
Dk beeinflusst Impedanz und Laufzeit; Df beschreibt dielektrische Verluste. Beide Werte benötigen Frequenz und Prüfverfahren als Kontext.
Warum ist Kupferrauheit bei 112G- und 224G-Links wichtig?
Der Hochfrequenzstrom fließt oberflächennah. Raues Kupfer verlängert den effektiven Pfad und erhöht dadurch den Leiterverlust.
Wann ist Backdrilling erforderlich?
Wenn Via-Stubs im Kanalmodell unzulässige Reflexion oder Verlustmarge verursachen. Reststub und Bohrtoleranz werden projektspezifisch festgelegt.
Sind Microvias besser als rückgebohrte Durchkontaktierungen?
Nicht generell. Microvias verkürzen Übergänge, erhöhen aber Laminations-, Kosten- und Zuverlässigkeitsanforderungen. BGA-Breakout und Kanalmodell entscheiden.
Welche Impedanz braucht eine PCIe-Leiterbahn?
Den Zielwert der verwendeten Schnittstellenspezifikation und Systemarchitektur. Der Hersteller setzt ihn mit dem finalen Stackup und vereinbarter Toleranz um.
Was prüft TDR bei einer Server-PCB?
TDR zeigt charakteristische Impedanz und Diskontinuitäten entlang einer Teststruktur. Frequenzabhängige Einfügedämpfung benötigt eine ergänzende Messmethode.
Kann Flying Probe die PCIe-Kanalqualität bestätigen?
Nein. Flying Probe prüft vor allem Durchgang und Isolation. Hochgeschwindigkeitsleistung erfordert Coupons, TDR/VNA und Systemvalidierung.
Ist 3-oz-Kupfer für jedes AI-Server-Mainboard notwendig?
Nein. Strom, Geometrie, parallele Lagen, Vias und zulässige Erwärmung bestimmen die erforderliche Kupferlösung.
Welche Daten braucht HILPCB für ein Angebot?
Benötigt werden Boarddaten, Stackup, Material, Impedanzen, Via- und Backdrill-Spezifikation, Prüfplan, Mengen und klare Liefergrenzen.
Was treibt die Kosten einer AI-Server-Backplane?
Boardgröße, Material, Lagen, Presszyklen, Kupfer, Bohrungen, Backdrill, Coupons, Prüfumfang, Panelnutzung und Stückzahl bestimmen den Preis.