NPI mit EVT, DVT und PVT ist ein stufenweiser Freigabeprozess, der eine 5G- oder zukünftige 6G-Hardware vom technischen Nachweis bis zu einem reproduzierbaren Serienprozess führt. Für Funkbaugruppen reicht es nicht, in jeder Phase nur „mehr Stück“ zu fertigen. Jede Stufe benötigt eigene Fragen, Prüfmuster, Messmittel, Verantwortlichkeiten und dokumentierte Exit-Kriterien.
Bei 5G-/6G-Kommunikationshardware treffen HF- und High-Speed-Signale, verlustarme Materialien, enge BGA-Strukturen, leistungsdichte Stromversorgungen, thermische Randbedingungen und anspruchsvolle Fertigungsprozesse zusammen. Ein guter NPI-Plan trennt deshalb Produktreife von Prozessreife: EVT prüft die technische Architektur, DVT das freizugebende Design und PVT den Serienprozess. Welche Frequenzbereiche, Schnittstellen und Normen gelten, muss aus dem konkreten Produkt abgeleitet werden. „6G“ ist kein Ersatz für eine belastbare Spezifikation.
Das Wichtigste in Kürze
- Definieren Sie für EVT, DVT und PVT jeweils messbare Eingänge, Prüfungen, Akzeptanzgrenzen, Verantwortliche und Exit-Kriterien. Stückzahlen allein beschreiben keine Reifestufe.
- 5G FR1, 5G FR2 und künftige 6G-Systeme stellen unterschiedliche Anforderungen. Zielfrequenz, Bandbreite, Modulation, EIRP, Antennenarchitektur und Kanalbudget müssen projektspezifisch feststehen.
- Nominale Dk-/Df-Werte eines Laminats genügen nicht. Stack-up, Kupferrauheit, Glasgewebe, Fertigungstoleranzen, Oberflächenfinish, Leitungsgeometrie und Messmethode beeinflussen den realen Kanal.
- Backdrilling, HDI, PTFE oder Rogers-Material sind keine automatischen Qualitätsmerkmale. Sie werden eingesetzt, wenn Simulation, Messung, Bauraum oder Fertigungsgrenzen ihren Nutzen belegen.
- EVT darf Varianten untersuchen. DVT benötigt einen kontrollierten Designstand. PVT muss mit seriennahen Materialien, Werkzeugen, Programmen, Prüfmitteln und Rückverfolgbarkeit laufen.
- Der PCB-/PCBA-Lieferant kann Fertigbarkeit, Stack-up, Impedanz, Coupons, Montage und vereinbarte Tests absichern. Funkzulassung, Systemleistung und endgültige Produktfreigabe bleiben beim Produktverantwortlichen.
Inhaltsverzeichnis
- NPI und Reifegrade verstehen
- 5G- und 6G-Projektgrenzen festlegen
- EVT für HF- und High-Speed-Hardware planen
- DVT mit messbaren Designkriterien durchführen
- PVT und Serienprozess validieren
- Low-Loss-Material und Stack-up auswählen
- Hybrid-Stack-ups fertigungssicher auslegen
- Kupferrauheit und Glasgewebe beherrschen
- Impedanz, Vias und Backdrilling validieren
- Power, Thermik und EMV gemeinsam prüfen
- DFM, DFT und DFA in NPI integrieren
- Prüfstrategie und Daten je Phase definieren
- FAI, Rückverfolgbarkeit und Prozessfähigkeit nutzen
- NPI-Kosten und Zeitplan realistisch steuern
- PCB-/PCBA-Partner für NPI auswählen
- RFQ-Checkliste für 5G-/6G-NPI
- Normen und Freigabedokumente festlegen
- Häufig gestellte Fragen
- Fazit
Was bedeuten EVT, DVT und PVT im NPI-Prozess für Leiterplatten?
EVT, DVT und PVT sind Reifegrade mit unterschiedlichen Nachweiszielen. Die Bezeichnungen werden in Unternehmen nicht vollständig einheitlich verwendet. Deshalb sollte der Projektplan nicht nur ein Kürzel nennen, sondern für jede Stufe den freizugebenden Umfang und die erforderlichen Belege festhalten.
| Phase | Leitfrage | Typischer Schwerpunkt | Geeignetes Exit-Kriterium |
|---|---|---|---|
| EVT | Funktioniert die gewählte Architektur grundsätzlich? | Schaltung, HF-Konzept, Stack-up-Varianten, kritische Komponenten, erste Messkorrelation | Kritische Funktionen und Risikohypothesen sind mit nachvollziehbaren Messdaten bewertet |
| DVT | Erfüllt der kontrollierte Designstand die Produktspezifikation? | vollständige Funktionen, Grenzfälle, EMV, Umwelt, Zuverlässigkeit, DFM/DFT/DFA | Anforderungen sind bestanden, Abweichungen dispositioniert und das Design ist freigabefähig |
| PVT | Kann der Serienprozess das freigegebene Produkt reproduzierbar herstellen und prüfen? | Serienmaterial, Werkzeuge, Programme, Arbeitsanweisungen, Prüfmittel, Ausbeute, Traceability | Prozessfluss und Qualitätsplan sind freigegeben; kritische Merkmale sind unter Produktionsbedingungen beherrscht |
Warum sind EVT, DVT und PVT keine festen Stückzahlklassen?
Die erforderliche Menge hängt von Varianten, zerstörenden Prüfungen, Statistik, Wiederholungen, Antennen- oder Funkkonfigurationen und dem Risiko des Produkts ab. Zehn Baugruppen können für einen engen Machbarkeitsnachweis reichen und für eine belastbare Umwelt- oder Prozessvalidierung völlig unzureichend sein. Der Stichprobenplan muss aus den Tests und Akzeptanzentscheidungen entstehen.
Welche Dokumente gehören an ein Stage Gate?
Mindestens erforderlich sind ein freigegebener Revisionsstand, Anforderung-zu-Test-Rückverfolgung, Stücklistenstatus, bekannte Abweichungen, Messergebnisse, Fehleranalyse, Risikoregister, offene Änderungsanträge und eine eindeutige Freigabeentscheidung. Für kritische HF-Kanäle sollten außerdem Stack-up, Impedanzregeln, Coupondaten und Messaufbauten versioniert sein.
Können sich Phasen überlappen?
Ja, etwa wenn Langzeitprüfungen eines DVT-Stands laufen, während PVT-Werkzeuge vorbereitet werden. Die Überlappung darf jedoch keinen ungeklärten Designstand in die Serienvalidierung einschleusen. Änderungen nach Design Freeze benötigen eine dokumentierte Auswirkungsanalyse und gegebenenfalls eine gezielte Wiederholungsprüfung.
Welche 5G- oder 6G-Anforderungen müssen vor EVT feststehen?
„5G-/6G-Leiterplatte“ beschreibt keine eindeutige elektrische Architektur. Eine O-RAN-Radio-Unit, ein Small Cell, ein Beamforming-Modul, ein Transportboard und ein Labor-Demonstrator haben unterschiedliche Funkpfade, Datenraten, Leistungsprofile und Zulassungswege. Vor dem ersten Layout müssen deshalb Systemgrenzen statt Zukunftsbegriffe spezifiziert werden.
Welche Funkdaten beeinflussen Stack-up und Material?
Benötigt werden mindestens Frequenzband, maximale Kanalbandbreite, Modulation, Sendeleistung, zulässige Verluste, Rauschzahlbudget, Linearitätsziele, Phasen-/Amplitudenabgleich, Antennenanzahl, Duplexverfahren und Steckverbinder- oder Antennenübergang. Für FR1- und FR2-Hardware unterscheiden sich Leitungslängen, Übergänge, Messadapter und Toleranzsensitivität erheblich.
Ist jede künftige 6G-Leiterplatte eine THz-PCB?
Nein. 6G-Standardisierung und Spektrumsentscheidungen entwickeln sich weiter. Ein Forschungsdemonstrator oberhalb heutiger 5G-Bänder ist nicht automatisch ein Serienproduktstandard, und „THz“ ist kein universeller 6G-Stack-up. Beschaffung und Fertigung benötigen reale Zielbänder, Kanalmodelle, Geometrien und Messgrenzen.
Welche digitalen Schnittstellen gehören in die Spezifikation?
Je nach Plattform können JESD204, PCIe, Ethernet, CPRI/eCPRI-nahe Verbindungen, DDR, SerDes, Steuerbusse und Synchronisationssignale auftreten. Für jeden Kanal sind Datenrate, Kodierung, Referenzimpedanz, Verlustbudget, Via-Anzahl, Steckverbinder, Takt/Jitter-Anforderungen und zulässige Topologie festzulegen. HF- und Digitalanforderungen dürfen nicht in einer pauschalen „50-Ohm-Leiterplatte“ vermischt werden.
Wie wird EVT für eine 5G-mmWave- oder 6G-Forschungsplattform geplant?
EVT soll die größten technischen Unsicherheiten früh und kostengünstig reduzieren. Dafür darf der Aufbau Messpunkte, Variantenfelder, alternative Bauteile oder bewusst getrennte Testcoupons enthalten. Ein kosmetisch seriennahes Board ist weniger wertvoll als ein gut instrumentierter Aufbau, wenn zentrale Hypothesen noch ungeprüft sind.
Welche Risiken sollten zuerst auf ein EVT-Board?
Priorität haben Risiken mit hoher Auswirkung und schlechter Vorhersagbarkeit: HF-Übergänge, Antennenfeed, PA-/LNA-Stabilität, Clock-Jitter, hochratige SerDes-Kanäle, BGA-Fan-out, PDN-Resonanzen, thermische Hotspots und kritische Materialkombinationen. Bekannte Standardschaltungen müssen nicht denselben Variantenaufwand erhalten wie ein neuer mmWave-Übergang.
Welche Stack-up-Varianten sind in EVT sinnvoll?
Varianten können unterschiedliche Laminatfamilien, Kupferprofile, Prepreg-Kombinationen oder Via-Übergänge vergleichen. Sie sollten aber so gestaltet sein, dass Messergebnisse eindeutig zugeordnet werden können. Werden gleichzeitig Material, Geometrie, Finish und Übergang geändert, lässt sich eine Abweichung kaum einer Ursache zuweisen.
Welche EVT-Messungen sind für HF-Kanäle nützlich?
Typisch sind S-Parameter, Einfüge- und Rückflussdämpfung, Gruppenlaufzeit, Phasen-/Amplitudenabgleich, Isolation, Kompression, Intermodulation und Temperaturverhalten. Messung, De-Embedding, Referenzebene, Kalibrierung und Fixture müssen vorab definiert werden. Nur so lässt sich ein VNA-Ergebnis mit Simulation und späteren Produktionsdaten vergleichen.
Wann ist EVT bestanden?
EVT ist bestanden, wenn die Architekturentscheidung mit Daten gestützt ist, zentrale Risiken eine akzeptierte Lösung besitzen und verbleibende Unsicherheiten in einen konkreten DVT-Testplan überführt wurden. „Das Board bootet“ oder „der Link kommt hoch“ ist für eine komplexe Funkplattform kein ausreichendes Exit-Kriterium.
Welche Tests gehören in DVT für 5G- und mmWave-Leiterplatten?
DVT prüft einen kontrollierten Designstand gegen die vollständige Produktspezifikation. Varianten werden reduziert; Stückliste, Stack-up, Gerber-/ODB++-Daten, Firmware, Mechanik, Kühlung und Testsoftware müssen gemeinsam versioniert sein. Die Prüfung umfasst Nominalbetrieb und spezifizierte Grenzfälle.
Welche Designmerkmale müssen vor DVT eingefroren sein?
Frequenzplan, Schaltplan, Leiterplattenkontur, Stack-up, Materialien, Impedanzklassen, Via-Typen, kritische Längenregeln, Antennen-/Steckverbinderübergänge und thermische Anbindung sollten feststehen. Bauteilalternativen bleiben nur dann offen, wenn ihre elektrische, thermische und softwareseitige Gleichwertigkeit geprüft werden kann.
Wie wird die HF-Leistung in DVT abgesichert?
Die Messmatrix deckt Bänder, Kanäle, Temperaturen, Versorgungsecken, Sendeleistungen und relevante Betriebsmodi ab. Bei Arrays oder Mehrkanalsystemen kommen Kanalabgleich, Kopplung, Kalibrierstabilität und Beamforming-relevante Fehler hinzu. Die PCB-Prüfung wird mit Modul- oder Systemmessungen verknüpft, weil Gehäuse, Antenne, Kühlung und Kabel die Funkleistung beeinflussen.
Welche Zuverlässigkeitsprüfungen sind erforderlich?
Temperaturwechsel, Feuchte, Vibration, mechanischer Schock, Betriebsdauer oder weitere Belastungen folgen Produktklasse, Einbauort und Kundenanforderung. Die Prüfprofile dürfen nicht aus einem beliebigen Branchenstandard kopiert werden. Bei hybriden Stack-ups sind Delamination, Via- und Lochwandzuverlässigkeit, Verzug sowie Materialgrenzflächen besonders zu beobachten.
Wie werden DVT-Abweichungen behandelt?
Jeder Fehler benötigt Reproduzierbarkeit, Eingrenzung, Ursachenanalyse, Korrektur und eine risikobasierte Wiederholungsprüfung. Eine manuelle Nacharbeit kann einen Laboraufbau retten, beweist aber noch keinen freigabefähigen Prozess. Änderungen an HF-Geometrie, Material, Via-Struktur oder Wärmeweg müssen mit ihren abhängigen Tests verknüpft werden.
Wie validiert PVT den Serienprozess einer 5G-PCBA?
PVT beantwortet nicht mehr primär, ob das Produktprinzip funktioniert, sondern ob der freigegebene Stand unter vorgesehenen Produktionsbedingungen reproduzierbar entsteht. Seriennahe Anlagen, Arbeitsfolgen, Programme, Werkzeuge, Prüfadapter, Materialquellen, Bedienerqualifikation und Datenerfassung gehören deshalb zum Testobjekt.
Was muss in einem PVT-Los seriennah sein?
Verwendet werden sollten die vorgesehenen Laminattypen, Kupferprofile, Oberflächen, Lötpasten, Schablonen, Bestückprogramme, Reflow-Profile, Prüfprogramme und Verpackungsabläufe. Ein PVT-Los auf einer Prototypenlinie mit manuellen Sonderprozessen kann wertvolle Daten liefern, validiert aber nicht automatisch die spätere Serienlinie.
Welche Produktionskennzahlen sind aussagekräftig?
First Pass Yield, Nacharbeitsgründe, Fehler-Pareto, Ausschuss, Testzeit, Prozessfenster und kritische Messwerte sind hilfreicher als eine einzelne Gesamtausbeute. Cpk oder ähnliche Fähigkeitskennzahlen sind nur sinnvoll, wenn Merkmal, Messsystem, Verteilung, Stichprobe und Spezifikationsgrenzen geeignet sind. Ein hoher Cpk-Wert für ein unkritisches Merkmal ersetzt keine Beherrschung des HF-Kanals.
Welche Änderungen sind nach PVT zulässig?
Änderungen bleiben möglich, benötigen aber formale Konfigurations- und Freigabelenkung. Materialersatz, Kupferprofil, Prepreg, Presszyklus, Bohrparameter, Finish oder Testsoftware können die Performance beeinflussen. Die Änderungsbewertung muss festlegen, welche PCB-, PCBA-, Funk-, Umwelt- oder Zulassungstests erneut erforderlich sind.
Welches Low-Loss-Material eignet sich für 5G- und mmWave-PCBs?
Die Materialauswahl folgt dem Kanalbudget und dem Fertigungsprozess, nicht einem möglichst kleinen Datenblatt-Df allein. Dk/Df-Frequenz, Messmethode, Harzgehalt, Glasgewebe, Kupferhaftung, Feuchte, Temperatur, Dickentoleranz und verfügbare Kupferprofile müssen zusammen bewertet werden.
Wann reicht ein geeignetes Low-Loss-FR-4-System?
Bei moderaten Leitungslängen, kontrollierten Datenraten oder weniger empfindlichen RF-Pfaden kann ein qualifiziertes Low-Loss-FR-4-System wirtschaftlich ausreichen. Der Nachweis erfolgt über Kanal- und Fertigungstoleranzsimulation, Couponmessung und reale Baugruppenprüfung. Eine Materialfamilie darf nicht allein aufgrund der Produktkategorie ausgeschlossen werden.
Wann sind Rogers-, PTFE- oder andere HF-Laminate sinnvoll?
Wenn Einfügedämpfung, Dk-Stabilität, Temperaturverhalten oder Antennenstruktur mit dem vorgesehenen FR-4 nicht beherrscht werden, können Rogers-Leiterplatten, PTFE-Leiterplatten oder andere Hochfrequenz-Leiterplattenmaterialien sinnvoll sein. Das konkrete Laminat muss zu Kupfer, Bondply, Presszyklus, Bohren, Oberflächenfinish und Zuverlässigkeitsziel passen.
Warum ist der Design-Dk wichtiger als ein einzelner Datenblattwert?
Übertragungsleitungen reagieren auf den effektiven Dk der realen Geometrie. Datenblattwerte können mit unterschiedlichen Prüfmethoden und Frequenzen ermittelt sein. Für die Feldlöserberechnung sollten daher hersteller- und methodengerechte Werte verwendet und mit Coupon- oder Teststrukturdaten korreliert werden.
Muss der gesamte Stack-up aus HF-Material bestehen?
Nein. Ein Vollaufbau kann die Prozesshomogenität verbessern, ist aber nicht immer wirtschaftlich. Ein Hybridaufbau kann HF-Lagen gezielt mit verlustarmen Materialien ausführen und Digital-/Power-Lagen anders aufbauen. Die Einsparung ist nur real, wenn zusätzliche Laminier-, Bohr-, Material- und Zuverlässigkeitsrisiken beherrscht werden.
Wie wird ein Rogers-/PTFE-FR-4-Hybrid-Stack-up fertigungssicher?
Hybrid-Stack-ups verbinden unterschiedliche Materialsysteme und damit unterschiedliche Press-, Bohr- und Dimensionsverhalten. Bereits in EVT muss geklärt werden, ob die gewünschte Kombination im vorgesehenen Werk qualifiziert, beschaffbar und wiederholbar ist.
Welche Risiken entstehen an Materialgrenzen?
Unterschiedliche CTE-Werte, Harzfluss, Haftsysteme und Pressfenster können Verzug, Delamination, unzureichende Füllung oder Registrierungsfehler verursachen. Der Hersteller benötigt nicht nur einen elektrischen Lagenplan, sondern Materialbezeichnungen, Dickenziele, Kupfergewichte, Bonding-Konzept und akzeptierte Alternativen.
Was ist beim Bohren und Desmear zu beachten?
PTFE- und gefüllte HF-Materialien reagieren anders als klassisches Epoxidharz. Bohrer, Vorschub, Drehzahl, Reinigung und Lochwandvorbereitung werden materialspezifisch ausgelegt. Ein ungeprüfter gemeinsamer Prozess kann Schmieren, Faser-/Füllstoffeffekte oder unzureichende Metallisierung verursachen.
Wie wird Verzug beherrscht?
Ein symmetrischer Aufbau hilft, ist aber nicht die einzige Stellgröße. Kupferverteilung, Materialdicken, Presszyklus, Panelaufbau und Freistellungen beeinflussen die Ebenheit. DVT und PVT sollten Verzug an definierten Prozesspunkten messen, insbesondere vor und nach Reflow.
Wann sollte ein Hybrid-Stack-up verworfen werden?
Wenn der elektrische Vorteil klein, das Pressfenster eng, die Lieferkette instabil oder die Zuverlässigkeitsqualifikation unverhältnismäßig ist, kann ein einheitlicher Low-Loss-Aufbau günstiger sein. Die Entscheidung sollte Gesamtkosten aus Material, Prozess, Ausbeute, Test und Änderungsrisiko berücksichtigen.
Wie beeinflussen Kupferrauheit und Glasgewebe mmWave- und SerDes-Kanäle?
Mit steigender Frequenz konzentriert sich Strom stärker nahe der Leiteroberfläche. Eine raue Kupferoberfläche vergrößert den effektiven Stromweg und kann die Leiterverluste erhöhen. Gleichzeitig erzeugt ein ungleichmäßiges Glasgewebe lokale Unterschiede des elektromagnetischen Felds, die besonders bei eng gekoppelten Differenzpaaren Laufzeit und Impedanz beeinflussen können.
Ist VLP- oder HVLP-Kupfer immer erforderlich?
Nein. Ein glatteres Kupfer kann Verlust verbessern, muss aber zu Haftung, Laminat, Fertigungsprozess und Kosten passen. Die notwendige Kupferklasse ergibt sich aus dem Kanalbudget. EVT-Coupons sollten den tatsächlichen Material- und Kupferverbund abbilden, statt nur verschiedene Datenblattkurven zu vergleichen.
Wie wird der Glasgewebeeffekt reduziert?
Spread-Glass-Gewebe, geeignete Leitungsbreite, Routingwinkel oder bewusste Platzierung können lokale Dk-Variationen reduzieren. Welche Maßnahme sinnvoll ist, hängt von Gewebeart, Leitergeometrie und Kanalempfindlichkeit ab. Eine pauschale Winkelregel ersetzt keine Stack-up-spezifische Bewertung.
Welche Messdaten gehören zur Materialfreigabe?
Hilfreich sind Impedanz, Einfügedämpfung über Frequenz, Dicken-/Ätzverteilung, Kupferprofil, Lot- oder Materialcharge und Querschliffdaten. Die Messstruktur muss lang und empfindlich genug sein, um Material- und Prozessunterschiede aufzulösen, ohne durch Steckverbinder oder Fixture dominiert zu werden.
Wie werden Impedanz, Vias und Backdrilling im NPI validiert?
Kontrollierte Impedanz ist eine Verbindung aus Designziel und Fertigungsfenster. Leiterbreite, Kupferdicke, Dielektrikumsdicke, Ätzkompensation, Lötstoppmaske und Materialwerte beeinflussen das Ergebnis. Ein nomineller 50- oder 100-Ohm-Wert ohne Toleranz, Messcoupon und Referenzmethode ist für eine Freigabe unvollständig.
Welche Coupons braucht eine 5G-Leiterplatte?
TDR-Coupons prüfen die Impedanz, während geeignete S-Parameter-Strukturen Verluste und Übergänge charakterisieren. Für hybride oder mehrlagige Designs können getrennte Coupons je Leitungstyp, Lage und Materialgrenze erforderlich sein. Der Coupon muss denselben Prozess, dieselbe Kupferart und relevante Geometrie wie der Produktkanal erhalten.
Wann ist Backdrilling sinnvoll?
Backdrilling entfernt einen ungenutzten Via-Stub, wenn dessen Resonanz oder parasitäre Wirkung das Kanalbudget gefährdet. Die Entscheidung hängt von Datenrate beziehungsweise Frequenzinhalt, Stub-Länge, Via-Geometrie und Referenzwechsel ab. Ein kurzer Stub in einem unkritischen Kanal rechtfertigt den Zusatzprozess nicht automatisch.
Welche Angaben benötigt der Hersteller für kontrolliertes Tiefenbohren?
Erforderlich sind Bohrseite, Ziel-Lagenpaar, zulässiger Reststub, Keep-out zu aktiven Lagen, Pad-/Anti-Pad-Geometrie und Inspektionsmethode. Toleranzen müssen mit realem Lagenaufbau, Registrierungs- und Bohrprozess abgestimmt werden. Unklare Farbcodierungen in einer Zeichnung sind kein Ersatz für eine maschinenlesbare Bohrdefinition.
Wann sind Microvias oder HDI besser?
Bei feinen BGA-Pitches, hoher Anschlussdichte oder elektrisch vorteilhaften kurzen Übergängen kann HDI-Leiterplattentechnologie sinnvoll sein. Microvias bringen eigene Zuverlässigkeits- und Prozessgrenzen mit. Via-in-Pad, gestapelte Microvias oder mehrfache Laminierzyklen werden nur gewählt, wenn Routing und Qualifikation ihren Aufwand rechtfertigen.
Wie werden Power Integrity, Thermik und EMV in EVT/DVT/PVT geprüft?
HF-Leistung lässt sich nicht isoliert vom Versorgungs- und Wärmedesign freigeben. Leistungsverstärker, schnelle Wandler, FPGA/SoC und Clocking erzeugen transiente Ströme, Verlustwärme und Störspektren. Temperatur verändert außerdem Bauteilparameter, Materialeigenschaften und Kalibrierung.
Welche PDN-Prüfungen gehören in EVT?
Impedanzsimulation, Zielimpedanz, VRM-Regelverhalten, Entkopplungsstrategie und Messpunkte werden früh festgelegt. Messungen prüfen Ripple, Lastsprung, Einschaltfolge, Brownout und Kopplung in empfindliche HF- oder Clock-Schienen. Eine große Anzahl Kondensatoren ist kein Nachweis für ein stabiles PDN.
Wie wird der thermische Pfad validiert?
Verlustleistung, Kupferflächen, Thermal Vias, Heatspreader, Gehäusekontakt, TIM, Luftstrom und Umgebungstemperatur bilden einen gemeinsamen Pfad. EVT korreliert Modell und Messung; DVT prüft Betriebsfälle und Grenzbedingungen; PVT bestätigt, dass Material, Montagekraft und Auftrag des thermischen Interfaces reproduzierbar sind.
Welche EMV-Prüfungen sind sinnvoll?
Vorprüfungen helfen, Quellen und Kopplungswege früh zu finden. Die formale DVT-Matrix folgt Produkt, Markt und Einbauumgebung. Dabei müssen alle relevanten Funk-, Daten-, Leistungs- und Softwaremodi aktiv sein. Ein ruhender Sender oder ein Labor-Dummy bildet das Emissionsverhalten des Endprodukts möglicherweise nicht ab.
Was ändert sich in PVT?
PVT kontrolliert Montage- und Prozessmerkmale, die elektrische oder thermische Performance beeinflussen: Lötpastenvolumen unter Power-Pads, Void-Kriterien, Kühlkörpermontage, Abschirmgehäuse, Massekontakte, TIM-Auftrag und Testkalibrierung. Prozessdaten werden mit Endtest- und Fehlerdaten verknüpft.
Wie werden DFM, DFT und DFA in EVT, DVT und PVT integriert?
DFM, DFT und DFA sind keine einmalige PDF-Prüfung kurz vor Bestellung. Die drei Perspektiven begleiten den Reifegrad: EVT prüft, ob kritische Technologien herstell- und messbar sind; DVT schließt Fertigungs- und Testlücken des freizugebenden Designs; PVT validiert Arbeitsfolge, Prüfmittel und Serienkontrollen.
Was prüft DFM bei einem mmWave-Stack-up?
Materialverfügbarkeit, Pressfolge, minimale Leiter-/Abstandsgeometrie, Ätzkompensation, Lagenregistrierung, Bohr-/Backdrill-Fenster, Kupferbalance, Oberfläche, Panelisierung und Couponplatz werden mit dem Zielwerk abgestimmt. Besonders wichtig ist die Trennung zwischen rechnerisch zeichnbarer Geometrie und stabiler Serienfähigkeit.
Was gehört zu DFT bei HF- und High-Speed-Baugruppen?
RF-Kalibrier- und Messzugänge, Boundary Scan, ICT-/Flying-Probe-Zugriff, programmierbare Schnittstellen, Power-Rail-Messpunkte, Loopback-Modi und eindeutige Seriennummern werden früh geplant. Testpads dürfen kritische Kanäle nicht unkontrolliert belasten. Wo direkter Zugriff ungeeignet ist, werden Built-in-Test oder funktionale Abdeckungen definiert.
Welche DFA-Punkte verursachen häufig NPI-Schleifen?
Ungünstige Bauteilorientierung, unzureichende Rework-Freiräume, fehlende Fiducials, schlecht unterstützte BGA-Bereiche, Abschirmgehäuse nahe Testpunkten und unklare thermische Montagefolgen führen oft zu vermeidbarer Nacharbeit. Schablonen-, Reflow- und Inspektionskonzept sollten vor DVT freigegeben sein.
Welche Prüfstrategie passt zu EVT, DVT und PVT?
Eine wirksame Teststrategie ordnet jede Anforderung einem Nachweis und einer Reifestufe zu. Nicht jeder Test muss in jeder Phase vollständig wiederholt werden. Kritische Basiswerte werden jedoch als Golden Data über die Phasen hinweg vergleichbar gehalten.
| Nachweisbereich | EVT | DVT | PVT |
|---|---|---|---|
| HF-/SerDes-Kanal | Varianten und Korrelation von Simulation zu Messung | vollständige Spezifikations- und Grenzfallprüfung | Produktionsscreening, Stichproben und Driftüberwachung |
| PCB-Fertigung | Stack-up-/Via-/Materialmachbarkeit, Coupons | freigegebener Aufbau, Querschliff, Impedanz und Verlust | seriennaher Prozess, Lot-/Panel-Traceability und Prozesskontrollen |
| PCBA | Montageversuch, Rework- und Messzugang | vollständige Funktion, EMV, Umwelt und Zuverlässigkeit | Linienprogramme, Endtest, Taktzeit, Yield und Fehlerreaktion |
| Firmware/Testsoftware | Bring-up und Diagnose | kontrollierter Release für Verifikation | freigegebene Produktionsversion mit Zugriffsschutz |
| Mechanik/Thermik | Konzept- und Hotspotnachweis | Endgehäuse, Kühlpfad und Belastungsprofile | Montageprozess, TIM und Drehmoment-/Kraftkontrolle |
Wie werden Golden Units verwendet?
Referenzbaugruppen helfen bei Fixture-, Software- und Linienvergleichen. Sie müssen eindeutig versioniert, geschützt, regelmäßig verifiziert und von Grenzmuster-Sets getrennt sein. Eine Golden Unit ersetzt keine Kalibrierung und darf nicht unbemerkt durch Alterung oder Reparatur ihren Referenzstatus verlieren.
Wie werden Messmittel validiert?
Kalibrierstatus, Wiederholbarkeit, Reproduzierbarkeit, Fixture-Verlust, Kontaktverschleiß und Softwareversion gehören zur Prüfmittelfreigabe. Bei kleinen Toleranzen muss gezeigt werden, dass Messunsicherheit und Systemstreuung deutlich kleiner als das Akzeptanzfenster sind.
Welche Daten müssen gespeichert werden?
Seriennummer, PCB-/PCBA-Revision, Material-/Lot-Bezug, Prüfprogramm, Fixture, Zeitpunkt, Messwerte, Grenzwerte, Bediener oder Anlage sowie Disposition bilden eine belastbare Basis. Welche Tiefe erforderlich ist, folgt Produkt- und Kundenanforderung; eine pauschale „MES vorhanden“-Aussage sagt noch nichts über die tatsächliche Rückverfolgbarkeit.
Welche Rolle spielen FAI, Rückverfolgbarkeit und Cpk im PVT?
First Article Inspection, Traceability und Prozessfähigkeit beantworten unterschiedliche Fragen. FAI vergleicht ein erstes Produktionslos mit freigegebenen Anforderungen. Rückverfolgbarkeit verbindet Ergebnis mit Material und Prozess. Fähigkeitsanalyse bewertet die statistische Beherrschung eines geeigneten Merkmals.
Was sollte eine FAI für 5G-/mmWave-PCBs enthalten?
Neben Abmessungen und Sichtprüfung können Stack-up, Enddicke, Kupfer, Lötstoppmaskenfreistellung, Bohr- und Backdrill-Merkmale, Querschliff, Impedanz, ausgewählte Verlustcoupons und kritische Baugruppenmerkmale aufgenommen werden. Umfang und Akzeptanz folgen Zeichnung, Spezifikation und Risiko.
Welche Rückverfolgbarkeit ist praktisch nutzbar?
Die Tiefe reicht je nach Projekt von Panel-/Lot- bis zu Einzelseriennummern. Entscheidend ist, dass bei einer Abweichung betroffene Materialchargen, Prozessfenster, Maschinen, Programme und Testergebnisse eingegrenzt werden können. Daten ohne Revisions- und Zeitbezug erschweren eine wirksame Ursachenanalyse.
Wann ist Cpk ungeeignet?
Bei zu kleiner Stichprobe, instabilem Prozess, nichtnormaler oder diskreter Verteilung, wechselnden Messsystemen oder künstlichen Spezifikationsgrenzen ist ein einzelner Cpk-Wert irreführend. Zuerst werden Messsystem und Prozessstabilität bewertet; dann wird die passende statistische Methode gewählt.
Wie wird eine Abweichung geschlossen?
Containment schützt das aktuelle Los, Ursachenanalyse adressiert Mechanismus und Entstehungsort, Korrektur verändert Design oder Prozess, und Wirksamkeitsnachweis prüft die Lösung. Rework-Quote, Wiederholfehler und Escape-Risiko gehören in die Gate-Entscheidung.
Was kostet NPI für 5G-/6G-Leiterplatten und wodurch entstehen Verzögerungen?
NPI-Kosten entstehen nicht nur aus PCB-Stückpreis. Nicht wiederkehrende Engineering-Aufwände, Material-MOQs, Sonderlaminate, Press- und Bohrprogramme, Coupons, Schablonen, Fixtures, HF-Adapter, Messzeit, Umweltprüfung, Fehleranalyse und Wiederholungsschleifen können den Prototypenpreis übertreffen.
Welche Entscheidungen treiben Kosten besonders stark?
Mehrere Laminierzyklen, gestapelte Microvias, enge Backdrill-Toleranzen, exotische Materialkombinationen, seltene Kupferprofile, große Panelverluste und schwer zugängliche Tests erhöhen Aufwand. Der größte Kostentreiber ist häufig nicht ein einzelner Prozess, sondern eine späte Änderung nach Werkzeug- oder Testfreigabe.
Wie lässt sich der Zeitplan verkürzen, ohne Prüfungen auszulassen?
Frühe Materialreservierung, freigegebene Alternativen, gemeinsamer Stack-up-Review, parallele Fixture-Entwicklung und klar definierte Gate-Daten reduzieren Wartezeiten. Schnellere Fertigung hilft wenig, wenn Messadapter, Firmware oder Akzeptanzgrenzen bei Eintreffen der Boards fehlen.
Wann lohnt sich ein kleineres Vorlos?
Ein Vorlos ist sinnvoll, wenn ein einzelnes Prozessrisiko vor dem vollständigen DVT- oder PVT-Los geklärt werden kann. Es sollte eine konkrete Entscheidung ermöglichen. Ein zusätzliches Los ohne definierte Hypothese verschiebt die Freigabe und erzeugt weitere Konfigurationsstände.
Wie wählt man einen PCB-/PCBA-Partner für 5G-NPI aus?
Ein geeigneter Partner muss nicht jede Systemprüfung selbst durchführen, aber seine Prozessgrenzen transparent machen und die vereinbarten Nachweise reproduzierbar liefern. Für HF- und High-Speed-Projekte zählen Engineering-Kommunikation, Material- und Stack-up-Kompetenz sowie die Verbindung von PCB-, Montage- und Testdaten.
Welche Fragen sollten Lieferanten beantworten können?
- Welche konkreten Materialfamilien, Kupferprofile und Hybridkombinationen werden regelmäßig verarbeitet?
- Wie werden Dk-/Df-Annahmen, Impedanzgeometrien und Fertigungstoleranzen abgestimmt?
- Welche Backdrill-, HDI-, Querschliff-, TDR- und Verlustcoupon-Nachweise sind verfügbar?
- Wie werden Material-, Panel-, PCB-, PCBA- und Testergebnisse rückverfolgt?
- Welche Änderungen benötigen Kundenfreigabe, und wie werden Abweichungen dokumentiert?
- Welche Montage-, Inspektions-, Programmier- und Funktionstests sind am Zielstandort möglich?
Wie unterstützt HILPCB den NPI-Prozess?
HILPCB kann Stack-up, Materialien, Impedanzgeometrien, Via-Strukturen, Backdrill-Angaben, BGA-Fan-out, Kupferbalance, Panelisierung, DFM/DFA und Testzugang vor Fertigungsstart prüfen. Für komplexe Designs stehen Mehrlagen-Leiterplatten, High-Speed-Leiterplatten und abgestimmte HF-Materialoptionen als projektspezifische Fertigungswege zur Verfügung.
Die Turnkey-Leiterplattenbestückung kann PCB-Fertigung, Bauteilbeschaffung, SMT/THT, Inspektion, Programmierung und vereinbarte Funktionstests in einem kontrollierten Revisionsstand bündeln. Umfang, Akzeptanzgrenzen, Rückverfolgbarkeit und freizugebende Dokumente werden im Angebot festgelegt.
Welche Verantwortung bleibt beim Auftraggeber?
Systemanforderungen, Frequenz- und Zulassungskonzept, Schaltungsfunktion, Antennenperformance, Firmware, Sicherheitsziele, Produktnormen und endgültige Marktfreigabe verbleiben beim Produktverantwortlichen. HILPCB kann Fertigungs- und Testdaten liefern, aber keine nicht vereinbarte Systemqualifikation oder pauschale 5G-/6G-Konformität zusagen.
Welche Angaben gehören in eine RFQ für 5G-/6G-NPI-Leiterplatten?
Eine belastbare Anfrage trennt aktuelle Reifestufe, Fertigungsumfang und Systemvalidierung. So kann der Hersteller Material, Werkzeug, Prüfumfang, Vorlauf und Risiken kalkulieren, ohne aus einem Marketingnamen technische Anforderungen erraten zu müssen.
Welche Projekt- und Gate-Daten werden benötigt?
- NPI-Phase: EVT, DVT, PVT oder Serienanlauf
- Ziel des Loses und dokumentierte Exit-Kriterien
- geplante Menge, Varianten, Ersatz- und zerstörende Prüfmuster
- gewünschter Liefertermin und nachgelagerte Testfenster
- Design-Freeze-, Tooling-Freeze- und Freigabetermine
- bekannte Risiken, offene Änderungen und erlaubte Alternativen
Welche PCB-Daten gehören in die Anfrage?
- Gerber oder ODB++, NC Drill, IPC-356-Netzliste und Fertigungszeichnung
- Lagenzahl, Enddicke, Kupfergewichte, Materialfamilien und akzeptierte Alternativen
- Stack-up, Impedanzklassen, Referenzlagen und Couponanforderungen
- kontrollierte HF-/High-Speed-Leitungen, Verlustbudget und Messmethode
- Via-Typen, Microvia-/Via-in-Pad-Strukturen und Backdrill-Tabelle
- Oberfläche, Lötstoppmaske, Toleranzen, Panelisierung und Markierung
- Anforderungen an Querschliff, elektrische Prüfung, TDR und S-Parameter-Coupons
Welche PCBA- und Testdaten werden benötigt?
- Stückliste mit Herstellerteilenummern, Freigabestatus und Alternativen
- Pick-and-Place, Montagezeichnung, Schablonen- und besondere Lötanforderungen
- BGA-/LGA-, Power-Pad-, Abschirm- und thermische Montageanforderungen
- Programmierdateien, Zugriffsschutz und eindeutige Softwareversion
- ICT-, Flying-Probe-, Boundary-Scan-, Funktionstest- und HF-Testumfang
- Grenzwerte, Fixture-Schnittstellen, Kalibrierung und Golden-/Limit-Samples
- Seriennummern-, Label-, Traceability-, Verpackungs- und Berichtsvorgaben
Welche Qualitäts- und Freigabedokumente sind erforderlich?
- IPC-Leistungsklasse und kundenspezifische Abnahmekriterien
- FAI-, Querschliff-, Impedanz-, Material- und Testberichte
- Abweichungs-, Änderungs- und Nonconformance-Prozess
- Prozesskontrollplan, relevante Fähigkeitsnachweise und Messsystemanforderungen
- Aufbewahrungsdauer und Format der Rückverfolgbarkeitsdaten
- Freigabeverantwortliche für PCB, PCBA, Test und Gesamtprodukt
Welche Normen sind für 5G-/6G-PCB-NPI relevant?
Die anwendbare Normenliste hängt von Produkt, Markt, Einbauumgebung und Kundenvertrag ab. Ein Telekommunikationsnetzteil, eine Radio-Unit und ein Forschungsdemonstrator benötigen nicht automatisch dieselbe Qualifikation. Die folgenden Dokumente sind typische Ausgangspunkte und ersetzen keine projektspezifische Anwendbarkeitsprüfung.
- 3GPP TS 38.104 – NR Base Station Radio Transmission and Reception
- 3GPP TS 38.101 – NR User Equipment Radio Transmission and Reception
- IPC-2221 – Generic Standard on Printed Board Design
- IPC-2222 – Sectional Design Standard for Rigid Organic Printed Boards
- IPC-6012 – Qualification and Performance Specification for Rigid Printed Boards
- IPC-6018 – Qualification and Performance Specification for High Frequency Printed Boards
- IPC-4101 – Specification for Base Materials for Rigid and Multilayer Printed Boards
- IPC-4103 – Specification for High Speed/High Frequency Base Materials
- IPC-A-600 – Acceptability of Printed Boards
- IPC-A-610 – Acceptability of Electronic Assemblies
- J-STD-001 – Requirements for Soldered Electrical and Electronic Assemblies
- IEC 62368-1 – Audio/Video, Information and Communication Technology Equipment Safety
Welche internen Dokumente sind ebenso wichtig wie Normen?
Produktspezifikation, Compliance-Matrix, Stack-up-Freigabe, kontrollierte Merkmalsliste, Testplan, Anforderung-zu-Test-Matrix, Änderungslog, Risikoregister, Stücklistenfreigabe und Abweichungsentscheidungen bestimmen die tatsächliche Produktfreigabe. Eine allgemeine IPC-Angabe ersetzt keine messbare Zeichnungsanforderung.
Wer legt die anwendbare Ausgabe und Klasse fest?
Auftraggeber und Lieferant vereinbaren Norm, Revision, Klasse, kundenspezifische Ergänzungen und Vorrangregeln im Vertrag beziehungsweise in den Fertigungsdaten. Die neueste Ausgabe ist nicht automatisch rückwirkend auf ein bestehendes Design anwendbar.
Häufig gestellte Fragen zu NPI EVT/DVT/PVT für 5G-Leiterplatten
Was ist NPI bei einer 5G-Leiterplatte?
NPI ist der kontrollierte Übergang von Produktanforderungen und Prototypen zu einem freigegebenen, reproduzierbaren Fertigungs- und Prüfprozess. EVT, DVT und PVT strukturieren dabei technische, Design- und Produktionsnachweise.
Was ist der Unterschied zwischen EVT, DVT und PVT?
EVT prüft die grundsätzliche Architektur, DVT den freizugebenden Designstand gegen die Produktspezifikation und PVT die Reproduzierbarkeit des Serienprozesses mit seriennahen Materialien, Werkzeugen und Tests.
Wie viele Leiterplatten braucht man für EVT, DVT und PVT?
Es gibt keine allgemeingültige Stückzahl. Die Menge wird aus Varianten, Testmatrix, zerstörenden Prüfungen, Statistik, Ersatzmustern und Projektrisiko abgeleitet.
Benötigt jede 5G-mmWave-PCB Rogers- oder PTFE-Material?
Nein. Das Material folgt Frequenz, Leitungslänge, Kanalbudget, Temperatur, Geometrie und Fertigungsfenster. Ein qualifiziertes Low-Loss-FR-4 kann in geeigneten Anwendungen ausreichen.
Ist FR2 gleichbedeutend mit 6G?
Nein. FR2 bezeichnet 5G-NR-Frequenzbereiche gemäß der jeweils anwendbaren 3GPP-Spezifikation. Künftige 6G-Systeme und Spektrumszuweisungen müssen projektspezifisch betrachtet werden.
Muss eine mmWave-Leiterplatte immer rückgebohrt werden?
Nein. Backdrilling ist sinnvoll, wenn ein Via-Stub das elektrische Budget beeinträchtigt. Stub-Länge, Via-Geometrie und Frequenzinhalt werden simuliert oder gemessen, bevor der Zusatzprozess festgelegt wird.
Was muss in EVT gemessen werden?
Gemessen werden die größten technischen Risiken, zum Beispiel HF-S-Parameter, kritische SerDes-Kanäle, PDN, Temperatur, Clocking und ausgewählte Übergänge. Messaufbau und Exit-Kriterien müssen vor dem Los definiert sein.
Wann darf das Design für DVT eingefroren werden?
Wenn Architektur, Schaltplan, Stack-up, kritische Materialien, Via-Strukturen und Schnittstellen ausreichend validiert sind und offene Risiken einen kontrollierten DVT-Plan besitzen. Ein Design Freeze ist eine Konfigurationsentscheidung, kein Kalenderdatum allein.
Was beweist ein erfolgreiches PVT-Los?
Es zeigt, dass der freigegebene Produktstand unter den vorgesehenen Produktionsbedingungen mit kontrollierten Werkzeugen, Programmen, Prüfmitteln und Materialflüssen hergestellt und geprüft werden kann.
Ist Cpk für jedes PVT-Merkmal erforderlich?
Nein. Prozessfähigkeit ist nur bei geeigneten, stabilen und ausreichend gemessenen Merkmalen sinnvoll. Andere Risiken benötigen möglicherweise Attributdaten, Fehler-Pareto, zerstörende Prüfungen oder technische Grenznachweise.
Welche Daten braucht ein PCB-Hersteller für ein NPI-Angebot?
Er benötigt NPI-Phase, Menge, Ziel und Termin sowie vollständige PCB-/PCBA-Daten, Stack-up, Materialien, Impedanzen, Via-/Backdrill-Anforderungen, Testumfang, Akzeptanzgrenzen und gewünschte Qualitätsdokumente.
Kann ein PCB-/PCBA-Hersteller die vollständige 5G- oder 6G-Freigabe übernehmen?
Nur für ausdrücklich vereinbarte Teilnachweise. Die endgültige Funk-, System-, Sicherheits- und Marktkonformität liegt beim Produktverantwortlichen und den dafür benannten Prüf- oder Zertifizierungsstellen.
Fazit: NPI reduziert HF-, Design- und Produktionsrisiken stufenweise
EVT, DVT und PVT liefern dann Mehrwert, wenn jede Phase eine eigene technische Entscheidung vorbereitet. EVT klärt Architektur und kritische Hypothesen. DVT weist die vollständige Designanforderung am kontrollierten Stand nach. PVT bestätigt Materialfluss, Werkzeuge, Programme, Prüfmittel und Prozessbeherrschung unter seriennahen Bedingungen.
Für 5G-, mmWave- und künftige 6G-Hardware müssen Funkbudget, Low-Loss-Stack-up, Kupferrauheit, Via-Übergänge, Power Integrity, Thermik, EMV und Testzugang gemeinsam geplant werden. Senden Sie HILPCB Ihren Revisionsstand, Stack-up, Materialvorgaben, Impedanz-/Verlustziele, Stückliste, NPI-Phase und Prüfmatrix. Darauf aufbauend lassen sich Fertigungsweg, DFM-Risiken, Couponkonzept, Montageumfang und lieferbare Nachweise für Ihr EVT-, DVT- oder PVT-Los abstimmen.