Avec la croissance explosive de l'IA générative, des grands modèles de langage (LLM) et du calcul haute performance (HPC), les serveurs IA sont devenus le moteur central des centres de données. À l'intérieur de ces serveurs, le débit de données entre les accélérateurs tels que les GPU et les TPU a atteint des niveaux sans précédent de l'ordre du TB/s, et tout cela repose sur un fond de panier (Backplane) ou une carte mère (Motherboard) PCB bien conçu et fabriqué avec précision. Par conséquent, le AI server motherboard PCB routing n'est plus une simple connexion électrique, mais a évolué vers une science d'ingénierie complexe fusionnant l'intégrité du signal (SI) à haute vitesse, l'intégrité de l'alimentation (PI), la gestion thermique et les processus de fabrication avancés. Cet article analysera les technologies clés et les stratégies pratiques pour maîtriser ce défi du point de vue d'un ingénieur en systèmes d'alimentation et de refroidissement de serveurs.
En tant qu'ingénieur spécialisé dans les solutions à haute densité de puissance, je connais l'impact profond de chaque décision de conception sur les performances et la fiabilité du système. De la disposition du VRM 48V à la distribution de milliers d'ampères de courant, en passant par la transmission de signaux PCIe 6.0 atteignant 64 GT/s, chaque détail du PCB du fond de panier du serveur IA doit être rigoureusement pris en compte. Un projet de AI server motherboard PCB routing réussi doit non seulement satisfaire aux performances électriques, mais aussi prendre en compte la dissipation thermique, la fabricabilité et la stabilité à long terme, en particulier dans l'environnement rigoureux du data-center AI server motherboard PCB. Highleap PCB Factory (HILPCB) possède une profonde expérience dans ce domaine et peut fournir aux clients un support complet, du prototype à la production de masse.
Pourquoi la conception du Stackup du fond de panier de serveur IA est-elle la pierre angulaire du succès du routage ?
Avant de commencer tout travail de routage, un AI server motherboard PCB stackup bien optimisé est le point de départ de toutes les performances. La conception du Stackup détermine l'impédance du signal, les niveaux de diaphonie (crosstalk), la qualité du réseau d'alimentation et les performances EMI/EMC. Pour des conceptions complexes comme les serveurs IA, qui dépassent souvent 20 couches, la planification du Stackup est la priorité absolue.
Tout d'abord, le choix des AI server motherboard PCB materials est crucial. Les matériaux FR-4 traditionnels présentent des pertes excessives dans les bandes haute fréquence (>10 GHz) et ne peuvent plus répondre aux besoins du PCIe 5.0/6.0 ou de débits supérieurs. Nous devons nous tourner vers des matériaux à perte ultra-faible (Ultra-Low Loss) ou extrêmement faible (Extremely-Low Loss), tels que le Tachyon 100G, le Megtron 6/7/8, etc. Ces matériaux ont une constante diélectrique (Dk) et un facteur de dissipation (Df) plus faibles, réduisant efficacement l'atténuation et la distorsion du signal pendant la transmission.
Deuxièmement, la structure du Stackup doit fournir des chemins de retour clairs et continus pour les signaux à haute vitesse. Chaque paire différentielle à haute vitesse nécessite un plan de référence de masse (GND) ou d'alimentation (PWR) adjacent et complet. Des plans de référence discontinus entraînent des changements brusques d'impédance du chemin de retour, générant de graves problèmes de réflexion et d'EMI. Dans la conception du Stackup, nous disposons soigneusement les couches de signal et les plans de référence, adoptant généralement des structures symétriques Stripline ou Microstrip « signal-masse-signal » ou « signal-masse-alimentation-signal » pour obtenir la meilleure intégrité du signal. Pour un PCB haute vitesse complexe, un Stackup raisonnable représente la moitié du succès.
Enfin, la disposition des plans d'alimentation et de masse est essentielle pour l'intégrité de l'alimentation (PI). Dans les serveurs IA, la demande de courant instantané des GPU et CPU est énorme, et un réseau de distribution d'alimentation (PDN) à faible impédance est la clé pour garantir un fonctionnement stable. En intégrant plusieurs plans d'alimentation/masse en cuivre épais dans le Stackup et en utilisant l'effet capacitif entre les plans, il est possible de réduire efficacement l'impédance du PDN, fournissant une alimentation pure et stable aux puces.
Comment relever les défis d'intégrité du signal posés par le PCIe 5.0/6.0 et le CXL ?
Avec la généralisation des bus à haute vitesse tels que le PCIe 5.0 (32 GT/s), le PCIe 6.0 (64 GT/s) et le CXL (Compute Express Link), l'intégrité du signal (SI) est devenue la partie la plus difficile du AI server motherboard PCB routing. À des débits aussi élevés, le tracé du PCB lui-même agit comme un composant RF complexe, et tout défaut mineur peut entraîner l'échec de la transmission des données.
1. Contrôle précis de l'impédance : La précision requise pour le contrôle de l'impédance différentielle (généralement 85Ω ou 100Ω) est extrêmement élevée, souvent à ±5% près. Cela dépend non seulement de la largeur de la piste, de l'espacement et de l'épaisseur du diélectrique, mais est également étroitement lié à la rugosité de la feuille de cuivre, à la précision de la gravure et à d'autres processus de fabrication. Lors de la phase de conception, nous utilisons des outils professionnels de résolution de champ (comme Ansys SIwave, Cadence Sigrity) pour une modélisation et une simulation précises afin de déterminer les paramètres géométriques optimaux des pistes.
2. Suppression de la diaphonie (Crosstalk) : Le routage à haute densité rend inévitable le couplage électromagnétique entre les paires différentielles adjacentes. Pour supprimer la diaphonie, nous devons garantir que l'espacement entre les paires différentielles est d'au moins 3 à 5 fois la largeur de la piste (principe 3W-5W). En même temps, lors du routage, il convient d'éviter les longues pistes parallèles et d'utiliser les plans de masse pour une isolation efficace.
3. Compensation des pertes (Loss) : Le signal s'atténue pendant la transmission en raison des pertes diélectriques et des pertes conductrices. Pour garantir que le signal ait une ouverture de l'« œil » suffisante au récepteur, en plus de sélectionner des AI server motherboard PCB materials à faible perte, il est nécessaire de prendre en compte la préaccentuation (Pre-emphasis) et l'égalisation (Equalization) dans le routage. De plus, les pistes doivent être aussi courtes et droites que possible, en évitant l'utilisation excessive de Vias et d'angles.
4. Optimisation des Vias : Les Vias sont les principaux points de discontinuité d'impédance dans les liaisons à haute vitesse. Des Vias non optimisés génèrent d'énormes réflexions, affectant gravement la qualité du signal. Pour les signaux à haute vitesse, nous devons adopter une conception de Vias à impédance contrôlée et effectuer un Back-Drilling sur les résidus de Vias (Stub) pour éliminer leurs effets de résonance. Un AI server motherboard PCB prototype de haute qualité est essentiel pour vérifier ces conceptions complexes.
Points clés de la conception de l'intégrité du signal (SI) à haute vitesse
- Priorité au contrôle de l'impédance : Garantir que l'impédance de toutes les paires différentielles à haute vitesse reste cohérente tout au long de la liaison est la tâche principale pour réduire les réflexions.
- Le chemin de retour est roi : Fournir un chemin de retour clair, continu et à faible inductance pour chaque ligne de signal, en évitant de traverser des plans de référence divisés.
- Contrôle strict du Crosstalk : Maintenir un espacement suffisant entre les lignes, utiliser des lignes de terre de blindage et optimiser la topologie de routage pour minimiser le couplage.
- Optimisation des structures de transition : Concevoir soigneusement les zones de transition telles que les Vias et les pads de connecteurs, en réduisant la discontinuité d'impédance par le Back-Drilling et l'optimisation de la taille des pads.
- Conception pilotée par la simulation : Effectuer des simulations SI complètes avant et après le routage pour prédire et résoudre les problèmes potentiels, plutôt que de compter sur les tests physiques.
Stratégies de conception du réseau de distribution d'alimentation (PDN) à haute densité de puissance
La consommation électrique des serveurs IA est passée de quelques kilowatts à des dizaines de kilowatts, un seul GPU pouvant atteindre des pics de consommation de 1 à 2 kW. Fournir une alimentation stable et pure à ces « gouffres énergétiques » pose des défis sans précédent à la conception du PDN.
1. Architecture d'alimentation 48V : Pour réduire les pertes I²R, les centres de données passent de l'architecture traditionnelle 12V à l'architecture 48V. Au niveau du PCB, cela signifie que nous devons gérer des tensions plus élevées et des topologies de conversion de puissance plus complexes. Le VRM (module de régulation de tension) doit être aussi proche que possible de la charge (GPU/CPU) pour réduire les pertes de distribution et l'inductance parasite.
2. Solutions pour la transmission de courants élevés : Pour transmettre des centaines voire des milliers d'ampères, les pistes PCB traditionnelles ne suffisent plus. Nous devons adopter des PCB en cuivre épais (Heavy Copper PCB), avec une épaisseur de cuivre pouvant atteindre 6oz ou plus. Sur certains chemins critiques, on incorpore ou stratifie même des barres de cuivre (Busbar) directement dans le PCB pour obtenir une résistance CC extrêmement faible.
3. Objectifs d'impédance PDN : Une excellente conception PDN doit maintenir une impédance extrêmement faible sur une large bande de fréquences, du DC à des centaines de MHz. Cela nécessite un réseau de condensateurs de découplage bien conçu. Des condensateurs électrolytiques ou polymères de grande capacité sont responsables du stockage de l'énergie à basse fréquence, tandis que des milliers de condensateurs céramiques (MLCC) sont répartis autour des puces pour supprimer le bruit haute fréquence.
4. Chute de tension (IR Drop) et analyse thermique : Avec des courants élevés, même une résistance de l'ordre du milliohm peut entraîner une chute de tension significative et une génération de chaleur. Nous devons utiliser des outils de simulation PI professionnels pour des analyses détaillées de l'IR Drop et thermiques, en nous assurant que la tension de chaque broche d'alimentation est conforme aux spécifications et que la température des points chauds sur le PCB est contrôlable. Ceci est crucial pour le fonctionnement stable à long terme du data-center AI server motherboard PCB.
Application et optimisation des structures de Vias avancées dans les fonds de panier de serveurs IA
Dans les conceptions à haute densité et hautes performances comme les PCB de serveurs IA, les Vias ne sont pas seulement des canaux pour relier différentes couches, mais des facteurs clés influençant l'intégrité du signal et l'intégrité de l'alimentation. Les Vias traversants (Through-hole Via) traditionnels peinent à répondre aux besoins, rendant les structures de Vias avancées un choix inévitable.
1. Back-Drilling : Comme mentionné précédemment, le Stub des Vias de signal à haute vitesse peut agir comme une antenne générant une résonance et détruisant gravement le signal. Le Back-Drilling est un processus qui élimine la colonne de cuivre excédentaire du Via depuis l'arrière du PCB, éliminant efficacement l'effet Stub. Pour les signaux PCIe 5.0 et supérieurs, le Back-Drilling est presque une opération standard.
2. Technologie HDI (High Density Interconnect) : Pour loger plus de fonctions dans un espace limité, les cartes mères de serveurs IA adoptent largement la technologie HDI. En utilisant des micro-trous formés par perçage laser (Microvias), des Vias borgnes (Blind Vias) et des Vias enterrés (Burried Vias), il est possible d'obtenir une densité de routage plus élevée, de raccourcir les chemins de signal et de fournir de meilleurs schémas de Fan-out pour les dispositifs à boîtier haute densité comme les BGA.
3. Intégrité de l'alimentation des Vias : Pour les chemins à fort courant, la capacité de transport de courant et l'inductance parasite d'un seul Via peuvent devenir un goulot d'étranglement. Par conséquent, nous utilisons généralement des réseaux de Vias (Via Array) pour partager le courant, réduisant ainsi la résistance et l'inductance équivalentes. En même temps, lors de la conception des Vias d'alimentation/masse, il est nécessaire de garantir une connexion solide avec les plans d'alimentation/masse pour éviter la formation de points chauds.4. Optimisation des Vias de connecteur : La zone des connecteurs de fond de panier (tels que PCIe CEM, OAM Mezzanine) est une zone critique pour l'intégrité du signal. La densité des Vias y est extrêmement élevée et l'optimisation est difficile. Nous devons concevoir avec précision les dimensions du Pad (Pad) et de l'Anti-pad (Anti-pad) de chaque Via pour correspondre à l'impédance cible et réduire la diaphonie entre les Vias. En tant que fabricant expérimenté, HILPCB est capable de contrôler avec précision les tolérances de fabrication de ces structures complexes.
Comparaison des performances de différents matériaux PCB dans les applications à haute vitesse
| Classe de matériau | Matériau typique | Dk (@10GHz) | Df (@10GHz) | Débit applicable |
|---|---|---|---|---|
| Standard FR-4 | S1141, IT-180A | ~4.2 | ~0.020 | < 5 Gbps |
| Perte moyenne | FR408HR, TU-872SLK | ~3.6 | ~0.010 | 5-10 Gbps |
| Faible perte | I-Speed, M4S | ~3.4 | ~0.005 | 10-28 Gbps (PCIe 4.0/5.0) |
| Perte ultra-faible | Megtron 6, Tachyon 100G | ~3.0 | < 0.002 | > 28 Gbps (PCIe 6.0, 112G PAM4) |
Gestion thermique et conception de la dissipation thermique des PCB pour serveurs IA
La consommation d'énergie est synonyme de chaleur. Un châssis de serveur IA de 20kW est une énorme source de chaleur, et le PCB lui-même est un maillon clé de la production et de la conduction de la chaleur. Une gestion thermique efficace est la condition préalable pour garantir le fonctionnement stable du serveur et éviter la réduction de fréquence ou les pannes dues à la surchauffe.
1. Identifier les sources de chaleur : Lors de la phase de conception du PCB, nous devons identifier avec précision les principaux composants générateurs de chaleur, tels que les MOSFET et les inductances du VRM, les émetteurs-récepteurs à haute vitesse (SerDes), les puces réseau, etc. Grâce à la simulation thermique, il est possible de prédire la distribution de la température dans ces zones.
2. Optimiser les chemins thermiques : Le PCB lui-même fait partie du chemin de dissipation thermique. Nous placerons un grand nombre de vias thermiques (Thermal Vias) pour conduire rapidement la chaleur du bas des composants vers les plans de masse ou d'alimentation internes. Ces plans de cuivre à grande surface agissent comme des dissipateurs thermiques, aidant à disperser la chaleur uniformément. Ceci est particulièrement important pour les cartes de grande taille comme les PCB de fond de panier de serveur.
3. Combiner avec le refroidissement au niveau du système : La conception thermique du PCB doit être étroitement intégrée à la solution de refroidissement globale du serveur (par air ou liquide). Par exemple, dans les systèmes refroidis par air, nous plaçons les composants à forte chaleur dans la position optimale du flux d'air. Dans les systèmes refroidis par liquide, le PCB peut devoir réserver des zones d'installation et des interfaces de contact pour la plaque froide (Cold Plate), garantissant que la chaleur puisse être transférée efficacement au liquide de refroidissement.
4. Propriétés thermiques des matériaux : La conductivité thermique (Thermal Conductivity) des matériaux PCB affecte également l'efficacité de la dissipation thermique. Bien que la plupart des substrats en résine époxy aient une faible conductivité thermique, nous pouvons augmenter la conductivité thermique équivalente globale en augmentant la teneur en cuivre (par exemple en utilisant du cuivre épais).
Du prototype à la production de masse : Le rôle clé du DFM dans les PCB pour serveurs IA
Une conception qui semble parfaite en simulation est un échec si elle ne peut pas être fabriquée de manière économique et fiable. La conception pour la fabrication (DFM) est le pont essentiel pour transformer les plans de conception en réalité, en particulier lors du traitement de AI server motherboard PCB routing complexes.
Le cœur du DFM est de communiquer avec le fabricant de PCB (tel que HILPCB) dès le début de la conception pour comprendre ses capacités et ses limites de processus. Cela inclut :
- Largeur/espacement minimum des pistes : Les PCB de serveurs IA nécessitent généralement une largeur/espacement des pistes de 3/3mil (0,075mm) ou même plus fin, ce qui nécessite des capacités de gravure et de photolithographie de haut niveau.
- Précision de perçage et rapport d'aspect (Aspect Ratio) : Le placage de trous profonds (Aspect Ratio >15:1) est une difficulté de fabrication. Nous devons nous assurer que la conception des Vias respecte les capacités du fabricant.
- Laminage et alignement : Pour les cartes de plus de 20 couches, la précision de l'alignement entre les couches est cruciale. Tout écart minime peut entraîner des circuits ouverts ou des courts-circuits.
- Matériaux et gauchissement : Les cartes mères de serveurs IA sont énormes et sujettes au gauchissement lors de processus à haute température comme le Reflow. Grâce à une conception raisonnable de l'empilement (Stackup) (structure symétrique) et à des schémas de panélisation, le risque de gauchissement peut être minimisé.
Qu'il s'agisse de AI server motherboard PCB prototype pour la vérification fonctionnelle ou de production AI server motherboard PCB low volume pour répondre à des besoins personnalisés, le DFM est la pierre angulaire pour garantir la qualité du produit et le rendement. Highleap PCB Factory (HILPCB) propose des services d'analyse DFM gratuits pour aider les clients à identifier et à corriger les risques de fabrication potentiels avant la mise en production, économisant ainsi un temps et des coûts précieux. Nous excellons également dans la gestion de la transition en douceur du prototype à la production de masse, garantissant la cohérence entre les différents lots de produits.
Aperçu des capacités de fabrication de PCB pour serveurs IA de HILPCB
| Nombre maximum de couches | 64 couches |
| Épaisseur maximale de la carte | 12,0 mm |
| Largeur/espacement minimum des pistes | 2,5/2,5 mil |
| Rapport d'aspect (Aspect Ratio) maximum | 20:1 |
| Précision du contrôle d'impédance | ±5% |
| Matériaux supportés | Megtron 6/7/8, Tachyon 100G, Rogers etc. |
Assurer la fiabilité à long terme : Étapes clés des tests et de la vérificationPour les serveurs IA déployés dans les centres de données, la fiabilité est vitale. Toute défaillance peut entraîner d'énormes pertes économiques. Par conséquent, des tests et des vérifications rigoureux constituent la dernière et la plus importante étape du processus de AI server motherboard PCB routing.
1. Tests électriques : 100 % des tests par sonde mobile (flying probe) ou par lit à clous (fixture) sont obligatoires pour vérifier les circuits ouverts et les courts-circuits. Mais pour les PCB de serveurs IA, cela est loin d'être suffisant.
2. Test d'impédance (TDR) : Nous utilisons la réflectométrie dans le domaine temporel (TDR) pour échantillonner ou inspecter entièrement les pistes critiques à haute vitesse sur la carte, afin de vérifier si leur impédance caractéristique répond aux exigences de conception. Il s'agit d'un moyen de mesure physique direct pour garantir l'intégrité du signal.
3. Test de fiabilité : Les cartes d'échantillonnage doivent passer une série de tests rigoureux de contraintes environnementales et mécaniques, tels que le cycle thermique (Thermal Cycling), le choc thermique (Thermal Shock), la simulation SMT (SMT Simulation), etc., pour garantir qu'elles peuvent fonctionner de manière stable à long terme dans l'environnement opérationnel 24/7 du centre de données. Cela suit les normes industrielles les plus élevées telles que IPC-6012 Class 3/3A.
4. Test après assemblage : Après avoir terminé l'assemblage de prototypes, une inspection X-ray est également nécessaire pour vérifier la qualité des joints de soudure sous les boîtiers tels que les BGA. Le test fonctionnel (Functional Test) est le moyen ultime de vérifier si l'ensemble de la carte fonctionne comme prévu.
Conclusion : La pensée d'ingénierie systémique est la clé du succès
En résumé, le AI server motherboard PCB routing est une ingénierie système extrêmement complexe, qui exige des concepteurs et des fabricants qu'ils possèdent des connaissances complètes et interdisciplinaires. Du choix des AI server motherboard PCB materials appropriés et de la construction d'un AI server motherboard PCB stackup optimisé, au traitement précis des problèmes de SI des signaux à haute vitesse, à la conception robuste du réseau PDN à courant élevé, en passant par la gestion thermique et la manufacturabilité, chaque maillon est étroitement lié et indispensable.
Relever ces défis nécessite de profondes compétences techniques, des outils de simulation avancés, des processus de fabrication de haut niveau et une collaboration transparente entre la conception et la fabrication. Pour les projets data-center AI server motherboard PCB qui visent des performances extrêmes, choisir un partenaire expérimenté et à la pointe de la technologie comme HILPCB est crucial. Nous pouvons non seulement fournir une fabrication de PCB de haute qualité, mais aussi participer à votre processus de conception avec une pensée d'ingénierie, du prototype à la production de masse, en vous fournissant une solution complète pour construire ensemble le matériel central qui pilotera la future ère de l'IA.