Un PCB de serveur de datacenter est une carte haute vitesse et haute densité utilisée dans les cartes mères de serveurs, les contrôleurs de stockage, les cartes porteuses d'accélérateurs, les backplanes, les cartes de commutation ou les modules de gestion, où l'interconnexion dense, les courants élevés, le contrôle strict de l'impédance et la validation échelonnée déterminent le risque de release. Ce guide s'adresse aux équipes hardware, aux ingénieurs sourcing et aux équipes NPI qui doivent transformer l'intention d'une carte serveur en un package PCB fabricable avant la release de prototype ou de production.
La terminologie des serveurs peut facilement devenir trop large. PCIe, DDR5, CXL, 400G, 800G, serveur IA et backplane sont des étiquettes de contexte utiles, mais elles ne prouvent pas qu'une carte est fabricable, conforme ou validée. Une bonne revue de PCB de datacenter traduit ces étiquettes en décisions au niveau carte : stackup, pertes des matériaux, classe de routage, continuité de référence, transitions de connecteurs, stratégie de vias, distribution d'alimentation, chemin thermique et preuves de test.
Points clés à retenir
- Une revue de PCB de serveur de datacenter doit commencer par le type de carte : carte mère, porteuse d'accélérateur, contrôleur de stockage, backplane, riser, NIC, carte de puissance ou module de gestion.
- Les noms d'interfaces modernes comme
PCIe 5.0,PCIe 6.0,DDR5,Ethernet 400GetEthernet 800Gcréent une pression au niveau carte, mais ne remplacent ni la simulation, ni la mesure de coupons, ni la validation de lien, ni le bring-up système. - Le stackup ne se résume pas au nombre de couches. Il relie les pertes diélectriques, le tissage de verre, la rugosité du cuivre, les cibles d'impédance, l'appariement des plans d'alimentation, la stratégie de breakout et le rendement de lamination.
- La profondeur de backdrill, le contrôle des stubs de vias, la géométrie de lancement des connecteurs et la continuité du chemin de retour comptent généralement plus que la largeur nominale des pistes sur les cartes serveur haute vitesse.
- Les cartes serveur exigent une validation échelonnée : inspection du PCB nu, mesure de coupons d'impédance, inspection d'assemblage, vérifications d'intégrité de puissance, bring-up des interfaces, validation thermique et corrélation au niveau système.
- Le package RFQ doit contenir plus que des Gerbers. Partagez l'intention de stackup, les classes de nets contrôlés, les tableaux d'impédance, les notes de perçage/backdrill, le poids du cuivre, les keepouts mécaniques, les modèles de connecteurs et les attentes de test.
Dans ce guide
- Que décide réellement une revue de PCB de serveur de datacenter ?
- Types de cartes serveur et parcours de revue
- Comment PCIe, DDR5, CXL, 400G et 800G affectent la conception PCB
- Planification du stackup, des matériaux et de l'impédance contrôlée
- Routage SerDes, vias, backdrill et transitions de connecteurs
- Revue PDN, thermique et de fiabilité mécanique
- Transfert vers la fabrication, l'inspection et la validation
- Modes de défaillance courants dans les projets de PCB serveur
- Facteurs de coût et checklist RFQ
- Pourquoi travailler avec HILPCB
- FAQ
Que décide réellement une revue de PCB de serveur de datacenter ?
Une revue de PCB de serveur de datacenter décide si le package carte est suffisamment clair pour la fabrication, l'assemblage et la validation système ultérieure. Elle ne certifie pas la conformité protocolaire et ne garantit pas à elle seule la marge de lien. La tâche pratique consiste à identifier la famille de cartes, la charge des interfaces, le risque de stackup, le point d'escalade vers un connecteur ou un backplane, et les preuves que le prochain build doit collecter.
La première décision est l'identité de la carte. Une carte mère CPU, une porteuse d'accélérateur GPU, un contrôleur de stockage, un module de gestion BMC, une carte de distribution d'alimentation, une carte riser et un backplane peuvent tous être décrits comme du matériel serveur. Ils ne doivent pas être revus comme le même PCB. Une carte de calcul de type carte mère est généralement dominée par le routage dense, le breakout mémoire, la distribution d'alimentation et les contraintes thermiques/mécaniques. Un backplane est souvent dominé par les connecteurs, les longs canaux, les zones press-fit, la précision de perçage et la fabrication grand format. Un contrôleur de stockage peut être dominé par PCIe, SAS/SATA, NVMe, le placement des retimers et le routage des connecteurs. Le titre peut dire PCB de serveur de datacenter, mais la revue de conception doit être plus spécifique.
La deuxième décision est le périmètre des interfaces. Les noms d'interfaces expliquent pourquoi la carte est difficile, pas si elle est déjà prouvée. PCIe 6.0 introduit la signalisation PAM4 et une planification de canal plus serrée que les générations PCIe précédentes. DDR5 change les attentes d'alimentation et de routage mémoire par rapport à DDR4. 400G et 800G Ethernet pointent vers des SerDes très haute vitesse, des optiques ou modules enfichables, des retimers et un contrôle strict des pertes/diaphonie. Ces noms comptent, mais ils restent des entrées pour la planification du stackup et de la validation, pas un substitut à la preuve.
La troisième décision est l'étape de release. Prototype, premier article, NPI et release de production ne doivent pas être fusionnés en un seul événement. Un build précoce peut confirmer si le stackup, le perçage, les coupons d'impédance, l'ajustement des connecteurs, le processus d'assemblage et l'accès au bring-up sont cohérents. Il ne peut pas remplacer les tests de masque d'œil, les tests BER, le travail en chambre thermique, le bring-up firmware ou la corrélation au niveau système qui viennent plus tard.
La quatrième décision est la responsabilité du périmètre. Un fabricant de PCB peut aider sur le stackup, le DFM, l'impédance, la sélection des matériaux, la lamination, le perçage, le backdrill, la finition de surface, l'inspection et les contrôles de build PCBA. Le propriétaire final du système doit toujours valider les performances du serveur, la conformité protocolaire, la sécurité, l'EMI, le refroidissement, le firmware, le chemin de mise à jour du firmware et la fiabilité sur le terrain.
HILPCB peut prendre en charge la revue de fabricabilité, la fabrication de PCB, la planification du contrôle d'impédance, la revue de stackup haute vitesse et la coordination de build PCBA pour le matériel de datacenter. Les performances finales du lien, la conformité protocolaire, les homologations de sécurité, les performances thermiques et la qualification au niveau serveur doivent être vérifiées au niveau du dispositif ou du système du client.
Types de cartes serveur et parcours de revue
Une revue de PCB serveur utile sépare les parcours de cartes avant le devis. Cela évite qu'une carte riche en connecteurs soit traitée comme une carte mère normale, ou qu'un riser haute vitesse soit chiffré sans les données de backdrill et de lancement de connecteur qui déterminent réellement le risque.
| Type de matériel serveur | Charge typique au niveau carte | Focus principal de la revue PCB | Parcours HILPCB associé |
|---|---|---|---|
| PCB de carte mère serveur | CPU, chipset, mémoire, slots PCIe, gestion, rails d'alimentation denses | Stackup, routage mémoire, lanes PCIe, PDN, keepouts mécaniques, zones thermiques | PCB haute vitesse |
| PCB porteuse d'accélérateur | Accélérateur GPU/IA, alimentation fort courant, interface hôte haute vitesse | Routage PCIe/CXL, breakout de gros BGA, équilibre du cuivre, stackup faibles pertes, vias thermiques | PCB HDI et PCB haute vitesse |
| PCB contrôleur de stockage | NVMe, SAS/SATA, RAID, retimers, connecteurs | Routage SerDes, lancements de connecteurs, séquencement d'alimentation, posture de conception tolérante aux pannes | PCB haute vitesse |
| PCB backplane | Slots multiples, connecteurs press-fit, longs canaux, grand format de carte | Planification du champ de connecteurs, backdrill, perçage de carte épaisse, pertes de longs canaux, inspection | PCB backplane |
| Carte d'interface réseau ou de commutation | SerDes 25G/50G/100G+, cages optiques, retimers, zones chaudes | Routage faibles pertes, layout des cages optiques, bruit d'alimentation, chemin thermique, frontière EMI | PCB haute fréquence et PCB haute vitesse |
| Module BMC ou de gestion | Contrôle basse vitesse, sécurité, gestion à distance, interfaces sideband | Connecteurs fiables, isolation si nécessaire, traçabilité de production contrôlée | Assemblage clé en main |
| Carte de distribution d'alimentation ou de support batterie | Fort courant, énergie de maintien, monitoring, distances de sécurité | Poids du cuivre, échauffement, lignes de fuite/isolement, courant nominal des connecteurs, DFM | PCB cuivre épais |
| Carte riser | Chemins connecteur-à-connecteur courts mais sensibles | Géométrie du connecteur de bord, transition d'impédance, perte d'insertion, tolérance mécanique | PCB haute vitesse |
Tous les projets serveur n'ont pas besoin du parcours de carte le plus coûteux. Ce qui compte, c'est de nommer la charge dominante tôt. Une carte mère de 24 couches et un backplane riche en connecteurs peuvent être tous deux difficiles, mais ils échouent pour des raisons différentes et nécessitent des questions de fabrication différentes.
Comment PCIe, DDR5, CXL, 400G et 800G affectent la conception PCB
Les interfaces modernes de datacenter affectent la carte de différentes manières. Traitez-les comme des signaux de pression, pas comme des preuves marketing.
PCIe et CXL
PCIe est l'une des interfaces haute vitesse les plus courantes sur les cartes mères serveur, les cartes d'accélérateur, les contrôleurs de stockage et les risers. Les générations PCIe plus récentes augmentent la pression sur les pertes, la diaphonie, les stubs de vias, les transitions de connecteurs, la continuité du chemin de retour, le placement des retimers et la planification de la validation. PCIe 6.0 passe à 64 GT/s et à la signalisation PAM4, tandis que PCIe 7.0 porte la cible à 128 GT/s dans la feuille de route officielle du PCI-SIG et ses documents de release. Ces chiffres ne signifient pas que chaque carte doit revendiquer la compatibilité PCIe 6.0 ou PCIe 7.0. Ils signifient que l'équipe de conception doit traiter le canal comme un système mesuré et simulé.
CXL utilise la couche physique PCIe pour les cas d'usage de cohérence de cache et d'extension mémoire. Pour la revue PCB, l'effet pratique est similaire à PCIe : routage faibles pertes, plans de référence cohérents, transitions de connecteurs propres et attribution soigneuse de la responsabilité de validation. Le PCB doit supporter le canal physique ; le comportement du protocole CXL et l'interopérabilité restent des affaires au niveau système.
Interfaces mémoire DDR5
DDR5 augmente la pression sur les cartes serveur d'une autre manière. Le défi n'est pas un long canal SerDes vers un connecteur. C'est le breakout mémoire dense, la discipline des byte lanes, le timing, la distribution d'alimentation, le découplage et la symétrie de routage autour des DIMM, des CPU et parfois des composants de buffer mémoire. Les layouts DDR5 sont sensibles à la continuité de référence, aux transitions de vias, à la diaphonie, aux chemins de courant de retour et au comportement du PDN.
Pour le fabricant, DDR5 se traduit généralement par un routage fin, une registration de couches stable, un contrôle de processus d'impédance strict et une documentation de stackup claire. Pour le propriétaire du système, il exige toujours le bring-up du contrôleur mémoire, le training, le margining et la validation.
Matériel Ethernet 400G et 800G
Les cartes réseau serveur 400G et 800G introduisent généralement des cages optiques, des retimers, des ASIC de commutation, des SerDes haute vitesse, une distribution d'alimentation dense et de sévères points chauds thermiques. La revue PCB ne doit pas promettre de débit réseau. Elle doit se concentrer sur les éléments au niveau carte qui rendent ce matériel possible : sélection de matériaux faibles pertes, routage contrôlé vers les cages ou connecteurs, conception soigneuse des vias et des breakouts, alimentation propre pour les SerDes/retimers, et coordination mécanique/thermique autour des modules.
Formulations « serveur IA » et accélérateur
PCB de serveur IA signifie souvent que la carte porte une pression adjacente à l'accélérateur : gros boîtiers BGA, rails fort courant, liens hôtes PCIe ou CXL, mémoire dense ou packaging adjacent HBM au niveau module, contraintes de flux d'air élevé ou de refroidissement liquide, et inspection d'assemblage stricte. Cela ne doit pas servir de raccourci pour des revendications de performance. Traduisez serveur IA en charges PCB concrètes : nombre de couches, poids du cuivre, pertes du stackup, breakout BGA, zones de connecteurs, vias thermiques, plans d'alimentation et plan d'inspection.
| Étiquette d'interface ou de système | Ce qu'elle devrait signifier pour la revue PCB | Ce qu'elle ne devrait pas impliquer |
|---|---|---|
| PCIe 5.0 / 6.0 / 7.0 | Classification de routage haute vitesse, stackup faibles pertes, backdrill et planification de validation du canal | Conformité ou marge de lien garantie |
| CXL | Discipline de canal physique basée PCIe plus cas d'usage mémoire/cohérence au niveau système | Preuve d'interopérabilité CXL à partir du PCB seul |
| DDR5 | Routage mémoire dense, intégrité de puissance, discipline d'impédance et de timing | Preuve de training mémoire ou de stabilité système |
| Ethernet 400G / 800G | Contrôle des pertes/diaphonie SerDes, layout des cages optiques, planification retimer et thermique | Garantie de débit réseau |
| Serveur IA | Breakout de gros boîtiers, PDN fort courant, liens hôtes haute vitesse, contraintes thermiques/mécaniques | Performance IA, préparation de cluster ou preuve de déploiement |
| OCP / DC-MHS | Contexte de serveur modulaire et discipline mécanique/interface où applicable | Compatibilité automatique sans validation système |
Planification du stackup, des matériaux et de l'impédance contrôlée
Le stackup est la fondation d'un PCB serveur. Il décide comment la carte équilibre les pertes haute vitesse, les cibles d'impédance, l'appariement des plans d'alimentation, la densité de routage, la complexité de lamination, l'équilibre du cuivre, la fabricabilité et le coût.
La discussion sur le stackup doit commencer avant que le layout soit terminé. Si une carte serveur a déjà été routée autour d'un stackup instable, chaque correction DFM ultérieure devient plus difficile. Les largeurs de pistes peuvent changer, l'impédance peut bouger, le breakout mémoire peut devoir être rerouté, et les transitions de vias peuvent ne plus correspondre aux couches de référence prévues. Sur les cartes haute vitesse, le stackup doit être traité comme une contrainte de conception, pas comme une réflexion de fabrication après coup.
Décisions clés du stackup
| Décision de stackup | Pourquoi elle compte | Question de revue avant release |
|---|---|---|
| Nombre de couches | Contrôle la densité de routage, l'accès aux plans de référence, l'appariement des plans d'alimentation et le coût | Le nombre de couches est-il dicté par la densité de routage et les besoins de référence, ou seulement par la réutilisation d'un design existant ? |
| Matériau diélectrique | Affecte la perte d'insertion, la stabilité du Dk, le Df, le skew et le comportement à la lamination | Quelles couches ont besoin d'un matériau faibles pertes, et une construction hybride peut-elle réduire le coût ? |
| Style de verre | Peut contribuer au skew différentiel sur les longs routages haute vitesse | Les longues paires différentielles nécessitent-elles du verre étalé, une stratégie d'angle de routage ou un contrôle de matériau plus strict ? |
| Rugosité du cuivre | Affecte les pertes conducteur à haute fréquence | Des options de cuivre à profil bas sont-elles nécessaires pour les couches critiques ? |
| Attribution des plans | Détermine la continuité du courant de retour et le comportement du PDN | Chaque signal haute vitesse a-t-il un plan de référence propre sur tout son chemin ? |
| Cibles d'impédance | Traduisent l'intention de conception en géométrie de piste fabricable | Toutes les classes de nets contrôlés sont-elles clairement spécifiées avec tolérances et références de couches ? |
| Poids du cuivre | Détermine la tenue en courant, l'échauffement et la fabricabilité des lignes fines | Les couches fort courant sont-elles séparées des contraintes de routage fin pitch ? |
| Cycle de lamination | Influence la registration, le rendement et le coût | Le design a-t-il vraiment besoin de lamination séquentielle ou de microvias empilés ? |
Pour les canaux très haute vitesse, évitez de réduire la revue de stackup à un seul chiffre d'impédance. Deux cartes peuvent toutes deux cibler une impédance différentielle de 85 Ω ou 100 Ω et se comporter très différemment à cause des pertes diélectriques, du profil de cuivre, de la géométrie des vias, des transitions de connecteurs et du skew du tissage de verre.
Un problème courant des cartes serveur est de supposer qu'une valeur d'impédance nominale suffit. Ce n'est pas le cas. Le package de release doit définir les classes de nets contrôlés, l'impédance cible, l'utilisation des couches, les hypothèses de largeur/espacement, les plans de référence, le type de cuivre, la famille de matériaux et les attentes de coupons. Utilisez un calculateur d'impédance pour la planification, mais traitez l'impédance finale comme un accord sur le stackup et le processus avec le fabricant.
Sélection de matériaux sans survente
Les cartes serveur peuvent utiliser des matériaux standard de classe FR-4 haute vitesse, des matériaux à pertes moyennes, des matériaux faibles pertes ou des constructions hybrides. Le bon choix dépend de la longueur du canal, du débit, du nombre de couches, des transitions de connecteurs, de la température, du coût et du plan de validation.
| Parcours matériau | Quand il peut convenir | Compromis principal |
|---|---|---|
| Classe FR-4 haute Tg standard | Contrôle, gestion, zones basse vitesse, courts canaux non critiques | Coût le plus bas, mais marge de perte limitée pour les chemins haute vitesse exigeants |
| Stratifié haute vitesse à pertes moyennes | Canaux de classe PCIe Gen4/Gen5 où longueur et nombre de connecteurs restent gérables | Meilleur contrôle des pertes avec une augmentation de coût modérée |
| Stratifié faibles pertes | Longs canaux haute vitesse, SerDes denses, chemins retimer/optique, designs proches backplane | Coût matériau et lamination plus élevé ; exige une confirmation fournisseur attentive |
| Stackup hybride | Seules certaines couches haute vitesse requièrent un matériau faibles pertes | Contrôle des coûts possible, mais la planification de la lamination et des transitions de Dk devient plus complexe |
| Zones rigide-flex ou HDI | Modules compacts, risers, modules de gestion, breakout BGA dense | Plus d'étapes de processus et revue DFM plus stricte |
Une formulation plus précise est que le parcours matériau doit être sélectionné par rapport au budget de pertes réel du canal, aux structures de vias, aux transitions de connecteurs, à la plage de température et à la méthode de validation.
Routage SerDes, vias, backdrill et transitions de connecteurs
Les PCB serveur haute vitesse échouent souvent aux discontinuités, pas sur les sections de pistes droites. Une piste propre peut encore être compromise par de mauvaises transitions de vias, de grands antipads, des lancements de connecteurs, des ruptures de plans de référence, des chemins de courant de retour dégradés et des stubs inutiles.
Revue du routage SerDes
Les routages SerDes ont besoin d'une impédance stable, d'une faible diaphonie et de chemins de retour continus. Cela signifie que les règles de routage doivent être définies par classe de nets plutôt que par un espacement générique. Les paires différentielles critiques nécessitent généralement un espacement de paire contrôlé, un espacement clair vis-à-vis des agresseurs, un minimum de changements de couches, des plans de référence cohérents et un breakout soigneux depuis les BGA et les connecteurs.
Sur les cartes serveur denses, le breakout BGA est souvent le premier point de compromis. Quand les boîtiers CPU, ASIC de commutation, FPGA, retimer, NIC ou accélérateur ont des matrices de billes denses, le layout peut être forcé vers des microvias, du via-in-pad, des vias enterrés ou des stratégies de breakout décalées. Ces choix affectent le rendement, le coût, l'inspection et la fiabilité. Ils doivent être revus avant la RFQ plutôt que découverts pendant le traitement CAM.
Contrôle des stubs de vias et du backdrill
Aux débits élevés, les stubs de vias peuvent se comporter comme des structures résonantes. Le backdrill retire la longueur de barillet de via inutilisée pour réduire les effets de stub, mais il ajoute une sensibilité de fabrication. Le package de release doit définir quels vias nécessitent un backdrill, la cible de stub admissible, les hypothèses de profondeur de perçage, la référence de stackup et les attentes d'inspection.
Le backdrill est particulièrement important pour les cartes épaisses et les backplanes. Une carte serveur épaisse peut exiger de longs vias traversants pour la fabricabilité, mais le stub restant peut être inacceptable pour les chemins haute vitesse. Un design qui attend après le layout pour discuter du backdrill perd souvent à la fois de la marge signal et de la flexibilité de fabrication.
Transitions de connecteurs et de backplane
Les transitions de connecteurs sont une zone de risque majeure dans les cartes serveur. Les slots PCIe, les connecteurs OCP NIC, les connecteurs mezzanine, les sockets DIMM, les connecteurs de backplane et les cages optiques introduisent des changements de géométrie qui doivent être traités comme faisant partie du canal. Une empreinte de connecteur n'est pas seulement un placement mécanique ; c'est une transition d'impédance, un risque de discontinuité du chemin de retour et souvent une contrainte thermique ou d'inspection.
Si la densité de connecteurs, les zones press-fit, les longs canaux ou les contraintes de carte grand format dominent le design, la carte doit être revue comme un PCB backplane ou un projet proche backplane plutôt que comme une carte mère serveur générique.
| Élément de design | Risque courant | Action de contrôle à la release |
|---|---|---|
| Breakout BGA | Neckdowns, vias denses, ruptures de plans de référence | Définir la stratégie de breakout et les changements de couches par classe de nets |
| Microvias | Risque de fiabilité si l'empilement est excessif ou mal spécifié | Confirmer la stratégie stacked/staggered et les attentes de classe IPC |
| Vias traversants | Résonance de stub et discontinuité d'impédance | Définir les candidats au backdrill et les cibles de stub |
| Connecteurs press-fit | Contrainte sur le placage des trous, sensibilité aux tolérances, difficulté de réparation | Revoir la spec du connecteur, le diamètre de trou fini, le placage et la méthode d'inspection |
| Connecteurs de bord | Exigences de lancement d'impédance et de finition or | Confirmer finition, chanfrein, placage et stratégie de coupons de test |
| Cages optiques | Points chauds thermiques et problèmes de frontière EMI | Coordonner mécanique, thermique, mise à la masse et zones keepout |
| Placement des retimers | Budget de pertes et compromis latence/puissance | Garder la position des retimers liée à la simulation du canal et à la revue thermique |
Revue PDN, thermique et de fiabilité mécanique
Les PCB serveur ne sont pas seulement des cartes haute vitesse. Ce sont aussi des cartes fort courant et thermiquement contraintes. Une carte mère serveur ou une porteuse d'accélérateur peut inclure de nombreux rails basse tension/fort courant avec des exigences de réponse transitoire strictes. Une mauvaise conception du PDN peut provoquer des resets aléatoires, une instabilité mémoire, des erreurs SerDes ou des creux de tension lors des transitions de charge.
Revue du réseau de distribution d'alimentation
La revue PDN doit inclure l'appariement des plans, le poids du cuivre, le placement du découplage, le layout des VRM, les chemins de courant de retour, les zones de charge transitoire et l'échauffement. Les boîtiers BGA denses exigent souvent des condensateurs sur la face opposée de la carte, des structures via-in-pad et des boucles de courant très courtes. Les chemins fort courant doivent être revus à la fois pour la chute électrique et pour la chaleur.
| Zone PDN | Ce qu'il faut vérifier | Pourquoi c'est important |
|---|---|---|
| Placement des VRM | Distance aux charges, flux d'air, thermal relief, confinement du nœud de commutation | Contrôle l'ondulation, l'échauffement et le couplage du bruit |
| Attribution des plans d'alimentation | Appariement des plans, chemins de retour, risque de plans scindés | Réduit l'inductance de boucle et garde les courants de retour contrôlés |
| Découplage | Placement par rôle fréquentiel, nombre de vias, accès côté boîtier | Améliore la réponse transitoire au niveau des CPU, de la mémoire et des SerDes |
| Cuivre fort courant | Poids du cuivre, largeur de piste, nappes de vias, courant des connecteurs | Évite la chute de tension et l'échauffement localisé |
| Lignes de sense | Routage remote-sense et protection contre le bruit | Empêche une mauvaise régulation de tension aux points de charge |
| Séquencement d'alimentation | Points de test, lignes d'enable et accès de monitoring | Rend le bring-up et l'isolation des pannes praticables |
Conception thermique
Le PCB ne refroidit pas le serveur à lui seul, mais il affecte fortement le chemin thermique. Le cuivre de la carte, les champs de vias thermiques, le placement des composants, les keepouts, la direction du flux d'air, la fixation du dissipateur et les ombres des connecteurs influencent tous l'échauffement.
Les besoins haute vitesse et thermiques sont souvent en conflit. Un stackup faibles pertes n'est pas forcément le meilleur conducteur thermique. Le cuivre épais améliore le courant et la diffusion de la chaleur mais peut compliquer le routage fin et la lamination. Le via-in-pad améliore les chemins de courant et thermiques sous les gros boîtiers mais ajoute du coût de processus et des exigences de remplissage/placage. Ces compromis doivent être visibles dans la revue de conception.
Contraintes mécaniques et de fiabilité
Les cartes serveur peuvent être physiquement grandes et riches en connecteurs. Le bow et le twist mécaniques, l'épaisseur de carte, la contrainte press-fit, la compression du dissipateur, l'emplacement des vis, l'insertion de cartes filles et les vibrations en rack peuvent tous affecter la fiabilité. Les contraintes mécaniques doivent être incluses dans le package PCB, pas laissées aux seules équipes châssis.
Pour les grandes cartes serveur, spécifiez clairement les données mécaniques critiques : contour de carte, épaisseur, tolérance, zones de raidisseur ou de keepout, keepouts de connecteurs, zones de charge du dissipateur, zones press-fit et toute zone de hauteur de composant restreinte.
Transfert vers la fabrication, l'inspection et la validation
Les PCB de serveur de datacenter ont besoin d'un plan de preuves échelonné. Chaque étape prouve quelque chose de différent.
| Étape | Ce qu'elle peut confirmer | Ce qu'elle ne peut pas prouver seule |
|---|---|---|
| Revue DFM / stackup | Fabricabilité, structure des couches, faisabilité du perçage/backdrill, plan d'impédance | Performance système ou conformité du lien |
| Fabrication du PCB nu | Précision dimensionnelle, structures cuivre, placage, continuité électrique | Qualité d'assemblage ou fonctionnement sous tension |
| Mesure de coupons | Cohérence d'impédance, parfois caractéristiques de pertes selon le design du coupon | Comportement complet du canal à travers connecteurs et composants |
| Inspection d'assemblage | Qualité de soudure, alignement BGA, placement des connecteurs, vides ou défauts de placement | Stabilité du firmware ou marge haute vitesse |
| Bring-up sous tension | Séquencement des rails, consommation de base, détection des composants | Performance thermique et de lien au pire cas |
| Validation d'interface | Diagramme de l'œil, BER, training, margining, comportement du canal | Fiabilité de terrain à long terme à elle seule |
| Validation thermique et environnementale | Échauffement, interaction avec le flux d'air, réponse au cyclage thermique | Conformité protocolaire ou toutes les conditions de déploiement |
Un bon transfert de fabrication inclut à la fois les hypothèses de fabrication et de validation. Par exemple, si le client attend des coupons TDR, des coupons VNA, des rapports de microsection, du X-ray pour les BGA, une inspection du backdrill ou une traçabilité sérialisée, ces attentes doivent être énoncées avant le début de la production.
Contrôles du PCB nu à discuter avant la release
- Conception des coupons d'impédance contrôlée et méthode de mesure
- Structure du stackup et spécification des matériaux
- Poids du cuivre fini par couche
- Plan de perçage, ratio d'aspect et notes de bouchage/remplissage des vias
- Exigences de backdrill et cibles de stub résiduel
- Classe IPC visée et critères d'acceptation
- Finition de surface et exigences press-fit/connecteur de bord
- Masque de soudure, tenting des vias et règles de cuivre exposé
- Attentes de bow/twist pour les grandes cartes
- Exigences de microsection et de tests de fiabilité, le cas échéant
Contrôles PCBA à discuter avant la release
- Exigences d'inspection BGA, LGA, QFN, connecteurs et press-fit
- Exigences X-ray pour les joints de soudure cachés
- Considérations de profil de refusion pour les cartes épaisses et la masse thermique mixte
- Processus et inspection d'insertion/press-fit des connecteurs
- Besoins ICT, boundary scan, test fonctionnel et programmation firmware
- Contrôles ESD et exigences de packaging
- Attentes de processus avec ou sans nettoyage
- Limites de retouche pour les assemblages haute densité ou haute fiabilité
Modes de défaillance courants dans les projets de PCB serveur
Les défaillances de cartes serveur les plus coûteuses ne sont souvent pas mystérieuses. Elles proviennent généralement de décisions restées implicites jusqu'après le layout, la fabrication ou l'assemblage.
| Mode de défaillance | Cause probable au niveau carte | Prévention lors de la revue de release |
|---|---|---|
| Le lien PCIe ne s'entraîne qu'à vitesse réduite | Perte d'insertion excessive, stubs de vias, mauvais lancement de connecteur, discontinuité de référence | Définir la classe de routage, les hypothèses de pertes, le backdrill, le lancement de connecteur et le plan de validation |
| Le bring-up DDR5 est instable | Mismatch de byte lanes, bruit PDN, problèmes de plans de référence, compromis de densité de routage | Revoir la topologie mémoire, le découplage, la structure des plans et la responsabilité du timing avant release |
| Resets aléatoires sous charge | Creux PDN, découplage insuffisant, échauffement VRM, routage enable/sense bruité | Revoir les rails d'alimentation, les charges transitoires, le routage de sense et le chemin thermique |
| Défauts de soudure BGA | Warping des gros boîtiers, masse thermique inégale, conception pad/via insuffisante | Utiliser la revue DFM/DFA, le plan X-ray, le profilage de refusion et le contrôle via-in-pad |
| Défaillances de connecteurs press-fit | Tolérance de trou fini, épaisseur de placage ou mismatch d'épaisseur de carte | Confirmer les exigences connecteur, l'appel de trou fini et la méthode d'inspection |
| Les canaux haute vitesse varient selon les lots | Substitution de matériau, tissage de verre, rugosité du cuivre ou variation de processus | Verrouiller les matériaux approuvés, les coupons et les contrôles de processus |
| Le warping de la carte affecte l'assemblage | Grande taille de carte, déséquilibre du cuivre, contrainte de lamination, connecteurs lourds | Revoir l'équilibre du cuivre, l'épaisseur, la panélisation et le support d'assemblage |
| Point chaud près du retimer ou de la cage optique | Mauvaise diffusion du cuivre, ombre de flux d'air, placement de composants dense | Coordonner layout, vias thermiques, zones cuivre, keepouts et flux d'air du châssis |
| La retouche endommage les zones denses | Layout surchargé, pas d'accès, matériaux sensibles à la chaleur | Définir keepouts, limites de retouche et accès d'assemblage dès la conception |
| Retard de RFQ | Stackup, tableau d'impédance, notes de perçage ou exigence matériau manquants | Fournir un package RFQ complet plutôt que les Gerbers seuls |
Facteurs de coût et checklist RFQ
Les PCB serveur sont sensibles au coût car de petits choix de conception peuvent se multiplier sur le nombre de couches, la taille de carte, la surface de matériau faibles pertes, la technologie des vias, l'inspection et la complexité d'assemblage. Le contrôle des coûts ne doit pas signifier supprimer toutes les fonctionnalités avancées. Il doit signifier utiliser les fonctionnalités avancées uniquement là où la carte en a réellement besoin.
Principaux facteurs de coût
| Facteur de coût | Pourquoi il augmente le coût | Comment le contrôler sans affaiblir le design |
|---|---|---|
| Nombre de couches élevé | Lamination plus complexe, rendement plus faible, temps de fabrication plus long | Lier le nombre de couches aux besoins de routage et de plans, pas à l'habitude |
| Matériau faibles pertes | Prix matériau plus élevé et contrôle d'approvisionnement plus strict | Utiliser des stackups hybrides quand seules certaines couches ont besoin de faibles pertes |
| Lamination séquentielle / HDI | Cycles de processus supplémentaires et contrôle de registration | N'utiliser des microvias que là où le breakout dense l'exige |
| Backdrill | Perçage supplémentaire, setup, inspection et sensibilité de rendement | Appliquer uniquement aux vias dans les zones à risque des canaux haute vitesse |
| Grande taille de carte | Utilisation des panneaux, bow/twist, complexité de manutention et d'inspection | Revoir la panélisation et le support mécanique tôt |
| Cuivre épais | Gravure de lignes fines plus difficile et équilibre de lamination | Séparer les besoins fort courant des couches de signaux fins si possible |
| Tolérance d'impédance serrée | Plus de contrôle de processus et de mesures de coupons | Spécifier une tolérance réaliste par classe de routage |
| PCBA complexe | BGA/X-ray, press-fit, profilage de refusion, coût des fixtures de test | Planifier les exigences d'assemblage et de test avant le devis |
| Traçabilité stricte | Documentation, sérialisation et surcharge d'inspection | Appliquer le niveau de traçabilité selon le risque produit |
Checklist RFQ pour PCB de serveur de datacenter
Envoyez autant que possible des éléments suivants avec la RFQ :
Fichiers de conception
- Gerber, ODB++, IPC-2581 ou export CAD natif
- Netlist et fichiers de perçage
- Contour de carte, épaisseur et plan mécanique
- Pick-and-place et BOM pour les builds PCBA
- Plans d'assemblage, notes de polarité et exigences d'inspection
Stackup et matériaux
- Nombre de couches cible et épaisseur de carte
- Famille de stratifié préférée ou objectif de performance électrique
- Poids du cuivre par couche
- Exigences de matériau faibles pertes ou hybride
- Notes de tissage de verre, rugosité du cuivre ou verre étalé pour les couches critiques
Impédance contrôlée et données haute vitesse
- Tableau d'impédance par classe de nets
- Interfaces critiques comme PCIe, DDR5, CXL, Ethernet, SAS/SATA ou liens de gestion
- Hypothèses de largeur/espacement des paires différentielles, si déjà routées
- Liste de backdrill, cible de stub résiduel et couches concernées
- Exigences de coupons de test, attentes TDR/VNA et critères d'acceptation
Exigences de perçage, vias et HDI
- Structures de vias traversants, borgnes/enterrés et microvias
- Exigences via-in-pad, fill/cap, bouchage et tenting
- Préoccupations de ratio d'aspect
- Notes de backdrill et de fraisage
- Exigences de trous pour connecteurs press-fit
Assemblage et validation
- Liste de boîtiers BGA/QFN/LGA
- Exigences X-ray, AOI, ICT, boundary scan ou test fonctionnel
- Besoins de programmation firmware
- Notes d'assemblage d'interface thermique ou de dissipateur
- Exigences de processus press-fit des connecteurs
- Exigences de packaging, ESD et manutention
Environnement d'exploitation
- Plage de température attendue
- Contraintes de flux d'air ou de refroidissement
- Exigences de vibration ou d'insertion mécanique
- Classe de fiabilité ou classe IPC visée
- Tout critère d'acceptation spécifique au client
Pourquoi travailler avec HILPCB
HILPCB accompagne les équipes hardware de datacenter et de serveurs avec des services de fabrication et d'assemblage de cartes adaptés aux designs haute vitesse, haute densité et riches en connecteurs. La valeur n'est pas une promesse générique que chaque interface passera automatiquement. La valeur est un retour de fabrication plus précoce, une revue de stackup plus claire, une planification d'impédance disciplinée et un parcours de build adapté à la charge réelle de la carte.
Pour les projets serveur, HILPCB peut accompagner :
- La fabrication de PCB haute vitesse pour les cartes serveur à impédance contrôlée
- La revue de PCB backplane pour les cartes d'interconnexion riches en connecteurs et grand format
- La construction PCB HDI pour le breakout BGA dense et les modules compacts
- La fabrication de PCB cuivre épais pour les sections de puissance fort courant des serveurs
- L'assemblage clé en main pour l'approvisionnement PCBA, l'assemblage, l'inspection et la coordination des tests
- Le support prototype PCB quand le prochain build vise à clore un risque précoce de stackup ou d'assemblage
Un bon devis de carte serveur ne doit pas commencer et finir par le prix. Il doit répondre si le package est constructible, quel parcours de fabrication porte le plus grand risque, quelles données manquent encore et quelles fonctionnalités tirent le coût. Si votre package actuel inclut déjà des interfaces haute vitesse, des BGA denses, des exigences de backdrill, des connecteurs press-fit ou des contraintes mécaniques de grande carte, téléchargez le design via la page de devis avant de figer la release.
Normes de référence et contexte de spécification
Les références suivantes sont incluses comme contexte pour la revue d'ingénierie. Elles ne doivent pas être utilisées comme preuve autonome qu'un PCB est conforme ou qualifié.
- PCI-SIG PCI Express Base Specification
- Spécification PCI-SIG PCIe 6.0
- Spécification PCI-SIG PCIe 7.0
- JEDEC JESD79-5 DDR5 SDRAM
- Famille de normes Ethernet IEEE 802.3
- Contexte du projet OCP Datacenter Modular Hardware System (DC-MHS) et DC-SCM
- IPC-A-600
- IPC-6012
- IPC-A-610
- IPC-2221
- IPC-TM-650
- IEC 62368-1
- Contexte de conformité matériau RoHS et REACH
FAQ
Quelle est la plus grande différence entre un PCB de serveur de datacenter et un PCB multicouche normal ?
Un PCB de serveur de datacenter combine généralement routage dense, interfaces haute vitesse, alimentation fort courant, gros BGA, contraintes mécaniques strictes et validation échelonnée. Un PCB multicouche normal peut nécessiter une bonne qualité d'exécution, mais une carte serveur exige généralement que le stackup, l'impédance, le PDN, les connecteurs, les vias et la planification des tests soient revus ensemble.
Un fabricant de PCB peut-il garantir les performances PCIe, DDR5 ou 800G ?
Non. Un fabricant de PCB peut fabriquer le stackup contrôlé, les structures cuivre, les vias, les structures de backdrill, les coupons et l'assemblage selon le package libéré. Les performances finales PCIe, DDR5, CXL, Ethernet ou système dépendent du canal complet, du silicium, des connecteurs, du firmware, de l'alimentation, des conditions thermiques et de la méthode de validation.
Quand une carte serveur doit-elle devenir un projet de PCB backplane ?
Une carte serveur doit être traitée comme backplane ou proche backplane quand la densité de connecteurs, les connecteurs press-fit, les longs canaux, l'épaisseur de carte, le routage grand format, le contrôle du backdrill et la continuité slot-à-slot deviennent les risques dominants. À ce stade, la revue générique de carte mère serveur n'est généralement plus assez spécifique.
Pourquoi le backdrill est-il important dans la conception de PCB serveur ?
Le backdrill retire la longueur de barillet de via inutilisée qui peut se comporter comme un stub haute fréquence. Sur les cartes épaisses ou les canaux rapides, des stubs non contrôlés peuvent créer des discontinuités d'impédance et dégrader l'intégrité du signal. Les exigences de backdrill doivent être spécifiées par canal et par couche, pas ajoutées comme une note vague.
Le matériau faibles pertes est-il toujours requis pour les cartes serveur ?
Non. Le matériau faibles pertes doit être sélectionné en fonction de la longueur réelle du canal, de la vitesse de l'interface, du nombre de connecteurs, du budget de pertes, de la plage de température et de la cible de coût. Certaines cartes peuvent utiliser des matériaux haute vitesse standard ou à pertes moyennes, tandis que d'autres n'ont besoin de stackups faibles pertes ou hybrides que sur les couches critiques.
Quels fichiers dois-je envoyer pour un devis de PCB serveur ?
Envoyez les fichiers Gerber ou ODB++, les données de perçage, la cible de stackup, les préférences de matériaux, le tableau d'impédance, la liste des interfaces critiques, les notes de backdrill, le plan mécanique, la BOM, le plan d'assemblage, les exigences de test et toute attente de fiabilité ou d'inspection. Un package RFQ complet réduit les allers-retours et évite de chiffrer le mauvais parcours de build.
L'inspection de premier article peut-elle remplacer la validation haute vitesse ?
Non. L'inspection de premier article confirme si la carte et l'assemblage correspondent au package de release. La validation haute vitesse exige toujours des vérifications spécifiques au système comme le training, le margining, les diagrammes de l'œil, les tests BER, la contrainte thermique et la corrélation firmware le cas échéant.
Pourquoi le tissage de verre doit-il être revu sur les longues paires différentielles ?
Le tissage de verre peut créer des différences diélectriques locales entre les deux conducteurs d'une paire différentielle. Sur les routages longs et rapides, ce déséquilibre peut s'accumuler en skew. Des matériaux à verre étalé, une stratégie d'angle de routage et une revue de stackup peuvent être nécessaires quand le canal est suffisamment sensible pour justifier le coût.
Prochaines étapes
Si votre package de PCB serveur inclut déjà PCIe, DDR5, CXL, du réseau 400G/800G, un breakout BGA dense, de grands champs de connecteurs press-fit, des rails fort courant ou des notes de backdrill, n'attendez pas que le routage soit figé pour demander si la carte est fabricable.
Téléchargez le draft de stackup, les fichiers Gerber ou ODB++, le tableau d'impédance, les notes de perçage/backdrill et les exigences d'assemblage via la page de devis. HILPCB peut revoir le package pour la faisabilité du stackup, la fabrication à impédance contrôlée, le risque de routage haute vitesse, les contraintes de perçage/backdrill, la fabricabilité des zones de connecteurs et le transfert PCBA avant que le design n'absorbe le coût d'un premier build difficile.