Functional test plan PCB : 21 pièges fréquents (fabrication, assembly, test) et comment les corriger

Un functional test plan pcb solide est essentiel pour la qualité, la fiabilité et le time-to-market d’un produit PCBA. Mais de la gerber data preparation à la validation finale, la chaîne comporte de nombreux pièges. Un manque de rigueur en fabrication, assembly ou test peut conduire à des failures, du retard et des surcoûts.

Ce guide regroupe 21 FAQ courantes sur quatre domaines—PCB fabrication, assembly, test et quality management—avec une approche pratique : symptôme, root cause, solution et prévention.

Fabrication FAQs

La fabrication est la base de la PCBA ; beaucoup de FCT failures viennent de défauts bare board.

1. Comment le warpage PCB impacte-t-il la précision du functional test (FCT) ?

• Symptôme : la PCBA ne se place pas à plat dans le fixture FCT ; contact probe instable → false opens/shorts intermittents.
• Métrique : IPC-A-610 : warpage après SMT < 0.75%.
• Root causes :
  • Copper imbalance : grandes zones cuivre vs zones sans cuivre asymétriques.
  • Stackup : CTE mismatch core/PP.
  • Stress process : contraintes lamination/reflow non relâchées.
• Solution : baking ou press-flattening (mesure corrective).
• Prévention :
  • Design balancing : dès gerber data preparation, ajouter copper pouring.
  • Matériaux : low-CTE ou high Tg.
  • Process control : optimiser lamination et cooling.

2. Pourquoi une PTH copper thickness insuffisante cause des FCT failures intermittents ?

• Symptôme : failure après vibration/thermal cycling, mais FCT à température ambiante OK.
• Métrique : IPC-6012 Class 2 : copper PTH moyen ≥ 20 μm.
• Root causes : plating (bain/rectifier), drilling quality (smear/hole wall).
• Solution : microsection ; hors spec = souvent scrap.
• Prévention : monitoring bain, optimisation drilling.

3. Comment un solder mask bridge (trop fin/absent) perturbe le test ?

• Symptôme : shorts entre pins adjacents (bridge absent) ou mauvais contact probe (mask sur pad).
• Métrique : bridge width typiquement ≥ 4 mil (0.1 mm).
• Root causes : exposure insuffisante (voir soldermask exposure tutorial), misregistration, ink trop fluide.
• Solution : retouche légère possible, sinon scrap.
• Prévention : calibration exposure/alignment, gestion viscosité ink.

4. Cleanliness : quels impacts long terme sur le FCT ?

• Symptôme : FCT failures en humidité ; leakage/shorts via ECM.
• Métrique : ionic contamination < 1.56 μg/cm² NaCl équivalent.
• Root causes : nettoyage insuffisant, no-clean flux mal utilisé.
• Solution : ion chromatography + nettoyage (ultrasons/plasma).
• Prévention : valider nettoyage, choisir flux selon densité/environnement.

5. ENIG Black Pad : comment cela conduit à des miscalls en FCT ?

• Symptôme : open FCT sur BGA/QFN, mais X-Ray “OK”.
• Métrique : SEM/EDX montre corrosion du nickel et phosphore anormal.
• Root cause : chimie ENIG (or) trop agressive / temps de réaction trop long.
• Solution : défaut irréversible → scrap.
• Prévention : process control ENIG strict + supplier audit.

6. Back-drilling : comment une erreur de profondeur provoque des failures high-speed en FCT ?

• Symptôme : tests PCIe/USB 3.0 : eye/BER hors spec.
• Métrique : stub < 10 mil ; tolérance profondeur ±3 mil.
• Root causes : depth control insuffisant, variation d’épaisseur PCB.
• Solution : screening TDR.
• Prévention : machines avancées (sensing/laser), planifier back-drill dès le design.

Assembly FAQs

SMT/THT sont des zones à haut risque défauts et pilotent directement la pass rate FCT.

7. Pourquoi les solder balls causent des shorts aléatoires en FCT ?

• Symptôme : shorts intermittents, difficiles à reproduire.
• Métrique : IPC-A-610 Class 2 : limites sur quantité/diamètre, sans bridge.
• Root causes : solder paste (excès/humidité), reflow profile (ramp trop rapide).
• Solution : nettoyage, X-Ray sous BGA.
• Prévention : paste management, reflow tuning (1–3°C/s en preheat).

8. Tombstoning : comment cela crée des opens en FCT ?

• Root causes : pad thermal imbalance, print/placement offset.
• Solution : rework.
• Prévention : DFM (IPC-7351), calibration machines.

9. BGA voids : risque long terme même si FCT passe ?

• Métrique : IPC-7095B : void area ≤ 25%.
• Solution : screening via x ray inspection checklist.
• Prévention : soak plus long, baking MSD/PCB.

10. Head-in-pillow (HIP) : pourquoi peut-il échapper au FCT ?

• Symptôme : FCT OK à froid mais failures sous stress ; X-Ray parfois insuffisant.
• Métrique : 3D AXI / microsection.
• Root causes : warpage, paste oxidation.
• Solution : reball / remplacement.
• Prévention : carriers, process timing.

11. Selective wave : icicles/spikes et contact probe FCT

• Métrique : spike length ≤ 1.5 mm.
• Solution : trimming.
• Prévention : paramètres (speed/preheat/wave height) + maintenance.

Test & Quality FAQs

Même avec une fabrication/assembly parfaite, test et quality peuvent créer des faux défauts ou des aveugles.

12. ICT : causes fréquentes de mauvais contact probe ?

• Root causes : probes usés/contaminés, test points trop petits/masqués, fixture misalignment/vacuum insuffisant.
• Solution : nettoyage/remplacement probes, calibration fixture.
• Prévention : test points Ø≥0.8mm, pitch ≥1.5mm, plan de maintenance.

13. Pourquoi un script FCT produit des false calls ?

• Root causes : limites trop strictes, timing insuffisant UUT, noise/RFI.
• Solution : élargir tolérances, ajouter delays, shielding.
• Prévention : analyse statistique des tolérances, retry + filtrage.

14. Comment définir un critère de réussite fiable pour les tests de fiabilité ?

• Point clé : critères quantifiés (ex. 85°C/85%RH 1000h, drift <15%), alignés au use case.

15. Hipot : pourquoi des miscalls en humidité ?

• Solution : baking 60–80°C 2–4h ; tester à RH < 60% ; surface clean/dry.

16. Boundary scan : coverage insuffisante ?

• Root causes : JTAG chain incomplète, BSDL manquants.
• Solution : vecteurs additionnels ou couverture via FCT.
• Prévention : plan DFT early + validation JTAG avant layout.

17. SPC : comment réagir quand un control chart part hors contrôle ?

• Stop production, quarantine, analyse 5M1E, OCAP.

18. 8D : comment traiter des FCT failures récurrents ?

• Appliquer 8D (D1–D8) et institutionnaliser le processus.

19. Traceability incomplète : impact sur l’analyse des FCT failures ?

• Sans data capture et intégration MES/ERP/test, l’analyse devient lente et imprécise.

20. Yield improvement roadmap : comment la construire ?

• Pareto sur AOI/ICT/FCT, équipes cross-fonctionnelles, objectifs SMART, revues périodiques.

21. Gerber Data Preparation : comment introduit-elle du risque FCT dès l’origine ?

• Formats non standards, infos manquantes, violations DRC : imposent une boucle DFM/CAM stricte.

Appendix

Matrice défauts / contremesures

Défaut	Process step	Key metric	Action
PCB warpage	Lamination, reflow	< 0.75%	Stackup + copper balance, carriers.
BGA voids	SMT reflow	< 25%	Profil reflow + baking MSD/PCB.
Tombstoning	SMT	Zero	Pad thermal balance + process accuracy.
FCT false calls	FCT	< 2%	Limites statistiques + timing robuste.
Black Pad	ENIG	Zero	Contrôle chimie + supplier mgmt.
Ionic contamination	Cleaning	< 1.56 μg/cm²	Valider cleaning + flux adapté.
Icicles/bridges	Wave/selective	Zero	Paramètres + maintenance.

Quality audit checklist

Audit item	Standard / requirement	Check method	Status
1. DFM check flow	DFM sur tous les Gerber avant production ?	DFM reports + échanges	☐ OK ☐ NG
2. IQC	Contrôle des composants clés ?	IQC records + équipements	☐ OK ☐ NG
3. MSD control	Stockage contrôlé + baking ?	Inspection + logs	☐ OK ☐ NG
4. Paste management	FIFO, warm-up, mixing ?	Inspection + logs	☐ OK ☐ NG
5. SPI	100% SPI + SPC ?	Données SPC	☐ OK ☐ NG
6. Pick-and-place	Calibration régulière ?	Certificats	☐ OK ☐ NG
7. Reflow profiling	Profils validés par produit ?	Archives	☐ OK ☐ NG
8. AOI	Coverage et optimisation false calls ?	Programmes + données	☐ OK ☐ NG
9. X-Ray	2D/3D X-Ray pour BGAs ?	Rapports	☐ OK ☐ NG
10. ICT	Calibration + maintenance fixtures ?	Logs	☐ OK ☐ NG
11. FCT	Version control scripts ?	Repo	☐ OK ☐ NG
12. Test data	ICT/FCT data traceable ?	Vérif SN	☐ OK ☐ NG
13. ESD	ESD S20.20 ?	Check terrain	☐ OK ☐ NG
14. Cleanliness	Cleaning + ionic test ?	Équipements	☐ OK ☐ NG
15. Reliability lab	Chambre thermique, vibration ?	Inspection	☐ OK ☐ NG
16. SPC	SPC sur étapes clés ?	Charts + OCAP	☐ OK ☐ NG
17. 8D	Processus 8D structuré ?	Rapports	☐ OK ☐ NG
18. Traceability	5M1E trace possible ?	Démo	☐ OK ☐ NG
19. Training	Formation IPC ?	Certificats	☐ OK ☐ NG
20. Supplier mgmt	Audit fournisseurs ?	Reports	☐ OK ☐ NG
21. Document control	SOP/ECN contrôlés ?	Système	☐ OK ☐ NG
22. PM	Preventive maintenance ?	Logs	☐ OK ☐ NG
23. Packaging	ESD/moisture packaging + drop test ?	Specs	☐ OK ☐ NG
24. Complaints	Gestion des réclamations ?	Logs	☐ OK ☐ NG
25. Continuous improvement	Revues qualité & yield projects ?	PVs	☐ OK ☐ NG

Conclusion

Un functional test plan pcb robuste connecte design, fabrication, assembly et quality. La clé est la prévention : commencer par Gerber/DFM et appliquer des standards stricts à chaque pcb fabrication process steps pour maximiser la pass rate et la fiabilité long terme.

Questions fréquentes

Pourquoi un functional test plan est-il plus qu’une simple liste de tests ?

Parce qu’il relie intention de design, contrôle de fabrication, qualité d’assemblage et exécution du test dans un seul cadre opérationnel. Un bon plan définit non seulement quoi tester, mais aussi comment prévenir, tracer et corriger les problèmes.

Pourquoi la prévention qualité doit-elle commencer avant le FCT ?

Au moment où une carte arrive au test fonctionnel final, beaucoup de défauts ont déjà été introduits en amont. Commencer dès la préparation Gerber, le DFM, le contrôle fournisseurs et la discipline process réduit fortement les échecs détectés en fin de ligne.

Pourquoi la documentation, la formation et la maintenance des équipements font-elles partie d’un functional test plan ?

Le rendement fonctionnel dépend de la stabilité des personnes, des procédures et des machines, pas seulement du circuit. Des documents maîtrisés, des opérateurs formés et des équipements entretenus rendent les résultats plus fiables et reproductibles.

Pourquoi faut-il continuer à améliorer le test plan même après sa mise en place ?

Un plan figé finit rapidement par ne plus refléter les modes de défaillance réels ni les changements de production. L’analyse régulière du yield, des plaintes et des actions correctives maintient la stratégie de test alignée sur les vrais risques produit.