Introduction : pourquoi PCB material data sheet reading est si important
En PCB design et en fabrication, pcb material data sheet reading ne se limite pas à « choisir un laminate ». C’est une compétence clé qui détermine directement la performance électrique, la fiabilité mécanique, l’efficacité thermique et le coût final. Un Data Sheet est un “contrat” entre supplier et ingénieur, mais beaucoup de paramètres sont mesurés en conditions idéales de laboratoire. Une fois dans la réalité (lamination, plating, etching), le comportement peut diverger de la fiche.
Ce guide FAQ vise à combler le gap entre théorie et production. Nous couvrons 20 questions fréquentes sur la sélection matériaux et le stackup—du Dk/Df drift FR-4 aux défis de rendement en Rogers + FR-4 mixed lamination—avec un framework complet material troubleshooting. Que vous fassiez du high-speed digital, du RF ou du power, cette liste vous aide à réduire le risque et à mieux échanger avec un fabricant comme HILPCB.
Index rapide : matériaux & stackup FAQ
| N° | Sujet | Key metrics | Suggestion |
|---|---|---|---|
| 1 | Dk/Df frequency dependence | S-parameters, Effective Dk | Utiliser un modèle wideband ou des données multi-fréquences |
| 2 | Glass weave effect | Skew, Jitter, Impedance fluctuation | Spread glass (1067, 1086) ou rotation de routage |
| 3 | Tg/Td & fiabilité | Td, T260/T288 | Prioriser Td ; high-reliability : Td ≥ 340°C |
| 4 | CTE mismatch | Z-axis CTE, T-Tg CTE | Low Z-CTE pour thick boards et BGA |
| 5 | Lecture CTI | CTI | Selon tension/safety ; CTI ≥ 600V = top grade |
| 6 | Resin content & flow | Resin Content, Resin Flow | Adapter à la copper density et éviter resin starvation |
| 7 | Copper profile | Rz, Rq | VLP/HVLP pour réduire insertion loss |
| 8 | Mixed-lamination compatibility | Curing Profile, CTE mismatch | Systèmes compatibles (idéalement même famille) |
| 9 | Pressed thickness tolerance | Press-out thickness | Se baser sur l’expérience du fabricant |
| 10 | Impact réel du Df | Df, Insertion Loss | +0.005 de Df peut être critique sur liens longs |
| 11 | Moisture absorption & delamination | Moisture absorption | Baking essentiel (high-layer, lead-free) |
| 12 | CAF | CAF resistance | Matériaux anti-CAF + drilling qualité |
| 13 | PI / flex materials | Peel strength, dimensional stability | Adhesive system et dynamic flex life |
| 14 | MCPCB thermal conductivity | W/m·K | Distinguer k isolant vs “overall” |
| 15 | RoHS/REACH compliance | Halogen-free, SVHC | Confirmer compliance à jour |
| 16 | Impedance coupon | TDR Measurement | Valider Dk/Df de production et contrôle stackup |
| 17 | Coût vs performance | Price vs. Df/Td | FR-4 → Mid-loss → Low-loss, choisir par besoin |
| 18 | Embedded capacitance | Capacitance density, breakdown | Uniformité d’épaisseur et breakdown voltage |
| 19 | Laser drilling compatibility | Resin type | Certains matériaux nécessitent UV plutôt que CO2 |
| 20 | Surface finish compatibility | Peel strength after stress | Vérifier ENIG/OSP après reflows multiples |
20 questions clés sur matériaux et stackup (FAQ)
Partie 1 : interpréter les paramètres électriques fondamentaux
1. Pourquoi l’impédance mesurée diffère-t-elle de la simulation basée sur le Dk du Data Sheet ?
- Scénario typique : microstrip 50 Ω sur FR-4 (Data Sheet Dk=4.2 @ 1GHz), simulation OK, mais TDR mesure 46 Ω.
- Metrics / expérimentations :
- Dk frequency dependence : le Dk est souvent un single-point (ex. 1GHz). La fréquence effective des signaux high-speed (PCIe 4.0) est plus élevée, et Dk peut évoluer.
- Différences de méthodes : le supplier peut mesurer un “pure Dk” (Stripline Resonator), alors qu’un microstrip voit l’air (Dk=1) et donc un Dkeff plus faible.
- Expérience : fabriquer un Impedance Coupon, mesurer via TDR ou VNA, et déduire un Dk effectif en conditions de production.
- Solutions :
- Demander des données Dk/Df multi-fréquences (1/5/10GHz) ou utiliser la HILPCB material library.
- Utiliser des outils wideband (Si9000, Polar) et saisir des paramètres dépendants de la fréquence.
- Prévention : travailler tôt avec le fabricant, et utiliser des outils de stackup calibrés sur des données production. Les modèles HILPCB intègrent un
dk drift.
2. Mon eye diagram diff est mauvais (jitter et skew) : est-ce un problème de matériau ?
- Scénario typique : diff 100 Ω, longueur > 10 pouces, 25Gbps : eye presque fermé.
- Metrics / expérimentations :
- Glass weave effect : dans les tissus standards (ex. 7628), alternance de glass bundles (Dk≈6) et zones résine (Dk≈3). Si une ligne passe plus sur le verre que l’autre, on crée du skew.
- Expérience : X-Ray ou microsection pour visualiser la position des pistes vs bundles.
- Solutions :
- Matériaux : utiliser spread glass (1080, 1067, 1035) ou weave flatten.
- Layout : router avec une rotation 3–5° (zig-zag) ou dog-bone pour équilibrer l’environnement verre/résine.
- Prévention : pour des liens >10Gbps, spécifier spread glass dès la conception du stackup (
low loss laminate tutorial).
3. Le Df du Data Sheet est bas : pourquoi l’insertion loss reste élevé ?
- Scénario typique : matériau Df=0.005, mais un lien backplane 20 pouces perd 3dB de plus que prévu @15GHz.
- Metrics / expérimentations :
- Copper profile : le Df est souvent mesuré avec du cuivre lisse. En production, on utilise un cuivre plus rugueux (RTF) pour l’adhérence. Avec le skin effect, la rugosité augmente fortement les pertes conducteurs.
- Metric : rugosité Rz. Standard > 5μm ; VLP ~2–3μm ; HVLP < 2μm.
- Solution : spécifier VLP/HVLP dans les exigences stackup. Attention : cela peut réduire légèrement Peel Strength ; valider la compatibilité process.
- Prévention : en
stackup faq, ne demandez pas seulement Df, mais “à fréquence X, avec quel copper profile, quel est le loss total ?”
4. Tg ou Td : lequel est le plus important (si je n’ai qu’un reflow) ?
- Scénario typique : FR-4 Tg 140°C choisi pour le coût ; delamination après reflow lead-free 260°C.
- Metrics / expérimentations :
- Tg : transition vitreux→caoutchouteux ; baisse de rigidité, CTE augmente.
- Td : température de décomposition (réaction chimique irréversible), souvent à 5% de perte de masse.
- Conclusion : Td est plus critique que Tg. Tg est un changement d’état ; Td signifie dommage permanent.
- Solution : même pour des produits simples, viser Td ≥ 320°C ; pour server/comms, Td ≥ 340°C (High-Tg).
- Prévention : prioriser Td et T288, pas seulement Tg.
Partie 2 : questions process / fabrication
5. Qu’est-ce que le CTI et comment choisir depuis le Data Sheet ?
- Scénario typique : module power industriel avec exigences safety.
- Metrics :
- CTI : capacité à résister à la formation de chemins carbonés conducteurs. Unité : V.
- Grades : PLC 0–5. CTI ≥ 600V = PLC 0 (top grade).
- Solution : choisir selon l’environnement et les standards (UL 60950, IEC 62368). Élément central de
cti requirement explanation. - Prévention : fixer le CTI requis dès le début.
6. Resin Content et Resin Flow : comment guider le stackup ?
- Scénario typique : HDI 8 couches avec grands copper pours : zones minces ou resin starvation après lamination.
- Metrics :
- Resin Content (%) : proportion de résine dans le PP.
- Resin Flow (%) : résine qui s’écoule en conditions standard.
- Solutions :
- Adapter PP à la copper density : faible cuivre → PP plus riche en résine ; power planes à forte couverture → résine moyenne/basse pour éviter trop de flow. Point important de
high current copper balancing. - Impliquer le fabricant : fournir les Gerber inner-layer ; HILPCB peut recommander des combinaisons PP (ex. 1080+106) basées sur simulation et base d’expérience.
- Adapter PP à la copper density : faible cuivre → PP plus riche en résine ; power planes à forte couverture → résine moyenne/basse pour éviter trop de flow. Point important de
- Prévention : éviter de figer des PP styles ; définir l’épaisseur diélectrique finale et l’impédance cible.
7. Mixed lamination FR-4 + Rogers : pourquoi le rendement est-il bas (delamination) ?
- Scénario typique : RF avec Rogers RO4350B et digital en FR-4.
- Root causes :
- Curing profile incompatible.
- CTE mismatch (Z-axis) → stress thermique.
- Solutions :
- Utiliser des bond ply compatibles (ex. Rogers 2929).
- Choisir un fabricant avec expérience et recettes validées (HILPCB mixed-lamination lab).
- Prévention : valider que le fabricant maîtrise la combinaison choisie.
8. Pourquoi core + PP ≠ press-out thickness ?
- Scénario typique : stackup “calculé” à 1.6mm, production à 1.52mm.
- Explication : la résine PP s’écoule et remplit la topographie cuivre ; la press-out dépend de dizaines de facteurs.
- Solution : laisser le fabricant dimensionner la press-out ; vous définissez l’épaisseur diélectrique finale et l’impédance.
- Prévention : ne pas “additionner” soi-même ; demander un stackup manufacturable simulé.
Blocage stackup ?
Des paramètres incertains et une lamination complexe peuvent impacter planning et coût. Uploadez vos Gerber : HILPCB propose une analyse DFM gratuite et des recommandations stackup.
Obtenir une revue stackup gratuitePartie 3 : fiabilité & matériaux spéciaux
9. Qu’est-ce que le CAF et comment le prévenir ?
- CAF resistance : résistance à la migration ionique du cuivre le long des interfaces verre/résine (température, humidité, bias).
- Solution : matériaux “Anti-CAF” pour designs denses ; drilling/desmear de qualité.
10. FPC : quels paramètres Data Sheet comptent en dynamic flex ?
- Adhesiveless PI, RA copper, et données “Dynamic Flex”.
11. MCPCB LED : thermal conductivity plus élevée = toujours mieux ?
- Le bottleneck est l’isolant ; vérifier k + épaisseur et demander Thermal Impedance (°C/W).
12. RoHS/REACH : comment assurer la compliance ?
- Déclarations “RoHS Compliant”, “Halogen-Free”, et SVHC à jour (
rohs reach compliance lesson).
Plus de FAQ (réponses courtes)
Pourquoi le laser drilling HDI exige des matériaux spécifiques ?
- Réponse : CO2 absorbe bien la résine mais moins la fibre ; certains systèmes (PPE) absorbent mal CO2 et nécessitent UV. Les Data Sheets le mentionnent souvent.
Moisture Absorption : impact sur PCB ?
- Réponse : peut provoquer “popcorning”/delamination en reflow. Plus bas est mieux (souvent <0.2%). Baking est une prévention standard.
Quand Peel Strength est-il le plus critique ?
- Réponse : contraintes mécaniques/vibrations ou composants lourds ; la valeur après thermal stress est la plus pertinente.
Dielectric Strength : quel intérêt ?
- Réponse : champ max avant breakdown ; clé en high-voltage.
Comment équilibrer coût et performance ?
- Réponse : échelle : FR-4 standard → mid-loss → high-speed (Df<0.005). Choisir “just enough”.
T260/T288 : que signifient ces temps ?
- Réponse : temps avant delamination à 260°C/288°C.
Embedded Capacitance : comment lire le Data Sheet ?
- Réponse : capacitance density, épaisseur/tolérance, breakdown voltage ; l’uniformité d’épaisseur est clé.
Pourquoi mon HDMI SI est mauvais ?
- Réponse : HDMI demande 90 Ω diff et faible intra-pair skew ; matériaux low-loss + spread glass (
hdmi pcb stackup guide).
- Réponse : HDMI demande 90 Ω diff et faible intra-pair skew ; matériaux low-loss + spread glass (
Note de risque : ignorer les détails Data Sheet coûte cher
Un paramètre comme Z-axis CTE peut provoquer des via failures sur thick boards à forte densité BGA. Une mixed lamination non validée peut scrapper un lot complet. Valider le Data Sheet avec le fabricant est un facteur clé de succès.
Appendix 1 : stackup review checklist
| Category | Checkpoint | Parameter / requirement | Owner |
|---|---|---|---|
| Electrical | 1. Impedance control | Target (50Ω SE, 90/100Ω Diff) | Design engineer |
| 2. Impedance tolerance | ±10%, ±7%, or ±5% | Design engineer | |
| 3. Reference layers | Continuous reference plane | Design engineer | |
| 4. Dk/Df values | Effective values @ target frequency | Materials engineer | |
| 5. Copper type | VLP/HVLP for >10Gbps signals | Design/materials | |
| 6. Glass style | Spread glass for >10Gbps signals | Materials engineer | |
| 7. Dielectric thickness | Impedance + isolation needs | Process engineer | |
| Mechanical / physical | 8. Total thickness | Target + tolerance | Design engineer |
| 9. Symmetry | Center-symmetric | Process engineer | |
| 10. Core selection | Thickness, copper weight | Process engineer | |
| 11. PP selection | Style, resin content | Process engineer | |
| 12. Min dielectric | Safety insulation | Safety/process | |
| 13. Z-axis CTE | < 50 ppm/°C for high-reliability BGA | Materials engineer | |
| DFM/DFA | 14. Inner copper | 1/2 oz, 1 oz, 2 oz… | Design engineer |
| 15. Outer copper | Final plated copper | Process engineer | |
| 16. Pressed thickness | Manufacturer experience | Process engineer | |
| 17. Mixed-lam | Compatibility + parameters | Process engineer | |
| 18. HDI | Laser + via fill | HDI specialist | |
| 19. Finish | ENIG, OSP, HASL… | Process engineer | |
| 20. Warpage risk | Copper distribution + symmetry | Process engineer | |
| Reliability / compliance | 21. Tg/Td/T288 | Reflow + operating temps | Materials engineer |
| 22. CTI grade | Safety needs | Safety engineer | |
| 23. CAF resistance | Anti-CAF property | Materials engineer | |
| 24. RoHS/REACH | Compliance declarations | Supply chain/QA | |
| 25. Moisture level | MSL level | QA engineer | |
| 26. UL | UL approval if needed | Safety engineer |
Valeur HILPCB : du Data Sheet à une livraison fiable
Entre les paramètres “papier” et la réalité de fabrication, il existe un vrai gap. HILPCB le comble via une material library, des stackup simulation models validés en production et un mixed-lamination lab pour transformer l’intention design en production high-yield.
Appendix 2 : roadmap de validation recommandée
- Stackup design avec outils calibrés fabricant.
- Revue stackup + checklist avant proto.
- Proto avec Impedance Coupon + report TDR.
- SI test VNA (S-parameters) et boucle de correction Dk/Df.
- Reliability (thermal cycling, IST), surtout pour mixed lamination/HDI.
HILPCB capability overview
- Material coverage : FR-4, Rogers, Taconic, Isola, Panasonic…
- Stackup capability : jusqu’à 64 couches, min dielectric 2 mil, tolérance ±5%.
- Mixed-lamination expertise : process FR-4 + Rogers/PTFE.
- Precision testing : Keysight VNA + TDR, reports impédance/loss.
Du multilayer standard au HDI/rigid-flex, HILPCB propose un service one-stop de la sélection matériaux à l’assembly.
Conclusion
pcb material data sheet reading mélange théorie et expérience. Comprendre le sens physique et l’impact process de chaque paramètre est la clé pour éviter les pièges material troubleshooting. Si vous avez des questions sur les matériaux ou le stackup, l’équipe HILPCB peut vous accompagner.
Questions fréquentes
Pourquoi l’impédance mesurée diffère-t-elle souvent de celle estimée depuis la data sheet matériau ?
Les valeurs de Dk publiées sont généralement mesurées à une fréquence et selon une méthode précises, qui ne reproduisent pas exactement la structure réelle du PCB. Ensuite, la rugosité cuivre, l’épaisseur pressée, le glass weave et la dispersion process modifient encore l’impédance effective obtenue en fabrication.
Quels paramètres matière faut-il vraiment regarder pour un stackup high-speed ?
Il faut considérer ensemble Dk, Df, profil cuivre, style de verre, tolérances d’épaisseur et bande de fréquence associée aux valeurs publiées. Se concentrer uniquement sur un Dk nominal conduit souvent à des décisions de stackup trop simplifiées.
Pourquoi les mixed laminations sont-elles plus difficiles qu’elles n’en ont l’air ?
Des systèmes résine différents ne partagent pas forcément la même fenêtre de lamination, ni le même comportement vis-à-vis de la dilatation thermique, du perçage ou de l’adhésion. Deux matériaux corrects sur le papier peuvent donc générer délamination, perte de yield ou dérive d’impédance une fois assemblés ensemble.
Quelle est la bonne manière d’utiliser une material data sheet dans un projet PCB ?
Il faut la traiter comme un point de départ, puis fermer la boucle avec le fabricant via revue de stackup, coupons et données de mesure réelles. Les meilleures décisions viennent toujours de la combinaison entre données fournisseur, retour process et validation en production.

