Bonjour, je suis le formateur principal de la HILPCB Design Academy. Après des années de formation, j’observe souvent la même chose : beaucoup de débutants réduisent le PCB design à « tirer des pistes » et ignorent le system engineering derrière. Le choix d’une Via, pourtant simple en apparence, suffit à impacter performance, coût et fiabilité d’une carte. Aujourd’hui, nous ne faisons donc pas un via selection tutorial isolé : nous l’insérons dans un flux complet, du concept au layout, afin de construire une approche manufacturable et itérative.
Ce tutoriel couvre le parcours complet, de l’analyse des requirements au manufacturing handoff : planifier le stackup, réussir le placement, appliquer des stratégies de routing adaptées, puis produire des deliverables de fabrication professionnels. Avec des exemples HILPCB, chaque étape est orientée producibilité.
Les trois questions qu’un “via selection tutorial” doit traiter en premier
Placer une Via dans un outil de CAO est un clic. Un ingénieur expérimenté a déjà pris trois décisions clés avant ce clic. Un via selection tutorial complet commence par ces questions, car elles déterminent type de via, dimensions et coût final.
1. Quelles sont les exigences électriques ?
Il s’agit de qualité de signal et de stabilité d’alimentation. À considérer :
- Fréquence du signal : sur des signaux high-speed (USB, HDMI), une via est une discontinuité d’impédance pouvant créer reflections et loss. Les parasitiques C/L doivent être maîtrisés. Cela est lié à differential pair basics : la cohérence des vias en différentiel est critique.
- Courant : sur une power rail ou des nets de puissance, les vias doivent porter plus de courant. Selon IPC-2152, la capacité dépend du diamètre, de la longueur (board thickness) et de l’échauffement. Une via de 10 mil peut n’accepter qu’environ 1 A ; au-delà, il faut des via arrays en parallèle ou des diamètres plus grands.
2. Quelles contraintes mécaniques et de fabrication ?
Le design doit être fabricable, donc il faut aligner tôt avec le fabricant (ex. HILPCB) :
- Board thickness et Aspect Ratio : rapport épaisseur / diamètre minimum de drilling. Les fabricants imposent des limites (ex. 10:1). Sur 1,6 mm, le minimum drilling mécanique peut être ~0,15 mm. Des trous trop petits compliquent le plating et dégradent la fiabilité.
- Type de via : standard : Through-hole Via (Top-to-Bottom). En HDI, on utilise Blind Via (outer-to-inner) et Buried Via (inner-to-inner) pour gagner de la densité, mais avec un surcoût.
3. Comment équilibrer coût et densité ?
Le coût fait partie de tous les trade-offs, et la sélection des vias impacte directement la manufacturing cost.
📐 Spécifications des vias PCB et trade-offs de process
| Type de via | Description du process | Advantages | Trade-offs | Poids coût |
|---|---|---|---|---|
| Through-hole Via | Drilling à travers toutes les couches, connexion Top à Bottom. | Process le plus mature, fabrication simple ; pas de lamination séquentielle. | Consomme l’espace sur toutes les couches internes ; inductance parasite plus élevée, moins adapté aux nets ultra high-speed. | $ Standard |
| Blind Via | Démarre au Top ou Bottom et s’arrête sur une couche interne définie. | Augmente fortement la routing density ; réduit l’effet stub et améliore la SI. | Exige un drilling à profondeur contrôlée ; augmente les cycles de lamination. | $$ Plus élevé |
| Buried Via | Située uniquement entre couches internes, sans atteindre la surface. | Libère l’espace des couches externes pour le BGA fanout ; supporte des designs HDI très denses. | Chaîne de process la plus longue ; faible réparabilité et yield control difficile. | $$$ Cher |
Après ces trois réponses, la base du projet est solide.
Planifier le stackup et les reference planes
Le stackup est l’âme du PCB design : il conditionne EMC, SI et PI. Un bon pcb stackup tutorial rappelle que le stackup doit être défini avant le placement.
Méthode en 4 étapes pour le stackup
Suivez ces étapes pour construire un stackup solide avant le routing.
- Déterminer le layer count : selon les requirements (pins BGA, densité, EMC). Un MCU board simple peut tenir en 2 ou 4 couches ; un [High Speed PCB](/products/high-speed-pcb) complexe peut nécessiter 10+ couches.
- Assigner les fonctions des couches : organiser Signal, GND et Power. Règle clé : chaque couche high-speed doit être adjacente à une reference plane continue (souvent GND) pour assurer le return path et l’impédance.
- Choisir matériaux et épaisseurs diélectriques : FR-4 est courant, mais Rogers/low-loss peut être nécessaire en high-speed/high-frequency. L’épaisseur de Prepreg influence directement l’impédance. HILPCB propose 30+ matériaux et du stackup modeling.
- Impedance modeling et calcul : utiliser un outil d’impédance (ex. calculateur HILPCB) pour obtenir 50Ω single-ended et 90Ω/100Ω differential — une étape clé des differential pair basics.
Un stackup classique 4 couches : Signal 1 - GND - Power - Signal 2. Il fournit de bonnes reference planes et un excellent compromis coût/performance.
Placement et partition par modules
Le placement n’est pas aléatoire : c’est une planification d’espace. Un bon placement simplifie le routing et améliore la performance. C’est au cœur des pcb design checklists.
1. Floorplanning par fonctions
Dès le schéma, découpez en modules :
- Power : DC-DC, LDO, etc. groupés ; chemins courts et larges.
- High-speed digital : CPU/FPGA + mémoire compacts pour raccourcir les nets critiques.
- Analog : ADC/DAC, op-amp loin du bruit digital ; power/GND dédiés si besoin.
- Interfaces : USB/Ethernet au bord de carte avec protection ESD.
2. Priorité aux composants critiques
Placez d’abord ceux contraints en position/orientation : connecteurs, trous de fixation, antennes, grands BGA.
3. Placement des decoupling capacitors
C’est la pratique centrale de decoupling network basics : decaps au plus près des power pins, return path (vias vers GND plane) le plus court possible. Typiquement : gros condensateurs près de l’entrée d’alim, petits près des pins (10uF + 0.1uF + 0.01uF).
Stratégies de routing : high-speed / power / analog
Le routing matérialise la logique. Les classes de signaux exigent des stratégies différentes.
High-speed digital
- Controlled impedance : largeurs calculées selon le stackup pour DDR/PCIe.
- Differential pairs : « equal length, constant spacing, same layer » ; limiter le skew à quelques mil.
- Vias : limiter les changements de couche. À chaque transition, ajouter une GND via proche pour fermer le return path : application avancée du via selection tutorial.
Power
- Planes en priorité : utiliser des planes/pours pour un chemin low-impedance.
- Star connection : séparer les domaines (analog/digital) dès l’entrée.
- Thermal design : sur forts courants et sources de chaleur (LDO, MOSFET), élargir les pistes et ajouter des Thermal Vias. Le Heavy Copper PCB HILPCB aide pour les forts courants.
Analog
- Isolation & shielding : éloigner des high-speed/switching ; Guard Trace si nécessaire.
- Éviter les boucles : grandes boucles = antennes ; garder des boucles petites.
Point clé : l’importance du return path
Le courant circule toujours en boucle. À haute fréquence, le return current suit le chemin d’impédance minimale, généralement la reference plane sous la piste. Si la reference plane est split ou discontinue (ex. traversée d’une zone d’alimentation split), le return path contourne, la boucle s’agrandit, et des problèmes EMI/SI apparaissent. En routing, vérifiez toujours la continuité de la reference plane sous les signaux critiques.
Vérification combinée : DRC + SI + PI
Après le routing, la vérification est la dernière ligne de défense ; ce n’est pas seulement « lancer DRC ».
🛡️ Vérification avancée HILPCB et simulation multi-domaine
| Type | Objectif | Outils & méthodes | Blocages à haut risque |
|---|---|---|---|
DRC règles physiques |
Vérifier si le Layout respecte les limites DFM de l’usine. | CAM350, Genesis, contraintes natives Altium/Allegro | Violations width/spacing, Aspect Ratio hors limite, copper islands, clearance bord insuffisante. |
SI signal integrity |
Évaluer Reflections, diaphonie et cohérence de phase. | HyperLynx, Si9000, Keysight ADS, Ansys SIwave | Differential Skew excessif, résonance stub, mismatch d’impédance (eye closure). |
PI power integrity |
Analyser IR-Drop et l’impédance cible du PDN. | Cadence Sigrity, CST, Ansys PI Advisor | Risque thermique par overcurrent, VRM response delay, pics de résonance par mauvais placement decap. |
Un DFM review complet doit inclure ces vérifications. Chez HILPCB, nos ingénieurs peuvent réaliser une DFM analysis gratuite avant lancement pour détecter les risques.
Préparer les fichiers design et les deliverables de fabrication
Dernière étape : packager le design en un jeu de fichiers standard pour que l’usine produise sans ambiguïté. Un bon pcb documentation tutorial rappelle que le Gerber seul ne suffit pas.
Liste des deliverables essentiels
- Gerber Files (RS-274X) : cuivre, solder mask, silkscreen, drills, etc. par couche.
- NC Drill File : coordonnées et diamètres.
- IPC-356 Netlist : pour electrical test et détection opens/shorts.
- Bill of Materials (BOM) : RefDes, références, packages, quantités ; outil HILPCB possible pour normaliser.
- Pick and Place File (Centroid) : coordonnées de placement SMT.
- Fabrication Drawing : notes de fabrication incluant :
- matériau, épaisseur, cuivre
- dessin stackup
- exigences d’impédance (width/spacing)
- surface finish (ENIG, HASL, etc.)
- notes spéciales (gold fingers, impedance coupon, etc.)
Une documentation complète et claire facilite la communication et évite erreurs et retards.
Itérer avec les design reviews HILPCB et le feedback de production
Il existe toujours un écart entre théorie et production. Collaborer étroitement avec un fabricant fiable accélère l’apprentissage.
HILPCB : support design et capacités de fabrication
Nous ne sommes pas qu’un fabricant : nous sommes votre partenaire design. HILPCB propose des services à valeur ajoutée :
- DFM/DFA review gratuite : après commande, revue de Gerber et BOM, identification proactive des risques manufacturing/assembly, et recommandations d’amélioration.
- Services stackup et impédance : stackup recommandé basé sur matériaux/process réels et rapport d’impédance pour garantir la performance des [Multilayer PCB](/products/multilayer-pcb).
- Boucle de feedback production : collecte des données et problèmes (stencil aperture, accessibilité test points, etc.) et retour à l’équipe design pour améliorer la révision suivante.
Avec le support HILPCB, vous vous concentrez sur le circuit et nous gérons la complexité de fabrication. Cette synergie design/manufacturing est un facteur clé de succès des produits modernes.
Résumé
En partant d’un via selection tutorial, nous avons structuré tout le flux PCB. Chaque décision (via, stackup, routing) est un trade-off entre objectifs électriques, contraintes mécaniques et coûts.
Le bon PCB design est un processus d’apprentissage continu. Appliquez cette approche à votre prochain projet : utilisez pcb design checklists, maîtrisez decoupling network basics et gardez la manufacturability au centre. Dès que vous concevez pour la fabrication, vous progressez vers un niveau senior.
Conclusion
Cet article a expliqué design thinking, stackup planning, routing et vérifications DRC via un via selection tutorial, avec checklists et exemples pour aider les débutants à démarrer vite et gérer les risques design/matériaux/test. En respectant les checklists et process windows, et en impliquant tôt l’équipe DFM/DFA HILPCB, vous accélérez prototype et production tout en maintenant qualité et compliance.
Questions fréquentes
Pourquoi le choix des vias est-il important dans un PCB ?
Le type de via influence la qualité du signal, la capacité en courant, le coût, la fabricabilité et la fiabilité de toute la carte.
Que faut-il vérifier avant de placer un via ?
Il faut regarder les besoins électriques, le courant, l’épaisseur de carte, la densité de routage et les limites du procédé de fabrication choisi.
Quand faut-il utiliser des microvias ou des structures spéciales ?
Quand la densité HDI, l’escape routing ou les exigences high-speed dépassent ce que des vias traversants standard peuvent offrir.
Pourquoi les débutants doivent-ils soigner DRC et documentation tôt ?
Une vérification propre et des livrables complets réduisent les retouches et augmentent les chances d’un premier build correct.