Здравствуйте! Я преподаватель HILPCB Stackup & Materials Academy. В ежедневной работе я часто вижу: многие сильные hardware-инженеры отлично чувствуют себя в schematic, но когда нужно перевести замысел в физический PCB, именно stackup становится сложным шагом. Как значения Dk/Df влияют на сигнал? Почему CTI важен для safety/compliance? Создаст ли 2oz copper проблемы в производстве?
Сегодня разберём классический 8 layer stackup example и пройдём весь путь — от выбора материала до manufacturing delivery. Это не просто pcb stackup tutorial, а базовый урок, который помогает команде сформировать стандартизированную, пригодную для mass production базу знаний по stackup.
Старт stackup-дизайна: определить inputs и ожидаемые outputs
Профессиональный stackup — это не случайное “складывание” signal layers и planes. Он начинается с чётких инженерных требований и заканчивается точным производственным документом.
Inputs:
Скорость и тип сигналов (Signal Integrity):
- Максимальная частота / data rate? (например, 10Gbps PCIe, 480Mbps USB 2.0)
- Какие импедансы нужно контролировать? (например, 50Ω single-ended, 90/100Ω differential)
- Каковы бюджеты crosstalk и loss для критических nets?
Ток и мощность (Power Integrity):
- Максимальный рабочий ток? Какие сети несут high current?
- Budget по IR drop для power planes?
- Это напрямую влияет на
high current copper balancingи выбор толщины меди.
Thermal management:
- Какие компоненты основные heat sources и какова их мощность?
- Какова температура среды? Нужны high Tg материалы или metal core?
Compliance & reliability:
- Где используется продукт? (например, industrial, medical, consumer)
- Есть ли особые требования к CTI (Comparative Tracking Index)?
Outputs:
В итоге производителю PCB нужно передать stackup-диаграмму, где указаны:
- Тип каждого слоя (Signal, Plane, Solder Mask, etc.)
- Материал/модель (например, Shengyi S1000-2M)
- Толщина меди (например, Hoz, 1oz, 2oz)
- Толщина диэлектрика (Core и PP/prepreg)
- Целевые импедансы и соответствующие width/space
- Общая толщина платы и допуск
Быстрый справочник по материалам: выбор между FR-4 и high-speed
Правильный laminate — первый шаг. Материалы сильно отличаются по электрическим параметрам, термостойкости и стоимости. Таблица ниже помогает быстро сориентироваться. Чтобы сопоставить laminate с его спецификацией IPC slash sheet, см. наше руководство по спецификации IPC-4101.
Сравнение параметров материалов
Разные классы PCB-материалов различаются по ключевым характеристикам, что напрямую влияет на high-speed сигналы, thermal reliability и cost.
| Класс материала | Типовые модели | Dk (1GHz) | Df (1GHz) | Tg (°C) | CTI (V) | Glass style |
|---|---|---|---|---|---|---|
| Standard FR-4 | S1141, IT-140 | ~4.2-4.7 | ~0.018-0.022 | 140-150 | ≥175 | 1080, 2116 |
| Mid-Tg FR-4 | S1155, IT-158 | ~4.0-4.5 | ~0.015-0.018 | 150-160 | ≥175 | 1080, 2116 |
| High-Tg FR-4 | S1000, IT-180A | ~3.8-4.3 | ~0.012-0.015 | ≥170 | ≥175 | 106, 1080 |
| Mid-loss material | S1000-2M, FR408HR | ~3.6-3.8 | ~0.008-0.010 | 180-200 | ≥250 | 106, 1080 |
| Low-loss material | IT-968, Megtron 6 | ~3.2-3.5 | ~0.003-0.006 | 200-220 | ≥250 | Flat glass |
Комментарий преподавателя:
- Dk: чем ниже Dk, тем выше скорость распространения; при той же импедансе можно сделать более широкие трассы, что улучшает manufacturability. Материал с Dk 3.66 обычно лучше, чем Dk 4.2.
- Df: Dk влияет на скорость, Df — на затухание. Для сигналов выше 5Gbps разумный старт — Df < 0.010.
- Tg: более высокий Tg снижает деформацию при высоких температурах (например, lead-free reflow) и повышает reliability. Tg ≥ 170°C обычно относят к high Tg.
- CTI: показатель устойчивости к tracking во влажной/загрязнённой среде. PLC 3 (175–250V) — базовый уровень; PLC 1 (>400V) или PLC 0 (>600V) часто нужен для high voltage и строгой compliance.
Базовый шаблон stackup: от 4 слоёв к 8 слоям
Когда материалы выбраны, смотрим, как “собрать” PCB. Золотые правила: signal layers рядом с reference planes, coupling между power и GND, симметрия для контроля warpage.
Парадигма 1: four layer impedance control
Самый распространённый 4-layer stackup с impedance control для многих IoT-модулей и простых контроллеров.
- L1: Signal + Component
- L2: GND Plane
- L3: Power Plane
- L4: Signal
Плюсы: просто и бюджетно; impedance control для microstrip/stripline реализуется надёжно. Минусы: большая дистанция между power и GND уменьшает plane capacitance и ухудшает HF decoupling; EMI shielding средний.
Парадигма 2: 8 layer stackup example
Отличный баланс performance/cost/layer count, широко используется в motherboard, high-end router и сложных industrial control PCB.
| Layer | Тип | Функция и design notes | Типичная медь |
|---|---|---|---|
| L1 | Signal | Top signals и основные компоненты. Трассировка high-speed (например, USB, HDMI). | 1 oz |
| L2 | GND | Главная reference plane. Низкоиндуктивный return path для L1 и экранирование внутренних помех. | 1 oz |
| L3 | Signal | Внутренние сигналы — для mid/low-speed или stripline-routing high-speed. | 0.5 oz (Hoz) |
| L4 | Power | Main power plane. Тесно связана с L5 GND для low-impedance распределения питания. | 1 oz |
| L5 | GND | Вторая GND plane. В паре с L4 формирует plane capacitance и усиливает HF decoupling. | 1 oz |
| L6 | Signal | Внутренние сигналы, симметрично L3 — для трассировки или вторичных power split. | 0.5 oz (Hoz) |
| L7 | Power | Secondary power plane или segmentation. | 1 oz |
| L8 | Signal | Bottom signals и вторичные компоненты. | 1 oz |
Суть этого 8 layer stackup example:
- Чередование signal/reference: каждый signal layer (L1, L3, L6, L8) рядом с reference plane (L2, L4, L5, L7) — хороший return path.
- GND shielding: L2 и L5 “sandwich” ключевой слой (L3) и power plane (L4), обеспечивая сильное EMI shielding.
- Power/GND coupling: L4 и L5 расположены близко и образуют большую plane capacitance — критично для PI.
- Симметрия: симметрия относительно центра (между L4/L5) помогает контролировать warpage в lamination и reflow.
Правила сочетания: high-speed, power и толщина меди
High-speed: мини hdmi pcb stackup guide
Для HDMI/PCIe differential pairs:
- Непрерывная reference plane: под парой должна быть непрерывная reference plane; избегайте пересечения split.
- Толщина диэлектрика: L1–L2 задаёт width/space и импеданс. Например, на S1000-2M для 100Ω differential при 4mil (0.1mm) диэлектрике типично ~5mil/5mil.
- Glass weave effect: для >10Gbps стандартные glass styles (например, 1080) могут дать неравномерность Dk и jitter. Рассмотрите более “flat” стеклоткань (например, 106, 1035) или anti-weave routing.
High current: искусство high current copper balancing
Когда есть десятки ампер:
- Толщина меди: 1 oz (35um) — стандарт, но high current пути могут требовать 2 oz (70um) или 3 oz (105um).
- Симметрия ключевая: если L4 — 2 oz, то симметричный L5 желательно тоже делать 2 oz, даже если он “только GND”. Это
high current copper balancingснижает риск “potato-chip” warpage. - Отвод тепла через внутренние planes: толстые внутренние planes отлично рассеивают тепло; Thermal Vias проводят тепло от компонентов к внутренней меди.
Hybrid lamination и специальные материалы: за пределами FR-4
Иногда одного материала недостаточно. RF требует low loss, цифровая часть может оставаться на FR-4.
- Rogers + FR-4 hybrid: разместить Rogers (например, RO4350B, Dk=3.66) на внешнем слое для RF, а остальные слои — FR-4, это распространённый компромисс. Требуется точный контроль hybrid lamination.
- HDI: при высокой плотности используется HDI и laser-drilled Microvias. Это отдельная тема
hdI stackup tutorial; ключ — build-up (1+N+1 или 2+N+2) и тесная коммуникация с производителем. - MCPCB: для high-power LED и power modules Aluminum Core (MCPCB) даёт выдающееся thermal performance.
Manufacturing: “последняя миля” от схемы к реальной плате
Даже лучший stackup бесполезен, если его нельзя стабильно изготовить.
Как процессы производства влияют на дизайн
- Resin Flow: в Press Cycle смола в PP/prepreg плавится при температуре и давлении (например, 185°C) и заполняет зазоры между медными структурами. Это слегка меняет итоговую толщину диэлектрика; опытные фабрики используют “resin compensation”, чтобы удержать импеданс в пределах.
- Warpage control: помимо симметрии критична равномерность распределения меди. Большая разница между сплошными copper pour и зонами плотной трассировки создаёт напряжения и warpage.
- Backdrilling: для >10Gbps via stub может резонировать и сильно ухудшать SI. Backdrilling удаляет stub с обратной стороны PCB. Хороший backdrill planning guide указывает, какие nets/vias backdrillить и глубину backdrill.
- Impedance Coupon: на краю панели делают Coupon с той же геометрией, что у критических impedance traces. По TDR проверяют соответствие допускам (обычно ±10%).
Как HILPCB упрощает ваш stackup
Теория важна, но практические инструменты и экспертиза экономят время. В HILPCB мы не только производитель — мы партнёр по stackup.
HILPCB Stackup Fast-Claim Service
Передайте сложное планирование stackup нам и сосредоточьтесь на core design. На основе данных массового производства мы предлагаем оптимальный баланс cost/performance.
Отправьте требования
Через онлайн-платформу: layer count, board thickness, цели по импедансу, signal rate и требования к специальным материалам.
Подбор решения экспертами
Наши инженеры подбирают 2–3 рекомендуемых stackup из 200+ материалов на складе, балансируя performance, cost и lead time.
Подтвердите и импортируйте
Вы получите детальный отчёт: материалы, толщины и параметры width/space. После подтверждения его можно импортировать в EDA и согласовать с нашим CAM.
Для многих команд поддерживать большую проверенную библиотеку материалов/stackup сложно: MOQ, сроки закупки и небольшие различия между supplier добавляют неопределённость.
Stackup Claim Service от HILPCB решает эту боль: мы держим на складе как стандартные FR-4, так и специальные материалы (Rogers, TACONIC и др.), чтобы ваш дизайн всегда имел подходящую и доступную физическую базу. Наша лаборатория impedance test обеспечивает данные для каждой партии.
Готовы создать следующий high-performance PCB?
Загрузите предварительные требования — эксперты HILPCB бесплатно подготовят анализ manufacturability и предложат рекомендуемые варианты stackup.
От понимания нюансов Dk/Df до планирования устойчивого 8 layer stackup example и прогнозирования ограничений производства — stackup-дизайн связывает теорию и практику. Надеюсь, этот материал поможет вам увереннее принимать решения в следующих проектах.
Итоги
В статье на базе 8 layer stackup example разобраны параметры материалов, планирование stackup, компромиссы по impedance/thermal/cost и производственные замечания. Следуя checklist и process window из материала и вовлекая команду HILPCB DFM/DFA на ранней стадии, вы ускорите прототипирование и mass production без потери качества и compliance.
Если нужна поддержка по fabrication и assembly, свяжитесь с HILPCB: Turnkey Assembly или SMT Assembly для рекомендаций DFM/DFT.
Часто задаваемые вопросы
Почему 8 layer stackup example полезен для PCB-команд?
8 layer stackup example дает практический ориентир по размещению сигнальных слоев, плоскостей и питания в сбалансированной структуре. Это помогает превратить теорию stackup в реальную, технологичную основу для проекта.
Почему Dk, Df и выбор материалов настолько важны?
Диэлектрическая постоянная и коэффициент потерь напрямую влияют на импеданс, задержку распространения и затухание сигнала. Неправильно выбранный материал может резко ухудшить high-speed-поведение даже при формально правильной трассировке.
Почему нужно одновременно учитывать impedance, thermal и cost?
Stackup-дизайн почти никогда не сводится к одной цели. Если оптимизировать структуру только под импеданс, можно получить рост стоимости или ухудшение тепловых характеристик, поэтому нужны взвешенные инженерные компромиссы.
Почему PCB-производителя стоит подключать к планированию stackup как можно раньше?
Раннее участие DFM/DFA-команды помогает заранее подтвердить доступность материалов, process window и реалистичные допуски до фиксации дизайна. Это снижает риск повторных итераций и упрощает переход от прототипа к серии.