Fab drawing essentials: 20 частых вопросов по производству и тестированию

Введение: почему Fab Drawing — фундамент PCB производства

В сложной экосистеме PCB manufacturing Fab Drawing — это единственный «юридический документ» и single source of truth для технических требований. Подробный и точный Fab Drawing — стартовая точка для высокого yield и высокой reliability, а также ядро любой yield improvement roadmap. Любая недосказанность, двусмысленность или ошибка в чертеже может вызвать цепную реакцию в fabrication, assembly и testing: перерасход бюджета, срыв сроков или даже field failures.

В рамках fab drawing essentials мы системно разобрали 20 распространённых проблем на всём протяжении процесса. Для каждого пункта приведены симптомы, измеримые метрики, root cause, а также практические corrective/preventive actions—чтобы помочь вам подготовить Fab Drawing, который «не оставляет вопросов».

---

Часть 1: Manufacturing FAQ

Проблемы на этапе производства часто связаны с физико‑химическими процессами, а их источник нередко лежит в том, как Fab Drawing задаёт материалы, stack-up и допуски.

1. Проблема: почему после reflow появляется сильный warpage?

• Симптомы: плата изгибается/скручивается после нагрева, затрудняя placement; у BGA возможны open/short.
• Метрики: Warpage > 0,75% (IPC-A-610 Class 2/3). Формула: (макс. деформация / диагональ PCB) × 100%.
• Root cause:
  1. Асимметричный stack-up: дисбаланс меди в stackup приводит к mismatch CTE.
  2. Неправильный выбор материала: не задан High Tg или смешаны материалы с разным CTE.
  3. Большие медные заливки: крупные copper pours без mesh/cross-hatching увеличивают внутренние напряжения.
• Решение: baking и выпрямление под прессом, но это лишь ограниченный rework.
• Профилактика:
  • В stackup documentation guide явно требовать симметричный и copper-balanced stack-up.
  • Указать типы/толщины/поставщиков для Core и PP.
  • Для copper areas > 500 mm² требовать mesh/cross-hatching и прописать правило в notes.

2. Проблема: недостаточная PTH copper thickness или voids в отверстиях?

• Симптомы: плохая проводимость via, повышенное сопротивление, opens после thermal shock/вибраций.
• Метрики: IPC-6012 Class 2: средняя hole copper thickness < 20 μm; Class 3 обычно требует ≥ 25 μm. Void count > 1 или длина void > 5% от диаметра отверстия.
• Root cause:
  1. Неопределённые требования: в Fab Drawing не указан IPC Class (2/3) и/или численные targets.
  2. High Aspect Ratio: Aspect Ratio > 10:1 усложняет plating, но в чертеже нет специальных требований.
  3. Плохое сверление: шероховатая стенка отверстия или smear/остатки ухудшают осаждение меди.
• Решение: micro-section анализ партии; при несоответствии часто требуется scrap.
• Профилактика:
  • В Drill Table и notes: “Hole copper thickness соответствует IPC-6012 Class 3, average ≥ 25 μm”.
  • Для Aspect Ratio > 10:1 требовать усиленные процессы, например pulse plating.

3. Проблема: Solder Mask bridge отрывается или не хватает точности?

• Симптомы: solder mask dam между fine-pitch pads (например, QFP, BGA) отрывается, вызывая solder bridging и short.
• Метрики: Solder Mask Dam width < 75 μm (3 mil) или физическое отслоение в SMT/reflow.
• Root cause:
  1. Неверно задан Solder Mask Opening: opening слишком велик относительно pad (часто рекомендуют +2–3 mil на сторону).
  2. Не указан тип/процесс: не требуются high-precision LDI материалы/процесс, и стандартная экспозиция не выдерживает fine pitch.
• Решение: ручной repair (дорого/низкая reliability) или уменьшение пасты через корректировку stencil.
• Профилактика:
  • В Fab Drawing чётко определить правила openings либо предоставить точный solder mask Gerber.
  • По soldermask exposure tutorial указать: “Для pitch ≤ 0,4 mm обязателен LDI процесс”.

4. Проблема: недостаточная чистота, есть ионные остатки?

• Симптомы: при высокой температуре/влажности появляются утечки, electrochemical migration (ECM) и дендриты, приводящие к failure.
• Метрики: Ion Chromatography > 0,65 μg/cm² (эквивалент NaCl), не соответствует IPC-J-STD-001.
• Root cause: в Fab Drawing не задан класс чистоты; завод применяет стандартный wash без усиления для критичных зон (например, под BGA).
• Решение: plasma cleaning или ультразвуковая очистка готовых плат.
• Профилактика: в Fab Drawing указать: “Готовые платы должны соответствовать IPC-J-STD-001 Class 3 и сопровождаться отчётом по ионной загрязнённости”.

5. Проблема: surface finish — неравномерная толщина покрытия или окисление?

• Симптомы: плохая solderability и низкая joint strength, проблемы контакта на gold fingers; для ENIG возможен “Black Pad”.
• Метрики: ENIG Au < 1,27 μm (0,05 mil) или Ni < 2,54 μm (0,1 mil). Плёнка OSP деградирует после нескольких циклов reflow.
• Root cause:
  1. Не указан стандарт: в Fab Drawing написано “ENIG”, но нет стандарта/толщин (например, IPC-4552).
  2. Неподходящий процесс: по surface finish selection tips выбран finish, неподходящий для high-frequency/fine pitch (например, HASL).
• Решение: не ремонтируется; обычно scrap.
• Профилактика:
  • Задать finish и стандарт: “ENIG per IPC-4552A, Au 0,05–0,1 μm, Ni 3–6 μm”.
  • Для критичных зон (gold fingers) отдельно требовать более толстый hard gold.

6. Проблема: Back Drilling — плохой контроль глубины, stub слишком длинный?

• Симптомы: плохая SI на high-speed линиях, сильные отражения и insertion loss.
• Метрики: stub после backdrill > 10 mil.
• Root cause: backdrill требования в Fab Drawing описаны неясно.
  1. Глубина не определена: не указано top/bottom и какой layer является stop layer.
  2. Допуск по stub размытый: не задан Max Stub.
• Решение: для уже изготовленных плат не исправляется.
• Профилактика:
  • Добавить выделенный backdrill layer и backdrill table.
  • Для каждого отверстия указать “start layer”, “stop layer” и “Max Stub” (например, 8 mil).

---

Часть 2: Assembly FAQ

Assembly дефекты тесно связаны с pad design, solder mask opening и stencil design—всё это стоит нормировать на этапе Fab Drawing.

7. Проблема: много solder balls после SMT?

• Симптомы: вокруг chip компонентов (резисторы/конденсаторы) появляются мелкие solder balls, которые могут вызвать short.
• Метрики: на площади 6,5 cm² > 5 solder balls диаметром > 0,13 mm (IPC-A-610).
• Root cause:
  1. Слишком большой solder mask opening: паста растекается на mask при нагреве и образует balls.
  2. Неверные apertures в stencil: противоречит best practices из smt stencil design tutorial.
  3. Влага в laminate: Fab Drawing не задаёт packaging и storage требования.
• Решение: ручное удаление и очистка платы.
• Профилактика:
  • В Fab Drawing задать правила NSMD или SMD и точные допуски на openings.
  • Требовать vacuum packaging, соответствующий MSL требованиям.

8. Проблема: tombstoning на chip компонентах?

• Симптомы: один конец 0402/0201 поднимается и «встаёт» на pad.
• Метрики: один конец полностью отрывается от pad.
• Root cause:
  1. Асимметричный pad design: разные размеры pads или сильно различающиеся copper areas приводят к дисбалансу surface tension.
  2. Solder mask загрязняет pad: недостаточная точность mask частично перекрывает pad.
• Решение: rework компонента.
• Профилактика:
  • В Fab Drawing ссылаться на внутреннюю библиотеку footprints или стандарт IPC-7351.
  • Требовать отсутствие любых остатков solder mask на pads и задать минимальный зазор mask‑to‑pad.

9. Проблема: много voids после пайки BGA/QFN?

• Симптомы: X-Ray показывает voids в BGA balls или под QFN thermal pad, ухудшая теплоотвод и long-term reliability.
• Метрики: void area > 25% на один joint (IPC-7095B).
• Root cause:
  1. Неправильный Via-in-Pad: VIP без требований fill/cap в Fab Drawing → outgassing и voids.
  2. Stencil design: для больших thermal pads нет window/grid apertures, ухудшается дегазация.
• Решение: обычно не ремонтируется; замена компонента дорогая.
• Профилактика:
  • В Fab Drawing: “Все Via-in-Pad должны быть заполнены (conductive/non-conductive resin) и plated capped; flatness < 1 mil”.
  • В assembly notes, с отсылкой к smt stencil design tutorial, рекомендовать windowpane или dot-matrix apertures для QFN thermal pads.

10. Проблема: Head-in-Pillow (HIP) на BGA?

• Симптомы: balls выглядят соприкасающимися с pads, но не коалесцируют полностью; соединение хрупкое и легко ломается под нагрузкой.
• Метрики: 3D X-Ray или micro-section показывает разделение на интерфейсе ball/paste.
• Root cause:
  1. PCB warpage: см. Проблему 1; появляется gap в центральной зоне BGA.
  2. Неравномерный surface finish: коррозия Ni в ENIG или окисление OSP снижает solderability.
• Решение: reballing или замена.
• Профилактика:
  • Строго соблюдать требования stack-up симметрии и выбора материалов, чтобы контролировать warpage у источника.
  • Задать надёжный surface finish и требовать отчёты по solderability от поставщика.

11. Проблема: “teardrops” или острые “spikes” после Selective Soldering?

• Симптомы: после Selective Soldering для THT соединения неполные, в форме “teardrop” или с острыми “spikes”, не соответствует IPC-A-610.
• Метрики: не формируется wetting angle > 270° или есть заметные solder spikes.
• Root cause:
  1. Слабый thermal design: отверстия THT напрямую подключены к большим GND planes и слишком быстро отводят тепло.
  2. Слишком маленький solder mask opening: мешает solder flow и wetting.
• Решение: ручная допайка, но внешний вид и consistency хуже.
• Профилактика:
  • Требовать Thermal Relief Pads для THT holes, подключённых к большим copper areas.
  • Делать openings больше THT pad, чтобы обеспечить достаточный flow припоя.

---

Часть 3: Testing FAQ

Проблемы тестирования часто являются итоговым проявлением дефектов производства и сборки, но часть из них можно предотвратить, улучшив Fab Drawing.

12. Проблема: плохой контакт ICT probes и высокий процент ложных отказов?

• Симптомы: ICT показывает много ложных open; ручная проверка — OK; эффективность теста падает.
• Метрики: ICT false-fail > 5%.
• Root cause:
  1. Test points не нормированы: Fab Drawing не задаёт min size/spacing/shape; pads слишком маленькие, рядом с компонентами или у края.
  2. Surface finish на test pads: на OSP после многократного контакта плёнка может деградировать, ухудшая контакт.
• Решение: очистить probes, настроить fixture, снизить скорость теста.
• Профилактика:
  • Создать отдельный слой test points и примечание: “ICT test points: min dia ≥ 0,8 mm, pitch ≥ 1,27 mm; поверхность плоская, без solder mask”.
  • Для плотного тестирования — предусмотреть plating (gold или tin) на test pads.

13. Проблема: FCT scripts не покрывают все функции?

• Симптомы: продукт проходит FCT, но у клиента есть функциональные failures; некоторые модули не были протестированы.
• Метрики: test coverage < 95%.
• Root cause: в Fab Drawing отсутствует test-assist информация (jumpers/interfaces для включения test modes).
• Решение: обновление scripts/fixtures; recall или field upgrade уже отгруженных изделий.
• Профилактика:
  • В Assembly Drawing чётко обозначить все интерфейсы/джамперы/переключатели для debug/test.
  • Приложить “test instruction” с описанием входа в разные test modes.

14. Проблема: неясные критерии reliability tests (например, thermal shock)?

• Симптомы: после 500 thermal cycles (-40°C to 125°C) возникает спор “pass vs fail” при микротрещинах или дрейфе сопротивления.
• Метрики: отсутствуют Accept/Reject Criteria.
• Root cause: Fab Drawing не ссылается на стандарты надёжности и/или не задаёт конкретные пороги pass/fail.
• Решение: временное согласование критериев между quality/design/customer.
• Профилактика:
  • В notes определить условия и критерии: “1000 cycles -40°C…125°C; после теста изменение сопротивления via < 10%”.
  • Ссылаться на стандарты: “все требования надёжности соответствуют IPC-TM-650”.

15. Проблема: Hipot — ложные срабатывания или breakdown?

• Симптомы: при испытании на электрическую прочность возникает alarm по leakage, но реального breakdown нет.
• Метрики: leakage > 10 mA (типично) или arcing ниже заданного напряжения.
• Root cause:
  1. Недостаточные creepage/clearance: HV/LV требования не подчёркнуты и опираются на Gerber по умолчанию.
  2. Выбор материала: CTI grade не выбран по рабочему напряжению.
• Решение: анализ точки alarm: реальный breakdown vs поверхностная дуга из‑за влаги/загрязнения.
• Профилактика:
  • Выделить HV зоны и задать минимальные creepage/clearance (например, “>3 mm for 500V AC”).
  • В material list указать CTI (например, CTI ≥ 400V).

---

Часть 4: Quality FAQ

Качество — это системный результат. Fab Drawing как исходная точка напрямую определяет устойчивость всей quality системы.

16. Проблема: SPC часто выдаёт alarms?

• Симптомы: на drilling, line width, impedance и других ключевых операциях в SPC часто появляются точки за пределами UCL/LCL.
• Метрики: Cpk < 1,33.
• Root cause:
  1. Нереалистичные допуски: Fab Drawing задаёт слишком жёсткие допуски относительно capability процесса.
  2. CTQ не выделены: не отмечены critical-to-quality характеристики, и завод не фокусируется на их мониторинге.
• Решение: анализ out-of-control точек (special vs common causes) и корректирующие действия.
• Профилактика:
  • Согласовать manufacturable допуски с поставщиком в рамках yield improvement roadmap.
  • Помечать CTQ символом (например, [CTQ]) — width импедансных линий, диаметр pads BGA и т. п.

17. Проблема: после complaint клиента 8D отчёт не закрывается эффективно?

• Симптомы: root cause быстро не находится; 8D застревает на D4; нет корректирующих мер.
• Метрики: цикл закрытия 8D > 30 дней.
• Root cause: Fab Drawing неполный и не обеспечивает traceability (например, не указан точный material model).
• Решение: объёмный destructive physical analysis (DPA): micro-section, SEM/EDX, и т. д.
• Профилактика:
  • Fab Drawing должен включать полную material list, stack-up, стандарты surface finish и требования к special processes.
  • Автоматизация HILPCB связывает параметры Fab Drawing с производственными данными (lamination profile, plating current). При проблеме 8D система быстро коррелирует требования дизайна и реальные параметры процесса, помогая точнее локализовать root cause.

18. Проблема: quality issue есть, но цепочка traceability с разрывами?

• Симптомы: обнаружен дефектный batch, но нельзя точно определить все затронутые платы или привязать к сменам/лотам сырья.
• Метрики: нет полного bidirectional traceability report в течение 24 часов.
• Root cause: Fab Drawing не задаёт чётких требований к маркировке traceability.
  1. Нет уникального serial: не требуется уникальный QR/серийный номер на каждой PCB.
  2. Формат не стандартизирован: Date Code, UL mark и part number не определены по месту/формату.
• Решение: расширение масштаба recall, большие потери.
• Профилактика:
  • Требовать на silkscreen: part number, revision, UL mark, lead-free symbol, week code (WW/YY).
  • Для high-reliability — unique QR в заданной позиции и правила кодирования.

19. Проблема: плохая консистентность PCB у разных поставщиков?

• Симптомы: один и тот же набор Gerber + Fab Drawing у двух поставщиков → различия по цвету, impedance и механике.
• Метрики: ключевые параметры (например, TDR impedance) отличаются между партиями > 10%.
• Root cause: Fab Drawing оставляет “пространство для интерпретации” (FR-4 без конкретного модели; green solder mask без цветового кода).
• Решение: дополнительное тестирование и screening партий.
• Профилактика:
  • В material list указывать “manufacturer + model” или предоставить AVL.
  • Для inks — Pantone Color Code.
  • Все требования (impedance, Dk/Df и т. д.) задавать численно с допусками.

20. Проблема: провал финальной сертификации (UL, CE и т. п.)?

• Симптомы: лаборатория отклоняет из‑за flame rating, creepage/clearance или несоответствующих материалов.
• Метрики: certification fail → redesign и повторная отправка.
• Root cause: Fab Drawing не включает полный набор compliance требований.
• Решение: исправление дизайна, новый прототип и повторное тестирование, что сильно увеличивает цикл.
• Профилактика:
  • На первой странице Fab Drawing явно указать стандарты: “UL 94V-0”, “RoHS Compliant”.
  • Убедиться, что материалы/составы solder mask соответствуют UL yellow card.
  • Проверить квалификацию поставщика и требовать UL mark и factory code на плате.

---

Дополнительные материалы

Матрица дефектов и контрмер

Таблица ниже суммирует типовые дефекты, связанные process steps, ключевые метрики и corrective/preventive actions — практичный инструмент для быстрого troubleshooting.

Defect	Process step	Key metric	Corrective/Preventive action
Warpage	Stack-up, lamination	Warpage < 0,75%	Prevention: требовать симметричный stack-up и copper balance в Fab Drawing.
PTH Void	Plating	Average hole copper thickness > 25 μm (Class 3)	Prevention: явно задать IPC class и special process для High Aspect Ratio holes.
Solder mask dam peeling	Solder mask, exposure	Min dam width > 75 μm	Prevention: указать LDI и точные opening rules.
BGA voids	SMT, reflow	Void ratio < 25%	Prevention: Via-in-Pad resin fill и plated capping обязательны.
ICT contact issues	Test	Test pad dia > 0,8 mm	Prevention: отдельный test-point layer и правила в Fab Drawing.
Traceability break	Silkscreen, laser marking	Unique serial readability	Prevention: unique QR в заданной позиции и формат.
Impedance out of spec	Etching, lamination	Impedance tolerance ±10%	Prevention: детальный stack-up (Dk, Df, thickness) и модель импеданса.
Black Pad	ENIG	Ni phosphorus content 7–9%	Prevention: ENIG per IPC-4552A + запрос XRF отчёта.

Fab Drawing quality audit checklist

Перед отправкой файлов производителю пройдитесь по чек‑листу ниже, чтобы убедиться, что все fab drawing essentials закрыты.

#	Audit item	Status (Y/N)	Notes
1	Part number и revision указаны чётко?
2	Outline размеры PCB и допуски определены?
3	Детальный stack-up приложен?		per-layer thickness, material model, copper weight
4	Производители и модели laminates указаны?		или приложен AVL
5	Финальная толщина PCB и допуск определены?
6	Drill Table полная?		диаметры, допуски, тип (PTH/NPTH)
7	Требование hole copper thickness (IPC class) задано?
8	Special holes (blind/buried/backdrill) описаны?
9	Min trace/space задан?
10	Цвет/тип/толщина solder mask указаны?		напр. LPI, green, matte
11	Правила solder mask opening определены?
12	Цвет silkscreen и минимальная высота текста указаны?
13	Surface finish тип и стандарт указаны?		напр. ENIG per IPC-4552A
14	Есть требования по impedance control?		если да: значения/допуски/метод теста?
15	CTQ размеры/характеристики промаркированы?
16	Warpage requirement задан?
17	Маркировки safety/environment включены?		UL, RoHS, CE и т. д.
18	Traceability markings (date code, serial) определены?
19	Via-in-Pad fill/capping requirements заданы?
20	Доп. требования к special areas (gold fingers) есть?		напр. beveling, thicker gold
21	Требования к electrical test (flying probe/fixture) заданы?		100% E-Test
22	Правила дизайна ICT test points предоставлены?
23	Требования по чистоте/ionic contamination указаны?
24	Требования packaging/shipping/storage указаны?		напр. MSL level
25	Все notes ясны, без двусмысленности и не устарели?

---

Заключение

Отличный Fab Drawing — это гораздо больше, чем «дополнение к Gerber»: это точное выражение design intent, ясная фиксация manufacturing constraints и сильная гарантия качества. Системно закрыв 20 типовых вопросов выше и внедрив best practices fab drawing essentials в процесс, вы заметно повысите yield и reliability и построите эффективное, прозрачное взаимодействие с supply chain—то есть фундамент успешной yield improvement roadmap.

Нужна поддержка по manufacturing и assembly? Свяжитесь с HILPCB Turnkey Assembly или SMT Assembly для рекомендаций DFM/DFT.

Related links

• Turnkey Assembly
• SMT Assembly