На волне искусственного интеллекта (ИИ) и высокопроизводительных вычислений (HPC) сложность проектирования подложек ИИ-чипов и печатных плат (PCB) выросла экспоненциально. Межсоединения высокой плотности, десятки тысяч BGA-выводов и требования к переходным токам в сотни ампер создают беспрецедентные проблемы для качества и надежности продукции. В этом требовательном контексте исключительное проектирование оснастки (ICT/FCT) является не просто заключительным этапом производственного процесса, а основной опорой на протяжении всего жизненного цикла проектирования, производства и валидации, напрямую определяя, сможет ли ИИ-оборудование достичь успешного массового производства и стабильной работы.

Как инженеры по целостности питания, мы понимаем, что каждый милливольт падения напряжения или отклонение синхронизации на уровне пикосекунд может привести к катастрофическим сбоям системы. Поэтому важность тестовой оснастки, способной точно имитировать реальные условия эксплуатации, не влияя при этом на производительность тестируемого устройства (DUT), очевидна. Эта статья углубляется в проектирование оснастки (ICT/FCT) в контексте подложек ИИ-чипов, анализируя ее ключевые проблемы и решения в области целостности сигнала, распределения питания, механической точности и интеграции с передовыми производственными процессами.

Почему тестирование ИИ-подложек так сложно и критично?

Традиционные методы тестирования печатных плат оказываются недостаточными при применении к современным подложкам ИИ. Эти подложки обычно интегрируют 2.5D/3D-упакованные ускорители ИИ, высокоскоростную память (HBM) и многочисленные высокоскоростные интерфейсы ввода-вывода. Их сложность проявляется в следующих аспектах:

• Сверхвысокая плотность и малый шаг: Шаг шариков припоя BGA ИИ-чипов уменьшился до 0,4 мм или даже меньше, с десятками тысяч плотно расположенных точек соединения. Это требует тестовых зондов с чрезвычайно высокой точностью позиционирования и стабильностью, так как даже малейшее отклонение может привести к плохому контакту или повреждению дорогостоящих чипов.
• Строгие требования к электрическим характеристикам: Высокоскоростные шины, такие как PCIe 5.0/6.0 и CXL, очень чувствительны к согласованию импеданса и затуханию сигнала. Само тестовое приспособление не должно становиться узким местом для сигналов и должно быть спроектировано как часть всего высокоскоростного канала.
• Массивное энергопотребление и тепловые проблемы: ИИ-чипы могут потреблять сотни ватт при полной нагрузке, с быстрыми переходными колебаниями тока. Тестовое приспособление FCT (функциональный тест) должно обеспечивать стабильное, чистое питание высоким током и эффективно управлять теплом, выделяющимся во время тестирования, чтобы предотвратить троттлинг или отказ тестируемого устройства (DUT) из-за перегрева.
• Тесная взаимосвязь производства и сборки: От производства подложек ИС до окончательной SMT-сборки незначительные допуски на каждом этапе накапливаются и влияют на тестируемость. Таким образом, проектирование для тестируемости (DFT) должно быть реализовано на этапе проектирования, а стратегии тестирования должны соответствовать производственным возможностям.

В этом контексте Первичная инспекция изделия (FAI) становится первой критической контрольной точкой для проверки соответствия процессов проектирования и производства. Благодаря всесторонней инспекции первого изделия, FAI может выявить системные проблемы на ранней стадии, избегая рисков в массовом производстве. Основа эффективного выполнения FAI заключается в тщательно разработанных планах тестирования и приспособлениях.

Основные различия и синергия между проектированием оснастки для ICT и FCT

При обсуждении сложностей проектирования оснастки (ICT/FCT) крайне важно сначала прояснить роли и различия между двумя основными стратегиями тестирования:

• Внутрисхемное тестирование (ICT): Основная цель - проверить правильность на уровне компонентов. Оно обращается к тестовым точкам на печатной плате для проверки параметров каждого компонента (например, сопротивления, емкости), точности пайки выводов (обрывы/короткие замыкания) и базовой функциональности (например, полярности диода). Оснастка ICT часто называется "ложем из гвоздей", при этом основное внимание при проектировании уделяется обеспечению физического доступа ко всем критическим узлам сети.
• Функциональный тест (FCT): Цель состоит в том, чтобы имитировать условия конечного использования и проверить, функционирует ли вся печатная плата (PCBA) как система в соответствии с замыслом. Оснастка FCT должна подавать питание, входные сигналы и тактовые импульсы на тестируемое устройство (DUT), одновременно захватывая и анализируя его выходные сигналы. Он фокусируется на поведении на системном уровне, а не на отдельных компонентах. Для несущих плат ИИ синергия между ICT и FCT имеет решающее значение. ICT может быстро выявлять производственные дефекты, такие как ошибки пайки и компонентов, в то время как FCT обеспечивает сложную функциональность чипов в условиях высокой скорости и высокой нагрузки. Отличная стратегия проектирования оснастки (ICT/FCT) использует технологию Boundary-Scan/JTAG для компенсации невозможности физических зондов получить доступ к контактам BGA высокой плотности, тем самым снижая сложность оснастки и улучшая покрытие тестов.

Проблемы целостности высокоскоростных сигналов при проектировании тестовых приспособлений

Когда скорости сигналов достигают уровня ГГц, каждая физическая структура в тестовом приспособлении - от зондов до соединительных проводов - становится потенциальным "убийцей" сигнала. Зонды и их выводы образуют "обрезок", вносящий разрывы импеданса, которые вызывают отражение и затухание сигнала, что в крайних случаях может сильно сузить высокоскоростную глазковую диаграмму.

Для решения этой проблемы, продвинутое проектирование тестовых приспособлений (ICT/FCT) должно придерживаться следующих принципов:

1. Использование высокочастотных зондов: Выбирайте коаксиальные или ВЧ-зонды, специально разработанные для широкополосных приложений, с внутренними структурами, поддерживающими характеристическое сопротивление 50 Ом или 100 Ом.
2. Минимизация длины выводов: Физический путь от кончика зонда до измерительного прибора должен быть максимально коротким. Для внутренней проводки следует использовать микрополосковые или полосковые структуры с точным контролем импеданса.
3. Оптимизация контуров заземления: Обеспечьте близко расположенный, низкоиндуктивный путь обратного заземления для каждого высокоскоростного сигнала. Разводка зондов должна использовать шаблоны, такие как G-S-S-G (Земля-Сигнал-Сигнал-Земля), для уменьшения перекрестных помех.
4. Технология деэмбеддинга: Для самых требовательных приложений S-параметры самого тестового приспособления могут быть измерены с помощью сетевого анализатора. Влияние приспособления на сигнал затем может быть алгоритмически "удалено" из окончательных результатов теста, чтобы выявить истинную производительность DUT.

Завод Highleap PCB (HILPCB) имеет обширный опыт в производстве высокоскоростных печатных плат. Мы глубоко понимаем влияние выбора материалов и конструкции стека на целостность сигнала и расширяем этот опыт, предоставляя рекомендации по проектированию для тестируемости, гарантируя, что тестирование не станет узким местом для производительности продукта.

Как учесть требования к целостности питания чипов ИИ при проектировании оснастки?

Как инженер по целостности питания (PI), я считаю это наиболее упускаемым из виду, но критически важным аспектом проектирования оснастки (ICT/FCT). Чипы ИИ предъявляют чрезвычайно строгие требования к сети распределения питания (PDN): импеданс до миллиом, пиковые токи, достигающие сотен ампер, и переходные процессы в наносекундах.

Неквалифицированный PDN оснастки FCT может привести к двум основным проблемам:

• Excessive IR Drop: Путь питания внутри тестового приспособления (от интерфейса питания к зонду, а затем к ИУ) неизбежно имеет сопротивление. Если этот путь плохо спроектирован, высокие рабочие токи могут вызвать значительные падения напряжения, препятствуя работе ИУ при его номинальном напряжении и приводя к ошибочным суждениям FCT.
• Introducing Noise and Oscillation: Чрезмерно длинные трассы питания вносят дополнительную индуктивность, что увеличивает импеданс PDN в средне- и высокочастотном диапазоне, ухудшает переходную характеристику и может даже резонировать с развязывающими конденсаторами на ИУ, что приводит к нестабильности системы.

Для обеспечения достоверности тестирования секция питания конструкции тестового приспособления должна:

• Adopt Multi-point, Large-area Power/Ground Probes: Использовать несколько параллельных зондов с высокой пропускной способностью по току для контакта с плоскостями питания и заземления ИУ, минимизируя контактное сопротивление и индуктивность.
• Implement Kelvin Sensing: Использовать независимые "измерительные" зонды для измерения напряжения непосредственно вблизи выводов питания ИУ и передавать эти данные обратно на тестовый источник питания. Это позволяет источнику питания компенсировать падения напряжения вдоль пути приспособления, гарантируя, что ИУ получает точное напряжение.
• Integrate Decoupling Capacitors on the Fixture: Размещать объемные конденсаторы с высокой емкостью и керамические конденсаторы с низким ESL вблизи мест расположения зондов ИУ на приспособлении, чтобы они служили локальными резервуарами заряда, удовлетворяя требованиям к переходному току чипа.

Критическая роль механической точности и зондовой технологии в тестировании подложек ИИ

Обеспечение электрических характеристик зависит от надежного физического контакта. Для ИИ-подложек, особенно тех, которые используют передовую упаковку, такую как подложки ИС, механическая точность является краеугольным камнем проектирования оснастки (ICT/FCT).

Основные проблемы включают:

• Точность выравнивания: Установочные штифты оснастки должны точно совпадать с позиционирующими отверстиями на печатной плате, чтобы тысячи щупов точно попадали в центр крошечных тестовых площадок (обычно менее 200 микрон в диаметре).
• Контроль коробления: Из-за сложной многослойности и неравномерной толщины меди ИИ-подложки склонны к деформации после пайки оплавлением. Тестовые оснастки должны включать эффективные механизмы зажима или вакуумной адсорбции для выравнивания печатной платы, обеспечивая равномерный контакт для всех щупов.
• Выбор щупов: Для различных поверхностей тестовых точек (таких как OSP, ENПИГ или голая медь) требуются различные типы наконечников щупов (например, копьевидные, корончатые или звездообразные) и силы пружин для обеспечения хорошей проводимости при избежании повреждения контактных площадок. Контроль качества всего процесса монтажа SMT напрямую определяет надежность тестовых точек.

Производственные возможности HILPCB гарантируют, что сама печатная плата обладает превосходной плоскостностью и точностью размеров, обеспечивая прочную основу для интеграции высокоточной тестовой оснастки.

Интеграция технологии Boundary-Scan/JTAG для оптимизации тестового покрытия

Поскольку выводы корпусов BGA скрыты под микросхемой, традиционные методы тестирования физическими зондами сталкиваются с ограничениями. Технология Boundary-Scan/JTAG (стандарт IEEE 1149.1) предлагает элегантное решение. Через встроенный в микросхему порт доступа к тестированию (TAP) она последовательно обращается к каждому функциональному выводу, обеспечивая:

• Тестирование межсоединений (Interconnect Testing): Проверяет наличие обрывов и коротких замыканий между выводами микросхемы и разъемами без физических зондов.
• Внутрисхемное программирование (ISP): Программирует и конфигурирует устройства, такие как Flash и FPGA.
• Вспомогательное функциональное тестирование (Auxiliary Functional Testing): Во время FCT управляет микросхемой для входа в определенные тестовые режимы или считывает внутренние состояния через порт JTAG.

Интеграция Boundary-Scan/JTAG в конструкцию оснастки (ICT/FCT) значительно снижает потребность в физических зондах, особенно в областях высокой плотности. Это не только уменьшает затраты на производство и сложность оснастки, но и позволяет избежать проблем с целостностью сигнала, вызванных физическими зондами. Современная стратегия тестирования должна органично сочетать ICT, FCT и Boundary-Scan/JTAG.

Интеграция Traceability/MES с тестовыми данными

В массовом производстве контроль качества - это не просто бинарные суждения "годен/негоден", а, что более важно, сбор и анализ данных. Прослеживаемость/MES (Manufacturing Execution System) является основой для достижения этой цели. Каждая печатная плата (PCBA), прошедшая тестирование, должна иметь свой уникальный серийный номер, связанный с подробными данными испытаний, включая измерения сопротивления и емкости ICT, потребление напряжения и тока FCT, а также любые коды неисправностей.

Интеллектуальная конструкция оснастки (ICT/FCT) должна включать функцию автоматического сканирования штрих-кодов или QR-кодов, автоматически считывая серийный номер PCBA в начале тестирования. После тестирования все данные автоматически загружаются в базу данных Прослеживаемости/MES. Эта интеграция приносит значительную ценность:

• Быстрый анализ первопричин: При обнаружении проблем с партиями данные можно быстро отследить, чтобы идентифицировать конкретные партии материалов, оборудования или параметры процесса, связанные с отказом.
• Мониторинг технологических возможностей: Путем статистического анализа тестовых данных (например, колебаний определенного напряжения) можно отслеживать стабильность производственных процессов, таких как монтаж SMT, что позволяет осуществлять предиктивное обслуживание.
• Соответствие качеству и отчетность для клиентов: Предоставление клиентам полных отчетов о производственных и тестовых данных для соответствия строгим требованиям прослеживаемости в высокотехнологичных отраслях (например, автомобильной, медицинской).

Влияние конформного покрытия на конструкцию тестовой оснастки

Для повышения надежности продукции в суровых условиях многие аппаратные продукты ИИ наносят слой конформного покрытия (защитного покрытия) на поверхность печатной платы (PCBA). Хотя эта защитная пленка может предотвращать попадание влаги, пыли и коррозию, она также усложняет тестирование, закрывая тестовые точки и препятствуя хорошему электрическому контакту щупов.

Стратегии решения этой проблемы должны быть рассмотрены на этапе проектирования, с тремя основными подходами:

1. Покрытие после тестирования: Это самый простой метод, но он может увеличить количество этапов обработки PCBA в процессе.
2. Выборочное маскирование: Перед нанесением конформного покрытия замаскируйте все тестовые точки отслаивающейся лентой или клеевыми точками. Это предъявляет более высокие требования к точности автоматизированных производственных линий.
3. Использование прокалывающих щупов: При проектировании тестового приспособления (ICT/FCT) используйте щупы с острыми наконечниками (такими как копьевидные или звездообразные), которые предназначены для проникновения через тонкие слои конформного покрытия и установления прямого контакта с нижележащими контактными площадками. Этот метод требует точного контроля давления щупа и толщины покрытия для обеспечения надежного контакта без повреждения контактных площадок.

Выбор стратегии зависит от всестороннего учета стоимости, объема производства, требований к надежности и типа покрытия.

Получить предложение по печатным платам

Заключение

В области аппаратного обеспечения ИИ конкуренция по сути является гонкой за производительность, надежность и время выхода на рынок. Казалось бы, такой этап производства, как проектирование оснастки (ICT/FCT), глубоко влияет на эти три ключевых элемента. От решения электрических проблем, таких как высокоскоростные сигналы и переходная мощность, до удовлетворения требований к механической точности на микронном уровне и бесшовной интеграции с передовыми производственными системами, такими как Boundary-Scan/JTAG и Traceability/MES, проектирование тестовой оснастки стало дисциплиной точного машиностроения, объединяющей междисциплинарный опыт. Игнорирование сложности тестовых приспособлений сродни строительству гигантского корабля без морских испытаний - потенциальные риски неизмеримы. Успешная разработка продуктов ИИ требует встраивания тестируемости с этапа проектирования и выбора партнеров с глубоким опытом на протяжении всего процесса, от производства HDI PCB до сборки под ключ. Являясь ведущим поставщиком решений для печатных плат, HILPCB использует свой обширный технический опыт и возможности комплексного обслуживания, чтобы помочь клиентам преодолеть любые трудности от проектирования до массового производства, гарантируя, что ваши инновационные идеи будут выведены на рынок с высочайшими стандартами качества и надежности.

Related links

• SMT-сборки
• высокоскоростных печатных плат
• подложки ИС
• HDI PCB
• сборки под ключ