IPU PCB: Решение проблем высокоскоростных и высокоплотных печатных плат для серверов центров обработки данных
С взрывным ростом облачных вычислений, искусственного интеллекта и приложений для больших данных современные центры обработки данных сталкиваются с беспрецедентными узкими местами в производительности. Традиционные архитектуры, ориентированные на ЦП, с трудом справляются с эффективной обработкой массивных сетевых, хранилищных и безопасных рабочих нагрузок. В этом контексте Infrastructure Processing Unit (IPU) стала ключевым фактором в эволюции архитектур центров обработки данных. Однако мощная производительность IPU также предъявляет экстремальные требования к их несущей платформе — печатной плате (PCB). IPU PCB — это не просто печатная плата; это инженерный шедевр, который объединяет высокоскоростные сигналы, массивное энергопотребление и экстремальные тепловые проблемы.
Являясь ведущим поставщиком решений для печатных плат, Highleap PCB Factory (HILPCB) использует свой глубокий опыт в производстве высокоскоростных и высокоплотных печатных плат для предоставления исключительных услуг по изготовлению и сборке IPU PCB клиентам центров обработки данных по всему миру. Эта статья углубляется в основные технические проблемы IPU PCB и демонстрирует, как передовые процессы и инженерные возможности HILPCB помогают клиентам успешно ориентироваться в этой сложной области.
Что такое IPU и ее революционное влияние на проектирование печатных плат?
IPU, иногда называемая блоком обработки данных (DPU) или SmartNIC, представляет собой высокопрограммируемый многоядерный процессор. Его основная задача — разгружать инфраструктурные задачи (такие как виртуализированные сети, протоколы хранения данных и политики безопасности), традиционно выполняемые ЦП, тем самым освобождая ценные ресурсы ЦП для сосредоточения на запуске приложений.
Этот архитектурный сдвиг имеет глубокие последствия для проектирования печатных плат:
- Массивные высокоскоростные интерфейсы ввода-вывода: IPU должны одновременно обрабатывать потоки данных от ЦП (через PCIe), сетей (через высокоскоростной Ethernet) и хранилищ (через NVMe-oF). Это означает, что печатные платы IPU должны поддерживать сверхвысокоскоростные интерфейсы, такие как PCIe 5.0/6.0 и Ethernet 100G/200G/400G, со скоростью передачи сигнала 32 ГТ/с или выше.
- Потрясающая плотность мощности: Высокопроизводительная IPU может легко превышать 300 Вт энергопотребления, что намного превосходит традиционные сетевые карты. Это требует исключительно надежной сети распределения питания (PDN) на печатной плате для обеспечения стабильной и чистой подачи питания при высоких токовых нагрузках.
- Беспрецедентная плотность трассировки: IPU обычно используют большие корпуса Ball Grid Array (BGA) с количеством выводов, исчисляемым тысячами. Трассировка этих выводов в ограниченном пространстве печатной платы при соблюдении строгих правил для высокоскоростных сигналов требует передовых технологий, таких как межсоединения высокой плотности (HDI). Эти проблемы в совокупности поднимают IPU PCB на вершину современной технологии производства печатных плат, с проектными и производственными сложностями, соперничающими с таковыми у самих серверных материнских плат.
Как IPU PCB решает беспрецедентные проблемы целостности высокоскоростных сигналов?
Целостность сигнала (SI) является краеугольным камнем обеспечения точной и безошибочной передачи данных в высокоскоростных линиях связи и одной из самых сложных задач в проектировании IPU PCB. Когда скорость сигнала достигает десятков Гбит/с, даже малейшие физические несовершенства могут вызвать ошибки данных или даже сбои системы.
Для решения этих проблем проектирование IPU PCB должно придерживаться следующих основных принципов:
- Применение материалов со сверхнизкими потерями: Традиционные материалы FR-4 демонстрируют чрезмерные потери на высоких частотах и не могут соответствовать требованиям. В проектах должны использоваться ламинатные материалы со сверхнизкими потерями (например, Tachyon 100G) или чрезвычайно низкими потерями (например, Megtron 6/7/8) для минимизации затухания сигнала.
- Чрезвычайная точность контроля импеданса: Высокоскоростные дифференциальные пары должны поддерживать импеданс в пределах ±5% от целевого значения (например, 85Ω, 90Ω или 100Ω). Это требует от производителей точного контроля толщины меди, толщины диэлектрика и ширины трассы. HILPCB достигает лидирующей в отрасли точности контроля импеданса благодаря передовым процессам травления и ламинирования.
- Усовершенствованное проектирование и оптимизация переходных отверстий: Переходные отверстия являются основным источником разрывов сигнального тракта в многослойных платах. Для IPU PCB необходимо применять технологию обратного сверления для удаления избыточных заглушек переходных отверстий, тем самым уменьшая отражения сигнала. Одновременно, оптимизированные конструкции контактных площадок и анти-площадок переходных отверстий критически важны для минимизации перекрестных помех.
- Управление перекрестными помехами и синхронизацией: В плотно разведенных областях электромагнитная связь между соседними сигнальными линиями может вызывать перекрестные помехи. Стратегии проектирования, такие как увеличение расстояния между трассами, оптимизация слоев трассировки и использование защитных заземляющих трасс, необходимы для подавления перекрестных помех. Это особенно важно для обеспечения стабильности соединения в протоколах с низкой задержкой, таких как RoCE PCB (RDMA over Converged Ethernet). Будь то для новых 50G Ethernet PCB или зрелых решений, целостность сигнала является краеугольным камнем производительности.
Сравнение требований к проектированию: IPU PCB против традиционных серверных NIC PCB
| Характеристика | Традиционная печатная плата сетевой карты 10G/40G | Современная печатная плата IPU |
|---|---|---|
| Основная скорость интерфейса | 10 Гбит/с / 40 Гбит/с | PCIe 5.0 (32 GT/s), 100/200G Ethernet |
| Типичное количество слоев | 8-12 слоев | 18-28 слоев или более |
| Класс потерь ламината | Средние потери | Сверхнизкие потери |
| Потребляемая мощность чипа (TDP) | 15-50W | 150-350W+ |
| Конструкция питания | Стандартный многофазный VRM | Высокая плотность тока, многоступенчатая PDN, обширные развязывающие конденсаторы |
| Решение для охлаждения | Пассивный радиатор | Большой активный кулер, тепловые трубки или даже решения для жидкостного охлаждения |
Почему усовершенствованный дизайн стека является краеугольным камнем успеха IPU PCB?
Если материалы — это «плоть и кровь» IPU PCB, то дизайн стека — это ее «скелет». Хорошо спроектированная структура стека является необходимым условием для достижения хорошей целостности сигнала, целостности питания и тепловых характеристик. Для типичной IPU PCB с 20 или более слоями ее дизайн стека гораздо сложнее, чем можно себе представить.
Ключевые соображения включают:
- Тесная связь между сигнальными слоями и опорными плоскостями: Высокоскоростные сигнальные слои должны прилегать к полной, непрерывной плоскости заземления (GND) или питания (PWR). Эта микрополосковая или полосковая структура обеспечивает четкий обратный путь, эффективно контролирует импеданс и подавляет электромагнитные помехи (EMI).
- Стратегическое расположение слоев питания и заземления: Сопряжение слоев питания и заземления создает естественный параллельный пластинчатый конденсатор, обеспечивая низкоимпедансный путь для высокочастотных токов, что критически важно для повышения целостности питания.
- Симметричный и сбалансированный стек: Чтобы предотвратить деформацию печатной платы, вызванную неравномерным термическим напряжением в процессе производства и сборки, конструкция стека должна поддерживать симметрию. Инженеры HILPCB проводят строгие проверки симметрии на этапе проектирования.
- Углубленное применение технологии HDI: Для решения проблем разводки, вызванных тысячами выводов чипа IPU, необходимо применять технологию HDI PCB. Используя микропереходы (просверленные лазером) и скрытые переходы, можно добиться высокой плотности межслойных соединений без ущерба для площади платы, тем самым освобождая ценное пространство для критически важной трассировки сигналов. Эта технология одинаково важна для сложных печатных плат коммутаторов TOR.
Как построить надежную сеть распределения питания (PDN) для чипов IPU мощностью в сотни ватт?
Питание чипа IPU с потребляемой мощностью до 300 Вт и рабочим током, превышающим 200 А, является окончательным испытанием целостности питания (PI). Плохо спроектированная PDN может привести к значительным падениям напряжения (IR Drop) и шуму, что напрямую влияет на стабильную работу IPU.
Построение надежной PDN требует систематического подхода:
- Оптимизированное расположение многофазных VRM: Модули регуляторов напряжения (VRM) должны быть расположены как можно ближе к чипу IPU для сокращения путей с высоким током и уменьшения сопротивления и индуктивности.
- Большие плоскости питания и заземления: Использование нескольких полных слоев питания и заземления, наряду с технологией толстой меди, может значительно снизить сопротивление постоянному току PDN.
- Массивный массив развязывающих конденсаторов: Сотни развязывающих конденсаторов с различными значениями емкости должны быть плотно расположены под областью BGA чипа IPU. Эти конденсаторы образуют комплексную фильтрующую сеть от низких до высоких частот, обеспечивая мгновенное пополнение энергии при переходных изменениях нагрузки.
- Конструкция переходных отверстий с низкой индуктивностью: Сети питания и заземления требуют многочисленных переходных отверстий для соединения различных слоев. Оптимизация конструкции переходных отверстий, например, использование "массивов переходных отверстий", образованных несколькими параллельными переходными отверстиями, может эффективно снизить индуктивность пути.
От ранних 10G Ethernet печатных плат до основных 40G Ethernet печатных плат сложность проектирования питания экспоненциально возросла, и IPU печатные платы подняли эту задачу на новую высоту.
Основные производственные возможности HILPCB для IPU печатных плат
| Параметр | Возможности HILPCB | Значение для IPU PCB |
|---|---|---|
| Максимальное количество слоев | 56 слоев |
