L2 ADAS ECU — это электронный блок или доменный контроллер, который поддерживает одновременное управление несколькими элементами движения, но не заменяет водителя. Водитель продолжает контролировать дорожную обстановку и остается ответственным за управление. Поэтому задача аппаратной команды — не объявить плату «автономной», а преобразовать функции помощи водителю в проверяемые требования к вычислению, интерфейсам, питанию, диагностике, печатной плате, сборке и многоуровневой валидации.
Для инженера ключевой результат — прослеживаемая цепочка от системного требования до схемы, layout, производства и измерения. Для NPI и качества — объективные данные, по которым можно выпустить ревизию и удержать изменения под контролем. Для закупок — сравнимый RFQ, где названы ответственность, документы, тестовые средства, ограничения по компонентам, стоимость изменений и условия серийной поставки.
Ключевые выводы
- Level 2 означает частичную автоматизацию: система помогает с несколькими частями задачи вождения, но водитель остается вовлеченным и наблюдает за средой.
- ASIL нельзя присвоить PCB, AEB или контроллеру по названию. Он следует из item definition, HARA, safety goals и распределения требований, которыми владеет ответственная организация продукта.
- ISO 26262, SOTIF, cybersecurity, IATF 16949 и AEC-Q отвечают на разные вопросы; ни один из них не заменяет DVP&R конкретного ECU и автомобиля.
- Интерфейс нельзя задать только словами «SerDes» или «Automotive Ethernet». Нужны версия, topology, package, connector, channel budget, limits и метод подтверждения.
- Питание, clock, reset, watchdog, мониторинг и безопасная реакция должны быть оформлены как design inputs до выпуска PCB, а не добавлены после отказа прототипа.
- SI, PI, thermal и EMC требуют связки «модель — образец — измерение — критерий — отчет». Красивый simulation plot не является выпускным доказательством.
- SPI, AOI, X-ray, ICT, boundary scan и FCT обнаруживают разные дефекты; набор методов выбирают по defect model и test coverage, а не по списку оборудования поставщика.
- DVP&R полезно разделять на четыре уровня: bare PCB, PCBA, ECU и vehicle. Для каждого теста нужен владелец, образец, конфигурация, предел и отчет.
- EVT, DVT и PVT не являются календарными названиями партий. Каждый gate должен иметь конкретные закрывающие данные и правила переноса открытых рисков.
- Сравнение поставщиков должно учитывать не только цену платы, но и NRE, оснастку, тест-разработку, long-lead BOM, специальные материалы, контроль изменений и пакет доказательств.
Содержание
- Что означает Level 2 для аппаратной команды
- Как декомпозировать функцию в требования ECU и PCBA
- Кто отвечает за безопасность, PCB, PCBA и валидацию
- Как разделить ISO 26262, SOTIF, cybersecurity, IATF и AEC-Q
- Какие архитектурные входы нужны до схемы и layout
- Как задать высокоскоростные и автомобильные интерфейсы
- Как определить питание, clock, reset и диагностику
- Как связать SI, PI, thermal и EMC с измерениями
- Какие DFM, DFA и DFT проверки нужны до выпуска
- Как выбрать инспекцию и тестирование по дефектам
- Как построить четырехуровневый DVP&R
- Что должно закрываться на EVT, DVT и PVT
- Как проверить поставщика и управлять изменениями
- Как управлять BOM, заменами и жизненным циклом
- Что определяет стоимость и срок поставки
- Что включить в RFQ для L2 ADAS ECU/PCBA
- Как определить границы проекта с HILPCB
- FAQ
Что означает Level 2 для аппаратной команды?
Level 2 задает границу функции вождения, а не готовую спецификацию электроники. Такая система может длительно помогать одновременно, например, с продольным и поперечным управлением, но водитель продолжает наблюдать за дорогой и должен оставаться активно вовлеченным. Следовательно, название уровня не сообщает, какие камеры, радары, вычислители, интерфейсы или safety mechanisms нужны конкретному автомобилю.
Аппаратная команда начинает не со слова «L2», а с item definition и operational design context продукта:
- какие функции помощи реализуются и в каких условиях они доступны;
- какие датчики, исполнительные системы и сети участвуют;
- какие функции остаются локальными, а какие распределены между ECU;
- что считается обнаруженным отказом и какая реакция требуется;
- какие ограничения есть по времени, напряжению, температуре, запуску и деградации;
- какие данные нужны для driver monitoring, диагностики и записи событий;
- где проходит граница между ECU, vehicle network, actuator и cloud/backend.
Не следует называть ECU «последней линией защиты» или обещать безопасность только за счет надежной PCB. Безопасность формируется системной архитектурой, поведением программного обеспечения, контролем водителя, датчиками, исполнительными механизмами, диагностикой, производственным качеством и валидацией автомобиля. PCB и PCBA являются важными, но ограниченными элементами этой цепочки.
Как декомпозировать функцию L2 ADAS в требования ECU и PCBA?
Полезная декомпозиция связывает каждую функцию с входами, вычислением, выходами, отказами и проверяемыми аппаратными характеристиками. Если между системным требованием и fabrication drawing нет такой связи, производитель видит геометрию, но не понимает критичность решения, а тестовая команда не знает, какие отказы обязана обнаруживать.
| Системная задача | Вход для ECU | Аппаратное последствие | Что должно быть проверено |
|---|---|---|---|
| Удержание полосы и продольная поддержка | camera/radar data, vehicle state, driver input | вычислительный запас, синхронизация, network latency, deterministic startup | timing budget, sensor-link errors, degraded-mode behavior, vehicle integration |
| Слияние данных датчиков | time-stamped streams и calibration data | SerDes/Ethernet bandwidth, memory throughput, clock accuracy, storage integrity | channel margin, data integrity, timestamp behavior, fault injection |
| Команды исполнительным системам | validated control request | CAN FD/Ethernet path, output supervision, power and ground integrity | message timeout, plausibility, bus-off/recovery, safe reaction |
| Driver monitoring | camera/IR input и engagement state | отдельный sensor path, diagnostics, privacy/cybersecurity inputs | availability, obstruction/fault reporting, state transitions |
| Переход в ограниченный режим | fault status и safety logic | watchdog, reset, redundant or independent monitor where required | detection latency, reset cause, retained diagnostics, controlled degradation |
| Service diagnostics | DTC, logs, calibration and update data | nonvolatile memory, diagnostic interface, secure update support | data retention, corruption handling, authorized access and recovery |
Для каждого ряда требования следует довести до измеримого выражения: допустимая потеря пакетов, время обнаружения, напряжение и ripple, стартовая последовательность, температура, bandwidth, memory error response, reset behavior, test-point access или отчет, который подтверждает производство. Значение задает владелец системы; поставщик PCB/PCBA проверяет производимость и исполняет согласованную часть.
Кто отвечает за функциональную безопасность, PCB, PCBA и валидацию?
Ответственность нужно распределить до RFQ. Назначение одного turnkey-партнера не отменяет различия между системным проектированием, semiconductor safety support, изготовлением PCB, сборкой, test development и выпуском автомобиля.
| Объект | OEM / владелец автомобиля | Tier 1 / владелец ECU | Поставщик SoC/MCU/PMIC | PCB fabricator | PCBA/EMS | Test/vehicle validation owner |
|---|---|---|---|---|---|---|
| Item definition, HARA, safety goals | утверждает или владеет | участвует и распределяет требования | предоставляет ограничения компонента | не назначает | не назначает | проверяет системные сценарии |
| ECU architecture и technical safety requirements | утверждает интерфейс | проектирует и контролирует baseline | дает safety manual, diagnostics и assumptions | выполняет DFM для платы | выполняет DFA/DFT для сборки | строит verification plan |
| Schematic, layout и stack-up intent | задает vehicle constraints | выпускает и утверждает | дает reference information | предлагает производимую конструкцию | проверяет assembly/test access | подтверждает влияние на тест |
| Component qualification и lifecycle | задает approved-source rules | утверждает BOM/AVL | квалифицирует конкретные компоненты | управляет своими материалами | закупает только по утвержденным правилам | подтверждает влияние замены |
| Bare PCB conformity | принимает требования | выпускает fabrication data | не применимо | изготавливает и выдает согласованные отчеты | сохраняет lot linkage | использует данные в общей оценке |
| Assembly process и workmanship | задает customer-specific requirements | утверждает критерии продукта | предоставляет package/MSL data | поддерживает причины, связанные с PCB | владеет процессом, NCR и rework records | оценивает последствия отказов |
| ICT, boundary scan, programming, FCT | задает нужную coverage | предоставляет vectors, firmware или golden behavior | дает debug/safety access inputs | предоставляет coupons/testability платы | реализует согласованный тест | утверждает limits и release logic |
| ECU/vehicle qualification | владеет выпуском автомобиля | владеет ECU evidence package | поддерживает component analysis | предоставляет manufacturing evidence | предоставляет PCBA evidence | выполняет ECU и vehicle DVP&R |
Если одна компания занимает несколько колонок, артефакты все равно должны иметь владельца и approver. Формулировка «поставщик отвечает за все» не объясняет, кто утверждает substitute MPN, пишет FCT limits, принимает отклонение или решает, что отказ безопасен.
Как разделить ISO 26262, SOTIF, cybersecurity, IATF 16949 и AEC-Q?
Эти документы и системы не взаимозаменяемы. Они охватывают разные виды риска и разные уровни цепочки поставок.
| Ориентир | Основной вопрос | Что это означает для проекта | Что нельзя заключить автоматически |
|---|---|---|---|
| ISO 26262 | риск из-за отказов электрических/электронных систем и процесс функциональной безопасности | нужны контролируемые safety requirements, architecture, analyses, verification и supporting evidence | что PCB или ECU получает ASIL только по названию функции |
| ISO 21448, SOTIF | риск из-за ограничений intended functionality и предсказуемого misuse | нужны сценарии, ограничения perception/decision, unknown/unsafe behavior и system validation | что manufacturing test доказывает корректность алгоритма восприятия |
| ISO/SAE 21434 | cybersecurity engineering для дорожных транспортных средств | нужны активы, угрозы, security requirements, update/access assumptions и lifecycle controls | что secure component сам делает весь ECU cybersecure |
| IATF 16949 | автомобильная система менеджмента качества | важны управляемые процессы, customer-specific requirements, изменения, прослеживаемость и постоянное улучшение | что схема, safety concept или конкретный ECU квалифицированы |
| AIAG Core Tools | APQP, Control Plan, PPAP, FMEA, SPC и MSA как взаимосвязанные quality work products | заказчик определяет требуемый пакет и глубину доказательств для запуска | что одинаковый комплект нужен каждому прототипу или что сертификат заменяет данные |
| AEC-Q100/Q101/Q200 | qualification конкретных IC, discrete и passive component families | в BOM фиксируют qualified part, revision/grade, supplier evidence и допустимость применения | что PCB, laminate, assembled PCBA или автомобиль «сертифицированы AEC-Q» |
Компонент с safety documentation и self-test support может облегчить реализацию диагностических механизмов, но ECU-команда все равно должна подтвердить assumptions of use, integration, diagnostic behavior, latent faults, startup, power/reset and software interaction. Аналогично AEC-qualified component не отменяет solder-joint reliability, board-level environment, ECU enclosure и vehicle-level testing.
Какие архитектурные входы нужны до разработки схемы и layout?
До схемы должны быть известны хотя бы границы вычисления, потоков данных, питания, тепла, диагностики и механики. Иначе команда оптимизирует PCB вокруг предположений, которые изменятся после первого ECU prototype.
Минимальный набор architecture inputs:
- перечень sensor inputs и actuator/network outputs;
- bandwidth, latency, timestamp и synchronization requirements;
- compute load по operating modes, а не только peak TOPS из datasheet;
- memory size, bandwidth, ECC/parity behavior и boot storage;
- power modes: off, sleep, wake, cranking, normal, degraded и shutdown;
- startup order, clock sources, reset tree и watchdog hierarchy;
- fault containment regions и независимость путей, если она требуется safety architecture;
- diagnostic channels, DTC/log retention, programming and update flow;
- enclosure, connector, board outline, mounting, mass and vibration constraints;
- ambient, cooling interface, allowable component temperatures and derating rules;
- EMC environment, cable harness assumptions, grounding and shielding concept;
- manufacturing volumes, service life, repair policy and traceability level.
Выбор HDI PCB или высокоскоростной PCB должен следовать из fan-out, routing density, channel loss и механических ограничений. HDI, low-loss laminate или backdrill не являются обязательными атрибутами любой ADAS-платы; их стоимость оправдывается только измеримой потребностью.
Как задать camera SerDes, Automotive Ethernet, CAN FD, DDR и PCIe?
Название протокола — только начало спецификации. Для PCB и PCBA требуются электрические, топологические, механические и проверочные входы.
| Интерфейс | Что должен определить разработчик | Что проверяет PCB/PCBA-партнер | Выпускное доказательство |
|---|---|---|---|
| Camera SerDes | vendor/family, data rate, coax/STP topology, connector, PoC, return path, ESD/EMC concept | stack-up, controlled structures, launch manufacturability, placement and assembly risks | channel/cable test, link diagnostics, EMC and fault behavior по системе |
| 100/1000BASE-T1 или другой Automotive Ethernet | PHY, speed, topology, magnetics/CMC concept, connector and channel budget | impedance construction, coupon, via/reference continuity, component assembly | PHY diagnostics, channel/compliance measurement and ECU/vehicle test |
| CAN FD/LIN | transceiver, bus length/stubs, termination, protection, wake/sleep behavior | layout, creepage/clearance where relevant, placement and test access | communication under voltage/temperature/EMC conditions |
| DDR/LPDDR | memory topology, data rate, package models, length/skew rules, reference and power rails | stack-up feasibility, fan-out, via structure, impedance coupon and fabrication capability | SI simulation correlation, memory stress and temperature testing |
| PCIe или proprietary high-speed link | generation/rate, lanes, package/connector models, equalization and loss budget | insertion-loss construction, backdrill/via proposal, coupon and TDR | channel measurement, protocol diagnostics and system margin |
| Debug/programming | lifecycle state, security access, connector/pad strategy, ownership of tools | DFT access, fixture interface and serialization | controlled programming log and disabled/secured production state |
Целевой импеданс и допуск указываются для конкретной структуры и документа проекта. Нельзя назначить всем дифференциальным парам 90 или 100 Ом с одним допуском. Производитель PCB должен подтвердить расчетную геометрию и измеряемый coupon; владелец системы подтверждает end-to-end channel с package, connector, cable и receiver behavior.
Как определить питание, clock, reset, watchdog и диагностику?
Power tree и диагностическая архитектура должны быть оформлены как контролируемые требования. Большая часть трудных отказов возникает не при steady-state, а во время cranking, brownout, wake-up, sequencing, thermal transition, fault recovery или обновления firmware.
| Design input | Что нужно задать | Риск при отсутствии | Как подтвердить |
|---|---|---|---|
| Vehicle supply | voltage profile, transients, reverse/polarity protection boundary, sleep current | reset loops, damage, battery drain | bench profiles, current logs, protection and recovery tests |
| Rail sequence | enable order, ramp, delay, tolerance and discharge | latch-up, corrupted boot, intermittent startup | oscilloscope captures across corners and repeated cycles |
| PDN | load steps, ripple/transient limits, target impedance where justified | compute reset, memory errors, sensor-link instability | PI model plus rail measurements at defined points and modes |
| Clock | source accuracy, jitter budget, startup, monitor and fallback | link loss, time-base error, unsafe state transition | clock measurement, fault injection and diagnostic response |
| Reset | sources, priority, pulse width, domain coverage and retained cause | uncontrolled partial reset or lost evidence | reset matrix and cause-retention tests |
| Watchdog | independence, timeout, window, challenge/response and reaction | hung software not detected or nuisance reset | fault injection with timing and safe/degraded reaction evidence |
| Monitoring | voltage, temperature, memory, communication and computation monitors | latent or undiagnosed fault | coverage analysis, injection and DTC/log verification |
Hardware layout must preserve the assumptions behind these mechanisms: clean references for monitors, independent routing where required, protected reset lines, accessible measurement points and separation between noisy power stages and sensitive clock/analog paths. Однако решение о независимости, redundancy и fault reaction принимает safety architecture, а не PCB fabricator.
Как связать SI, PI, thermal и EMC с реальными измерениями?
Simulation сокращает риск только тогда, когда модель имеет известные входы, а результаты проверяются на representative hardware. Полезная матрица заранее связывает model output, test sample, instrumentation, condition, limit and owner.
| Область | До layout/release | Измерение на образце | Критерий и корреляция |
|---|---|---|---|
| SI | package/connector/channel model, stack-up, via and routing constraints | TDR, insertion/return loss where specified, eye/link diagnostics | согласованный channel budget; различия модели и образца объяснены |
| PI | VRM model, plane/via resistance, decoupling and load transient | rail ripple, droop/overshoot, impedance or load-step response | limits по operating mode, temperature and probe method |
| Thermal | power map, material/contact assumptions, airflow/cooling boundary | component temperatures, case/board sensors, thermal chamber or controlled load | margin to component/system limits; model adjusted to measured contacts and power |
| EMC | source/coupling hypothesis, return paths, filters, shielding and harness model | pre-compliance plus required ECU/vehicle emissions and immunity | test setup, harness, load, firmware and failure criteria retained |
| Timing | latency and synchronization budget | timestamp/trigger measurement across sensor, compute and output | end-to-end limit with repeatability and degraded-mode behavior |
Для SI/PI важны актуальные laminate properties, copper roughness, package models, connector models и реальная геометрия via. Для thermal — measured power map, TIM/contact pressure, enclosure and airflow. Для EMC — harness, grounding, operating mode and software load. Если эти входы меняются, прежний simulation report нельзя автоматически переносить на новую ревизию.
Какие DFM, DFA и DFT проверки нужны до выпуска производственных данных?
DFM должен обнаружить конфликт между электрическим intent и process window до заказа PCB. DFA проверяет собираемость и repair constraints. DFT обеспечивает доступ к тем дефектам, которые необходимо найти до выпуска ECU.
DFM для bare PCB
- stack-up, material family, finished thickness, copper distribution and impedance coupons согласованы;
- BGA fan-out, via type, aspect ratio, annular ring and registration соответствуют выбранному process flow;
- via-in-pad filling, capping and planarization описаны там, где они требуются;
- backdrill target и допустимый residual stub измеримы;
- reference-plane continuity, stitching и return paths сохранены в layer transitions;
- creepage/clearance, edge distance, connector and mounting constraints проверены по проекту;
- coupon отражает критические structures, а report fields определены;
- panelization, rails, tooling и copper balance не создают лишний bow/twist risk.
DFA для PCBA
- BOM, centroid, polarity, rotation, package revision and approved alternates согласованы;
- stencil strategy учитывает fine-pitch, thermal pads и mix крупных/мелких apertures;
- nozzle, support, reflow thermal mass, warpage and access ограничения проверены;
- MSL, bake, floor life, dry packing and lot/date-code rules определены;
- connectors, press-fit, selective solder, coating, cleaning and mechanical assembly имеют drawings and keep-outs;
- rework limits и повторная инспекция после ремонта заданы до первой партии.
DFT для обнаружения и локализации отказов
- test points и fixture access покрывают power rails, reset, clocks, buses and critical analog nodes;
- boundary-scan chain, BSDL and programming path доступны, если метод выбран;
- boot mode, secure provisioning, firmware version and key ownership контролируются;
- ICT/FCT limits связаны с requirements, а не с одним golden unit без допусков;
- logging сохраняет serial, hardware/software revision, fixture/program version, limits, result and failure code;
- ретест не стирает исходный FAIL, repair action или approved deviation.
Для более общего обзора manufacturing test полезна статья о тестировании печатных плат, но конкретный L2 ADAS plan должен быть построен по defect model и системным требованиям этого ECU.
Как выбрать SPI, AOI, X-ray, ICT, boundary scan и FCT?
Методы выбирают по типу дефекта, доступу и последствиям пропуска. Покупка «100% X-ray» не решает проблему, если критерий не определен или отказ относится к firmware, timing, sensor link либо power transient.
| Метод | Хорошо обнаруживает | Не доказывает сам по себе | Нужный вход |
|---|---|---|---|
| SPI | volume, area, height and position paste deposit | качество скрытого solder joint после reflow | aperture strategy, limits and sampling/coverage plan |
| AOI | presence, polarity, placement and visible solder features | внутренние BGA joints и electrical function | library, lighting, false-call handling and defect criteria |
| 2D X-ray / CT | скрытые joints, bridges, opens/void patterns при достаточной resolution | channel performance, solder metallurgy reliability or ECU behavior | target components, views, criteria and escalation rule |
| ICT / flying probe | shorts, opens, values and node-level defects при доступе | full function, high-speed link margin or all intermittent faults | netlist, access, fixture/program and guard limits |
| Boundary scan | digital interconnect and programmable-device chains | analog, power integrity, unmodeled devices or software function | BSDL, chain design, vectors and access control |
| Programming | correct image transfer and identification | functional correctness under load | approved image, checksum, security state and log |
| FCT | defined ECU behavior under controlled stimuli | all vehicle scenarios or full safety validation | fixture, loads, firmware, calibration, limits and coverage statement |
Test coverage следует описывать через failure modes: какой дефект должен быть найден, каким методом, с какой sensitivity, где сохраняется результат и что происходит при failure. Такой подход помогает исключить одновременно пробелы и дублирующие проверки, которые увеличивают цену, но не повышают выпускную уверенность.
Как построить DVP&R для PCB, PCBA, ECU и автомобиля?
DVP&R нужно разделять по объекту испытания. Один thermal-cycle report не может одновременно доказать качество bare PCB, solder-joint reliability, ECU function and vehicle safety.
| Уровень | Примеры проверки | Основной владелец | Типовой результат |
|---|---|---|---|
| Bare PCB | dimensions, stack-up, coupon/TDR, electrical test, microsection, material/lot evidence | PCB fabricator с утверждением заказчика | COC и согласованные fabrication reports |
| PCBA | workmanship, X-ray targets, programming, ICT/BS/FCT, cleanliness/coating where required | EMS/PCBA и product/test owner | unit-level genealogy, inspection and test logs, NCR/rework history |
| ECU | power profiles, temperature, vibration, humidity, EMC, communication, diagnostics, fault injection, durability | Tier 1/ECU validation owner | DVP&R report с конфигурацией, limits and deviations |
| Vehicle | sensor performance, system interaction, driver monitoring, degraded modes, network and environmental scenarios | OEM/vehicle validation | vehicle-level evidence and release decision |
Каждая строка DVP&R должна иметь requirement ID, method, sample configuration, quantity/rationale, preconditioning, equipment, software/calibration revision, limit, owner, planned date, result, report link and deviation disposition. Если тест выполняет supplier, заказчик все равно утверждает применимость setup and acceptance criteria.
При изменении laminate, component, firmware, fixture, cooling, enclosure or test limits нужен impact assessment: какие анализы и тесты остаются действительными, а какие повторяются. «Revision compatible» без этой записи недостаточно.
Что должно закрываться на EVT, DVT и PVT?
EVT, DVT и PVT полезны только как gates с определенными deliverables. Название партии не доказывает зрелость проекта.
| Gate | Основной вопрос | Минимальные закрывающие данные | Нельзя переносить молча |
|---|---|---|---|
| EVT | Работает ли архитектура и измеримы ли ключевые риски? | bring-up, interfaces, power sequence, clocks/reset, first SI/PI/thermal data, fault log, DFM findings | необъясненные resets, unstable links, missing test access, safety-critical open issue |
| DVT | Соответствует ли design требованиям в диапазоне условий? | frozen baseline, correlated measurements, ECU DVP&R progress, EMC/environment results, test coverage, updated FMEA | failed requirement без approved disposition, uncontrolled BOM change, unverified rework |
| PVT | Способен ли серийный процесс повторять approved design? | production-intent line/materials/tooling, control plan, MSA where required, yield/defect data, traceability, packaging and release records | prototype-only process, manual workaround без control, incomplete supplier evidence |
| Customer production approval | Принимает ли заказчик продукт и процесс для выпуска? | согласованный submission package, deviations, capacity/continuity evidence and signed release | предположение, что PPAP-like пакет одинаков у всех клиентов |
Открытые пункты можно переносить только с risk owner, containment, due date and approver. Для safety-related issue должен быть понятен эффект на release и временная защита. Поставщик не должен самостоятельно закрывать design deviation только потому, что партия прошла assembly.
Как проверить поставщика L2 ADAS PCBA и управлять изменениями?
Проверять нужно способность исполнить конкретный package, а не общую презентацию. Сертификат системы качества полезен, но он не подтверждает нужный via structure, channel loss, reflow window, fixture, traceability fields или DVP&R support.
| Область | Что запросить | Как проверить |
|---|---|---|
| PCB technology | stack-up proposal, material control, via/backdrill limits, coupon/report example | technical review на representative structure и sample report |
| Assembly | package/board limits, stencil/reflow development method, MSL and rework controls | NPI plan, profile evidence and sample NCR/rework record |
| Inspection/test | available methods, resolution/access limits, fixture/program ownership, logging fields | defect-to-test matrix and anonymized example result |
| Traceability | serial/lot linkage, component and process fields, retention/export | trace one sample backward and one material lot forward |
| Quality/NPI | change notification, deviation, CAPA, control plan and production release | scenario review: substitute part, material shortage, line transfer or failed test |
| Supply chain | approved distributors, counterfeit-risk controls, NCNR/excess rules and continuity | quote assumptions and documented exception workflow |
| Security/data | firmware/key handling, access roles, data export and end-of-contract return | controlled process description matched to project requirement |
В договоре и quality agreement следует определить изменения, требующие предварительного одобрения: laminate or copper construction, component MPN/manufacturer, manufacturing site/line, stencil, solder paste, reflow program, test fixture/program, firmware, coating, cleaning, approved rework and critical sub-supplier. Также нужны notice period, impact assessment, validation responsibility and emergency-deviation path.
Полезный supplier audit выбирает несколько сценариев. Например: критический PMIC становится unavailable; новый lot camera connector показывает рост AOI false calls; FCT проходит после второго запуска; PCB vendor предлагает другой low-loss material. Поставщик должен показать, как событие блокируется, кто принимает решение и какие записи сохраняются.
Как управлять BOM, заменами и жизненным циклом компонентов?
Для L2 ADAS ECU BOM является частью design baseline. Совпадение номинала и корпуса не делает компонент эквивалентным в power, clock, memory, high-speed, protection or safety-related circuits.
Для каждой критичной позиции фиксируют:
- manufacturer part number, revision/grade and approved source;
- qualification status, temperature range and project-specific evidence;
- lifecycle, lead time, allocation/NCNR condition and last-time-buy risk;
- package, MSL, shelf life, storage and handling requirements;
- safety manual or diagnostic assumptions where applicable;
- software, driver, calibration and boot compatibility;
- electrical, thermal, EMC, fit/form/function and manufacturing deltas для substitute;
- кто выполняет анализ, какие тесты повторяются и кто утверждает замену.
AEC-Q100, AEC-Q101 и AEC-Q200 относятся к определенным категориям компонентов. В RFQ следует просить evidence для конкретного MPN, но не формулировать «все материалы AEC-Q». PCB laminate, solder paste, coating and mechanical parts имеют собственные спецификации и validation requirements.
| Тип изменения | Минимальная оценка | Возможное повторное подтверждение |
|---|---|---|
| Memory или SoC revision | pin/function, errata, firmware, timing, power and safety assumptions | boot, stress, memory/link, thermal and fault tests |
| PMIC/regulator substitute | topology, transient, sequencing, compensation, thermal and diagnostics | PI, startup, load transient, thermal and EMC |
| SerDes/PHY/connector | channel model, pinout, loss/return path, software and diagnostics | channel measurement, link margin, EMC and vehicle integration |
| Passive component | tolerance, bias/temperature behavior, pulse/ripple, qualification and layout | rail/filter/thermal test depending on function |
| PCB material/stack-up | Dk/Df method, thickness, roughness, Tg/CTE, via reliability and impedance | coupon/TDR, SI loss, microsection and relevant reliability |
Что определяет стоимость и срок L2 ADAS ECU/PCBA?
Цена формируется не только количеством слоев. Основные драйверы появляются на пересечении design complexity, supply chain, validation and evidence package.
| Драйвер | Почему влияет | Как снизить риск без ослабления требований |
|---|---|---|
| HDI, microvia, via-in-pad и sequential lamination | больше process steps, registration and yield sensitivity | использовать только там, где требует fan-out или channel performance |
| Low-loss materials, tight construction and backdrill | material availability, engineering and measurement | согласовать equivalent-property window и coupon до release |
| Большие BGA и высокая thermal mass | profile development, warpage support and inspection | дать package data, board model and NPI units early |
| Long-lead automotive components | allocation, MOQ, NCNR and lifecycle | early AVL review, forecast and controlled alternate strategy |
| Custom fixtures/programs | NRE, debug time and ownership | стабильные interfaces, test spec, golden data and acceptance limits |
| EMC/environment/DVP&R | chambers, samples, iterations and reporting | ранний pre-compliance и единая конфигурация образцов |
| Traceability/reporting | integration, storage, custom export and review | определить только необходимые fields, retention and format |
| Customer approval package | document preparation, measurement and review cycles | согласовать submission list до quotation |
Для сравнения предложений отделяют recurring и non-recurring cost:
- PCB unit price and tooling;
- assembly setup and unit processing;
- component cost, attrition, excess and NCNR exposure;
- stencil, fixture, programming/test development and maintenance;
- engineering review, simulation or laboratory work;
- inspection/test/reporting per unit or lot;
- packaging, logistics, buffer stock and continuity measures;
- validation samples and requalification after change.
Самая низкая unit price может оказаться дорогой, если не включает test fixture, failure analysis, required reports or change notification. Закупкам нужно сравнивать одинаковый scope and assumptions.
Что включить в RFQ для L2 ADAS ECU/PCBA?
Полный RFQ позволяет поставщику оценить реальный риск и сделать предложения сравнимыми. Если часть данных еще не готова, ее отмечают как owner/date, а не заменяют предположением.
Design и PCB
- product purpose, ECU boundary and intended NPI stage;
- schematic PDF, approved layout database and fabrication outputs;
- board outline, thickness, layer count and controlled stack-up intent;
- material requirements and allowed substitution process;
- impedance structures, net classes, coupons, TDR/loss report needs;
- via type, filling/capping, backdrill and microsection requirements;
- IPC/customer workmanship and acceptance documents by revision;
- panelization, tooling, serialization and marking rules.
BOM и компоненты
- BOM with MPN, manufacturer, quantity, DNI and approved alternates;
- AVL/AML, authorized-source and customer-supplied-material rules;
- AEC qualification evidence required for specific components;
- lifecycle, lot/date-code, country/site or traceability restrictions;
- MSL, bake, dry pack, storage and shelf-life requirements;
- NCNR, excess, attrition, shortage and substitute-approval rules.
Assembly и special processes
- centroid/CPL, assembly drawings, polarity and package data;
- stencil and reflow development expectations;
- THT, press-fit, selective solder, adhesive, underfill or staking scope;
- cleaning, ionic/contamination criteria if required;
- conformal coating, masking, cure and inspection requirements;
- mechanical assembly, heatsink/TIM/torque and enclosure interfaces;
- rework limits, approved methods and post-rework verification.
Inspection, programming and test
- defect model and required SPI/AOI/X-ray/CT coverage;
- netlist/electrical test requirements for bare PCB;
- ICT, flying probe, boundary scan or FCT scope;
- fixture, cables, loads, test software, firmware and golden unit owner;
- programming image, checksum, security/provisioning and log fields;
- test limits, retest, failure code, repair and release rules;
- sample/lot report format and data-retention period.
Quality, NPI and validation
- EVT/DVT/PVT quantities and production-intent requirements;
- DFM/DFA/DFT report format and issue-approval workflow;
- PFMEA, Control Plan, MSA, SPC or customer submission package as applicable;
- traceability level and forward/reverse containment expectation;
- NCR, MRB, deviation, CAPA and change-notification rules;
- requested PCB/PCBA/ECU DVP&R support and report ownership;
- packaging, labeling, shipment and shelf-life acceptance.
Commercial and schedule data
- annual and lot volumes, forecast, ramp and service demand;
- target prototype and production dates;
- recurring vs NRE price breakdown;
- tooling/fixture ownership, maintenance and transfer terms;
- component quote validity, currency, NCNR and excess liability;
- lead-time assumptions for materials, PCB, assembly, test and reports;
- business continuity, second source and end-of-contract data/tool return.
Если требуется turnkey scope, можно сопоставить его с услугами сборки под ключ и SMT-сборки. Но окончательный объем определяется файлами, BOM, test package, quality requirements and quotation, а не названием услуги.
Как определить границы проекта L2 ADAS с HILPCB?
HILPCB может рассмотреть изготовление PCB, sourcing и PCBA-операции после проверки конкретных design files, BOM, volumes, inspection/test package and required evidence. До технического review нельзя обещать определенный stack-up, material, via structure, package assembly, inspection coverage, automotive quality package or validation result.
Для первичной оценки полезно передать:
- schematic, fabrication and assembly data с ревизией;
- controlled-impedance and stack-up requirements;
- BOM/AVL с lifecycle, MSL и substitute rules;
- package list с крупными BGA, fine-pitch and special-process notes;
- desired DFM/DFA/DFT, inspection and test scope;
- fixture, firmware, programming and FCT ownership;
- prototype/EVT/DVT/PVT volumes and dates;
- traceability, reports, quality submission and change-control requirements.
Смежные статьи о печатных платах ADAS и PCB автомобильного ECU дают общий технологический контекст. Для закупки L2 ADAS ECU/PCBA решающим документом остается project-specific RFQ с критериями приемки и ответственными сторонами.
FAQ по L2 ADAS ECU и PCBA
Является ли Level 2 автономным или беспилотным вождением?
Нет. Level 2 — это частичная автоматизация, при которой система может помогать одновременно с несколькими частями задачи вождения, но водитель продолжает контролировать дорожную обстановку и остается активно вовлеченным. Поэтому ECU L2 ADAS нельзя позиционировать как самостоятельного водителя.
Можно ли присвоить ASIL непосредственно печатной плате L2 ADAS?
Не по названию платы или функции. ASIL следует из item definition, HARA, safety goals и последующего распределения требований. PCB может реализовывать hardware requirements, связанные с safety architecture, но ее требования должны быть прослежены от системных work products и подтверждены ответственным владельцем продукта.
Доказывает ли IATF 16949 соответствие ECU стандарту ISO 26262?
Нет. IATF 16949 относится к автомобильной системе менеджмента качества, а ISO 26262 — к процессу и work products функциональной безопасности. Quality-system certification не доказывает корректность конкретной схемы, diagnostic coverage, safety concept или ECU validation.
Является ли AEC-Q100 сертификатом PCB или PCBA?
Нет. AEC-Q100 относится к qualification интегральных схем; AEC-Q101 — к discrete semiconductors, AEC-Q200 — к passive components. Эти документы не являются сертификатами laminate, bare PCB, assembled PCBA или автомобиля и не заменяют board/ECU/vehicle validation.
Какой импеданс нужен для camera SerDes или Automotive Ethernet?
Значение берут из применимой спецификации interface/vendor и project channel design. В RFQ указывают точную структуру, target, tolerance, stack-up, coupon и method. Универсальное значение для всех SerDes, Ethernet, DDR и PCIe линий применять нельзя.
Достаточно ли SI simulation для выпуска высокоскоростной PCB?
Нет. Simulation должен быть связан с реальными material properties, package/connector models и manufactured geometry, а затем скоррелирован с coupon/channel measurement и link diagnostics. Критерий выпуска задается end-to-end budget, а не только графиком модели.
Какие тесты обязательны для каждой L2 ADAS PCBA?
Универсального набора нет. SPI, AOI, X-ray, ICT, boundary scan и FCT выбирают по defect model, package visibility, electrical access, risk and required coverage. Важнее определить, какой дефект находит каждый метод и какой результат сохраняется.
Чем DVP&R PCBA отличается от DVP&R ECU?
PCBA DVP&R подтверждает assembly workmanship, programming and defined board-level tests. ECU DVP&R добавляет питание, temperature, vibration, humidity, EMC, communication, diagnostics and fault behavior в корпусе и рабочей конфигурации. Vehicle validation проверяет еще более высокий системный уровень.
Что должно быть закрыто перед переходом от EVT к DVT?
Должны быть понятны архитектура, bring-up, power/reset/clock behavior, критические interfaces, первые SI/PI/thermal данные, DFM/DFT gaps и все major failures. Открытые риски переносятся только с owner, containment, due date and approval.
Может ли EMS самостоятельно заменить PMIC, memory или SerDes-компонент?
Нет, если это не разрешено заранее утвержденным правилом. Даже совпадающий package и nominal function могут изменить sequencing, transient response, timing, firmware, thermal, EMC, diagnostic and safety assumptions. Замена требует documented impact assessment и одобрения владельца design.
Какие доказательства запросить у поставщика автомобильной PCBA?
Запрашивают evidence по representative stack-up, material and via controls, reflow/profile method, inspection criteria, test logs, traceability, NCR/rework, change notification, sourcing and data export. Полезно провести sample containment drill, а не ограничиваться сертификатом или списком оборудования.
Что сильнее всего ускоряет расчет RFQ для L2 ADAS ECU?
Стабильная ревизия файлов, stack-up/impedance inputs, BOM/AVL, package and MSL data, DFM/DFT scope, inspection/test requirements, NPI volumes, desired reports and clear ownership of fixture, firmware and limits. Неполный test package часто задерживает расчет сильнее, чем Gerber.