Фазовая задержка — время, за которое сигнал проходит по дорожке PCB — становится критическим параметром на высоких частотах и скоростях. Когда сигналы должны приходить одновременно, сохранять определённые временные соотношения или удерживать фазовую когерентность по частоте, понимание и контроль задержки распространения жизненно важны.
Это руководство рассматривает основы фазовой задержки и практические методы управления таймингом в задачах целостности сигнала HF PCB.
HILPCB производит высокочастотные PCB с контролируемой толщиной диэлектрика (±5%) для стабильной задержки распространения, поддерживая требования по skew диффпар вплоть до ±5 ps.
В этом руководстве
- Понимание фазовой задержки
- Расчёт задержки распространения
- Skew в дифференциальных парах
- Требования к таймингу многополосных интерфейсов
- Методы согласования длины
- Производственные факторы, влияющие на задержку
- Практические рекомендации
Понимание фазовой задержки
Сигналы не распространяются по дорожкам мгновенно — скорость определяется диэлектриком вокруг проводника. Эта задержка имеет важные последствия для ВЧ‑дизайна.
Скорость распространения
В вакууме электромагнитные сигналы распространяются со скоростью света (c ≈ 3×10⁸ m/s или примерно 12 inches/ns). В материалах PCB скорость ниже примерно в √Dk раз:
Velocity = c / √Dk (приближённо, для stripline)
Для FR‑4 с Dk ≈ 4.3 скорость порядка половины скорости света — около 6 inches/ns.
Phase delay vs group delay
Phase delay — время прохождения одной частотной компоненты. Group delay — производная фазы по частоте и описывает распространение огибающей модулированного сигнала.
В идеальных (недисперсионных) линиях phase и group delay равны. В реальных PCB, где Dk зависит от частоты, они слегка различаются — что может приводить к искажению.
Почему задержка важна
Фазовая задержка критична, когда:
- диффпары должны быть сбалансированы (skew)
- несколько линий должны приходить одновременно (тайминг шины)
- нужно сохранять фазовые соотношения (RF‑системы)
- клок и данные должны совпадать (source‑synchronous интерфейсы)
Расчёт задержки распространения
Точная оценка задержки помогает корректно анализировать тайминги и задавать требования по согласованию длины.
Базовые формулы
Stripline (между двумя плоскостями): Delay ≈ 85 ps/inch × √Dk
Microstrip (внешний слой): Delay ≈ 85 ps/inch × √(0.475×Dk + 0.67)
Формула microstrip учитывает, что часть поля проходит в воздухе (Dk=1), а часть — в подложке.
Примеры
Для FR‑4 (Dk ≈ 4.3):
- Stripline: 85 × √4.3 ≈ 176 ps/inch
- Microstrip: 85 × √(0.475×4.3 + 0.67) ≈ 140 ps/inch
Для Rogers RO4350B (Dk ≈ 3.48):
- Stripline: 85 × √3.48 ≈ 159 ps/inch
- Microstrip: 85 × √(0.475×3.48 + 0.67) ≈ 128 ps/inch
Факторы, влияющие на задержку
Dk: выше Dk → медленнее. Dk меняется из‑за:
- типа материала (FR‑4 vs PTFE vs керамика)
- частоты (Dk обычно уменьшается на более высоких частотах)
- температуры (обычно эффект небольшой)
- содержания смолы в препреге (влияет на композитный Dk)
Тип структуры: microstrip быстрее stripline в том же материале, потому что часть поля в воздухе.
Шероховатость меди: вторичный эффект, но шероховатость может немного увеличивать эффективный путь.
Задержка распространения по материалам
Skew в дифференциальных парах
Дифференциальный сигнал передаёт данные как разность напряжений между двумя комплементарными дорожками. Для корректной работы обе дорожки должны иметь одинаковую задержку — любое несоответствие называется skew.
Причины skew
Разная длина: самый очевидный фактор — более длинная дорожка имеет большую задержку.
Разные расстояния до опорной плоскости: если P и N имеют разную высоту над плоскостью, их эффективный Dk отличается, а значит меняется скорость.
Асимметричная трассировка: разные радиусы поворотов, размещение vias или переходы между слоями.
Эффект волокна (fiber weave): в стеклоткани FR‑4 дорожки над «стеклянными пучками» видят другой Dk, чем над смолой. Соседние дорожки могут испытывать разные эффективные Dk.
Чем плох skew
Skew частично преобразует дифференциальный сигнал в синфазный режим и ухудшает работу:
- уменьшается дифференциальный swing
- растёт EMI (синфазная составляющая излучает сильнее)
- ухудшается подавление синфазного шума приёмником
- появляется временная неопределённость на входе
Требования по skew для интерфейсов
| Интерфейс | Типовой максимум skew |
|---|---|
| USB 2.0 | < 100 ps |
| USB 3.x | < 15 ps |
| PCIe Gen 3 | < 5 ps |
| PCIe Gen 4/5 | < 3 ps |
| HDMI 2.1 | < 10 ps |
| 100G Ethernet | < 5 ps |
При 140 ps/inch skew 5 ps соответствует примерно 0.9 mil разницы длины — крайне жёсткий допуск, требующий аккуратного дизайна и производства.
Требования к таймингу многополосных интерфейсов
Современные high‑speed интерфейсы используют несколько параллельных линий (PCIe x16, DDR‑шина данных, USB4). Эти линии должны приходить синхронно внутри окна выборки приёмника.
Согласование внутри пары
P и N внутри одной диффпары должны соответствовать требованиям skew — это обычно самый строгий пункт.
Согласование между парами (между линиями)
Разные линии должны укладываться в окно по времени — обычно связанное с unit interval (UI):
- PCIe: ±0.05 UI типично
- DDR: требования setup/hold относительно strobes
Требования между парами обычно мягче, чем внутри пары, но всё равно требуют внимания.
Согласование «байт‑линии»
Интерфейсы памяти часто группируют 8 бит данных со strobe. Все сигналы внутри byte‑lane должны соответствовать таймингу строба.
Пример (DDR4): требование data‑to‑strobe skew ~50–100 ps
Распределение клока
Source‑synchronous интерфейсы передают клок вместе с данными. Трассировка клока требует:
- согласованной задержки до всех приёмников
- минимального skew между фронтами
- правильного соотношения задержки клока и данных (setup/hold)
Методы согласования длины
Согласование физической длины компенсирует различия задержек и обеспечивает синхронный приход сигналов.
Serpentine (accordion) трассировка
Самая распространённая техника: добавление меандров на более короткие дорожки.
Рекомендации:
- амплитуда меандра: минимум 3× ширина дорожки
- зазор между сегментами: минимум 3× ширина (больше — лучше)
- держите меандр компактным и подальше от «пары»
- размещайте ближе к месту возникновения рассогласования
Осторожно: чрезмерный меандр может вызвать самосвязь. На очень высоких частотах сегменты меандра могут излучать.
Trombone‑трассировка
Увеличивает длину за счёт более плавных изгибов вместо плотного меандра. Меньше проблем со связью, но занимает больше места.
Согласование по vias
Каждый via добавляет задержку (~20–30 ps типично). Согласовывайте число vias между дорожками пары или компенсируйте длиной.
Согласование переходов между слоями
Если дорожки переходят между слоями в разных местах, суммарная задержка отличается. По возможности согласовывайте точки перехода.
Размещение компонентов
Грамотное размещение уменьшает потребность в «дотягивании» длины. Старайтесь располагать концы диффпары на равных расстояниях; выравнивайте конечные точки multi‑lane.
Перевод ps в длину
Производственные факторы, влияющие на задержку
Дизайн задаёт номинальную задержку, а производство вносит вариации.
Вариации толщины диэлектрика
Толщина диэлектрика влияет на эффективный Dk. Допуск толщины ±10% может смещать задержку на сопоставимую величину.
Снижение: задавайте более жёсткий допуск толщины на критичных слоях; HILPCB предлагает контроль диэлектрика ±5%.
Вариации Dk
Даже в пределах одной партии Dk меняется:
- по площади панели
- от партии к партии
- из‑за содержания смолы в препреге
Снижение: выбирайте материалы с более жёстким допуском Dk и сообщайте производителю, что задержка критична.
Эффект fiber weave
Стеклоткань в FR‑4 имеет структуру «пучки стекла + каналы смолы». Дорожки, совпадающие с пучками, видят более высокий эффективный Dk, чем дорожки над смолой.
Снижение:
- поверните трассы относительно weave (20° или 45°)
- используйте spread glass или альтернативные weave‑паттерны
- задавайте weave‑mitigated материалы для критичных применений
Регистрация и совмещение слоёв
Misregistration может сместить дорожки относительно опорных плоскостей, меняя импеданс и задержку.
Возможности HILPCB: регистрация слоёв ±15–25 μm
Практические рекомендации
Рекомендации по управлению фазовой задержкой в HF‑дизайнах.
На этапе схемотехники
- заранее определите delay‑critical сети
- группируйте связанные сигналы (диффпары, byte‑lane)
- учитывайте распиновку компонентов для удобной трассировки
На этапе layout
- размещайте согласуемые компоненты на равных расстояниях
- ведите диффпары вместе, а не по отдельности
- согласовывайте точки переходов между слоями
- применяйте serpentine там, где возникает разница, а не «в конце дорожки»
- проверяйте согласование длины через DRC
Stackup‑соображения
- используйте один и тот же диэлектрик на delay‑critical слоях
- учитывайте асимметрию microstrip (часть поля в воздухе)
- задавайте допуск толщины диэлектрика для задач согласования задержек
Документация
- явно сообщайте производителю требования по задержке
- при необходимости задавайте абсолютную задержку (не только длину)
- указывайте требования по skew на критичных сетях
- фиксируйте требования к weave и допускам Dk
Верификация
- симулируйте тайминги до изготовления
- измеряйте TDR на купонах
- подтверждайте eye‑спецификации
Возможности HILPCB по фазовой задержке
HILPCB производит высокочастотные PCB с контролем задержки:
Контроль диэлектрика: допуск толщины ±5% на заданных слоях для стабильной задержки.
Регистрация: совмещение слоёв ±15–25 μm для симметрии диффпар.
Материалы: широкий выбор материалов со стабильным Dk, включая low‑Dk для более быстрого распространения.
Проверка skew: согласование задержек диффпар подтверждается TDR‑тестами с измерительной возможностью ±5 ps.
Опции fiber weave: доступны spread glass и альтернативные weave‑варианты для критичных проектов.
От прототипов до серийного производства HILPCB обеспечивает стабильные задержки для тайминг‑критичных применений.
Свяжитесь с HILPCB для дизайн‑ревью HF PCB и расчёта стоимости изготовления.