大家好，我是 HILPCB 叠层&材料学院的讲师。在日常工作中，我发现许多优秀的硬件工程师在原理图设计上游刃有余，但在将设计意图转化为物理 PCB 时，常常在叠层设计这一步遇到挑战。Dk/Df 值如何影响信号、CTI 指标为何关乎安规、2oz 铜厚是否会带来制造难题？
今天，我们就以一个经典的 8 layer stackup example 为核心，系统性地拆解从材料选型到制造交付的全过程。这不仅仅是一个 pcb stackup tutorial，更是帮助你和你的团队建立标准化、可量产叠层知识库的第一课。
叠层设计的起点：明确输入与期望输出
一个专业的叠层设计，绝不是随意堆砌信号层与电源层。它始于清晰的工程需求，终于一份精确的制造指导文件。
输入条件 (Inputs):
信号速率与类型 (Signal Integrity):
- 最高信号频率/数据速率是多少？(e.g., 10Gbps PCIe, 480Mbps USB 2.0)
- 需要控制哪些阻抗？(e.g., 50Ω 单端, 90/100Ω 差分)
- 关键信号的串扰和损耗预算是多少？
电流与功率 (Power Integrity):
- 最大工作电流是多少？哪些网络承载大电流？
- 电源平面的压降预算是多少？
- 这直接关系到
high current copper balancing和铜厚的选择。
热管理 (Thermal Management):
- 主要发热器件有哪些？功耗多大？
- 工作环境温度是多少？是否需要高 Tg 材料或金属基板？
安规与可靠性 (Compliance & Reliability):
- 产品应用场景是什么？(e.g., 工业、医疗、消费)
- CTI (相比漏电起痕指数) 等级有无特殊要求？
输出成果 (Outputs):
最终，你需要向 PCB 制造商提供一份包含以下信息的叠层结构图：
- 每一层的类型 (Signal, Plane, Solder Mask, etc.)
- 材料型号 (e.g., Shengyi S1000-2M)
- 铜箔厚度 (e.g., Hoz, 1oz, 2oz)
- 介质厚度 (芯板 Core 和半固化片 PP)
- 目标阻抗值及对应线宽/线距
- 总板厚及公差
材料参数速查：从 FR-4 到高速材料的取舍
选择合适的材料是叠层设计的第一步。不同的材料在电气性能、热性能和成本上差异巨大。下表对比了几种常用材料，帮助你快速定位。如需将层压板对应到其IPC规格表，请参阅我们的IPC-4101规范指南。
材料参数对照表
不同等级的 PCB 基材在关键性能指标上的差异，直接影响高速信号表现、热可靠性与制造成本。
| 材料等级 | 常用型号 | Dk (1GHz) | Df (1GHz) | Tg (°C) | CTI (V) | 玻纤类型 |
|---|---|---|---|---|---|---|
| 标准 FR-4 | S1141, IT-140 | ~4.2-4.7 | ~0.018-0.022 | 140-150 | ≥175 | 1080, 2116 |
| 中-Tg FR-4 | S1155, IT-158 | ~4.0-4.5 | ~0.015-0.018 | 150-160 | ≥175 | 1080, 2116 |
| 高-Tg FR-4 | S1000, IT-180A | ~3.8-4.3 | ~0.012-0.015 | ≥170 | ≥175 | 106, 1080 |
| 中损耗材料 | S1000-2M, FR408HR | ~3.6-3.8 | ~0.008-0.010 | 180-200 | ≥250 | 106, 1080 |
| 低损耗材料 | IT-968, Megtron 6 | ~3.2-3.5 | ~0.003-0.006 | 200-220 | ≥250 | 平整玻纤 |
讲师解读:
- Dk (介电常数): Dk 越低，信号传播速度越快，且在相同阻抗下可以实现更宽的线宽，有利于制造。Dk 3.66 的材料比 Dk 4.2 的材料性能更优。
- Df (损耗因子): Dk 决定速度，Df 决定信号衰减。对于超过 5Gbps 的高速信号，Df < 0.010 是一个推荐的起点。
- Tg (玻璃化转变温度): Tg 越高，板材在高温（如无铅焊接）下的形变越小，可靠性越高。170°C 以上的 Tg 通常被称为高 Tg 材料。
- CTI (相比漏电起痕指数): 衡量材料在潮湿和污染环境下抵抗漏电的能力。PLC 3 (175-250V) 是基础，PLC 1 (>400V) 或 PLC 0 (>600V) 在高压或安规要求严格的场合是必需的。
核心叠层范式：从 4 层到 8 层的演进
掌握了材料，我们来看看如何“搭建” PCB。叠层设计有几个黄金法则：信号层与参考平面相邻、电源层与地层耦合、对称结构防止翘曲。
范式一：基础的 four layer impedance control
这是最常见的带阻抗控制的四层板结构，适用于大多数 IoT 模块和简单的控制器。
- L1: Signal + Component
- L2: GND Plane
- L3: Power Plane
- L4: Signal
优点: 结构简单，成本低。L1/L4 的微带线和 L1/L4 到 L2/L3 的带状线都可以实现精确的阻抗控制。 缺点: 电源层与地层之间距离较远，平面电容小，高频去耦能力弱。EMI 屏蔽效果一般。
范式二：经典的 8 layer stackup example
这是性能、成本和层数之间的一个绝佳平衡点，广泛应用于计算机主板、高端路由器和复杂的工业控制板。
| 层号 | 类型 | 功能与设计要点 | 常用铜厚 |
|---|---|---|---|
| L1 | Signal | 顶层信号，放置主要器件。高速信号（如 USB, HDMI）走线。 | 1 oz |
| L2 | GND | 主参考平面。为 L1 提供低电感回流路径，屏蔽内部噪声。 | 1 oz |
| L3 | Signal | 内层信号，通常用于中低速信号或高速信号的带状线布线。 | 0.5 oz (Hoz) |
| L4 | Power | 主电源平面。与 L5 的 GND 平面形成紧密耦合，提供低阻抗电源分配。 | 1 oz |
| L5 | GND | 第二地平面。与 L4 形成平面电容，增强高频去耦。 | 1 oz |
| L6 | Signal | 内层信号，与 L3 对称，用于布线或次要电源分割。 | 0.5 oz (Hoz) |
| L7 | Power | 次要电源平面或电源分割。 | 1 oz |
| L8 | Signal | 底层信号，放置次要器件。 | 1 oz |
这个 8 layer stackup example 的精髓在于：
- 信号/参考交替: 每个信号层 (L1, L3, L6, L8) 都紧邻一个参考平面 (L2, L4, L5, L7)，保证了良好的信号回流路径。
- GND 屏蔽: L2 和 L5 两个地平面像“三明治”一样将核心的高速信号层 (L3) 和电源层 (L4) 包裹起来，提供了出色的 EMI 屏蔽。
- 电源/地耦合: L4 和 L5 紧密相邻，形成了一个巨大的平板电容，对整个系统的电源完整性 (PI) 至关重要。
- 对称性: 整个叠层在中心 (L4/L5之间) 是对称的，这有助于在压合和回流焊过程中控制翘曲。
信号、电源、铜厚的搭配原则
高速信号：一个 hdmi pcb stackup guide 的缩影
对于 HDMI 或 PCIe 这类高速差分信号，叠层设计需要关注：
- 参考平面连续性: 差分线下方必须有连续的参考平面，避免跨分割。
- 介质厚度: L1 到 L2 的介质厚度直接决定了微带线的线宽和阻抗。例如，使用 S1000-2M 材料，要实现 100Ω 差分阻抗，在 4mil (0.1mm) 介质厚度下，线宽/线距可能为 5mil/5mil。
- 玻纤效应: 对于 >10Gbps 的信号，标准玻纤布 (如 1080) 的编织效应会导致 Dk 不均匀，引起时序抖动。此时应选用更平整的玻纤布 (如 106, 1035) 或采用旋转布线策略。
大电流：high current copper balancing 的艺术
当电路中有几十安培的大电流时：
- 铜厚选择: 1 oz (35um) 铜是标准，但对于大电流路径，可能需要 2 oz (70um) 甚至 3 oz (105um) 的铜。
- 对称性是关键: 如果 L4 使用了 2 oz 铜，那么为了平衡压合应力，对称的 L5 最好也使用 2 oz 铜，即使它只是地平面。这种
high current copper balancing是防止板子在制造和组装过程中变成“薯片”的关键。 - 内电层散热: 内层的厚铜平面也是一个极佳的散热器，可以通过导热孔 (Thermal Vias) 将热量从器件传导至内层铜箔。
混压与特殊材料：超越标准 FR-4
有时，单一材料无法满足所有需求。例如，射频 (RF) 电路需要极低损耗的材料，而数字控制部分用标准 FR-4 即可。
- Rogers + FR-4 混压: 将昂贵的 Rogers 材料 (如 RO4350B, Dk=3.66) 放置在顶层用于 RF 线路，而其他层使用 FR-4，是平衡性能与成本的常用方案。这需要制造商具备精准的混压工艺控制能力。
- HDI (高密度互连): 当布线密度极高时，会引入 HDI 技术，使用激光钻孔的微盲埋孔 (Microvias)。这是一个复杂的
hdI stackup tutorial话题，其核心是“积层法”，即 1+N+1 或 2+N+2 结构，这需要与制造商进行深度沟通。 - MCPCB (金属基板): 对于大功率 LED 或电源模块，使用铝基板 (Aluminum Core) 可以提供无与伦比的散热性能。
制造影响：从设计图到实体板的“最后一公里”
你的叠层设计再完美，如果无法被稳定地制造出来，也是纸上谈兵。
制造工艺如何影响你的设计？
- 树脂流动 (Resin Flow): 在压合 (Press Cycle) 过程中，PP 片中的树脂在高温高压 (如 185°C) 下会融化并填充芯板铜箔的缝隙。这种流动会轻微改变最终的介质厚度，经验丰富的工厂会通过“树脂补偿”来预估并调整，确保阻抗精度。
- 翘曲控制: 除了对称叠层，铜箔在每一层的分布均匀性也至关重要。大面积铺铜与密集走线区域的巨大差异会导致应力不均，引发翘曲。
- 背钻 (Backdrilling): 对于 >10Gbps 的高速信号，过孔 (Via) 未使用的部分（stub）会像天线一样产生谐振，严重影响信号质量。背钻就是从 PCB 背面将这段多余的 stub 钻掉。一份好的 backdrill planning guide 应明确指出哪些网络、哪些过孔需要背钻，以及背钻的深度。
- 阻抗 Coupon: 我们会在生产大板的同块拼板边缘制作一条特殊的测试条 (Coupon)，它具有与你设计的关键阻抗线相同的结构。通过 TDR (时域反射仪) 测试 Coupon，我们可以验证实际生产出的阻抗是否在公差范围内 (通常是 ±10%)。
HILPCB 如何简化你的叠层设计？
理论知识固然重要，但高效的实践工具和专家支持能让你事半功倍。在 HILPCB，我们不仅仅是制造商，更是你的叠层设计伙伴。
HILPCB Stackup 快速认领服务
将繁琐的叠层规划交给我们，让你专注于核心电路设计。我们基于海量量产数据，为你提供最优的成本与性能平衡方案。
提交你的需求
通过我们的在线平台，提交你的层数、板厚、阻抗要求、信号速率和特殊材料需求。
专家方案匹配
我们的工程师会从 HILPCB 超过 200 种的在库材料中，为你匹配出 2-3 个兼顾性能、成本和交期的推荐叠层方案。
确认并导入设计
你将收到一份详细的叠层报告，包含所有材料、厚度、线宽参数。确认后，可直接用于你的 EDA 工具，并与我们的 CAM 系统无缝对接。
我们深知，对于许多团队而言，维护一个庞大且经过验证的材料库和叠层库是一项巨大的挑战。材料的最小起订量 (MOQ)、备料周期、不同供应商之间的微小差异，都可能给项目带来不确定性。
HILPCB 的 Stackup 认领服务，正是为了解决这一痛点。我们利用规模优势，储备了从标准 FR-4 到 Rogers、TACONIC 等各类常用及特种材料，确保你的设计总能找到最合适的、且立即可用的物理载体。我们的阻抗测试实验室，将为你的每一批次产品提供数据支撑。
准备好构建你的下一个高性能 PCB 了吗？
立即上传你的初步设计要求，让 HILPCB 的叠层专家为你免费提供一份可制造性分析和推荐叠层方案。
从理解 Dk/Df 的细微差别，到规划一个稳健的 8 layer stackup example，再到预见制造中的挑战，叠层设计是一门连接理论与实践的艺术。希望今天的课程能为你打开一扇窗，让你在未来的设计中更加自信。
结论
综上所述，本篇文章以8 layer stackup example为主线，讲解材料参数、叠层规划、阻抗/热/成本权衡以及制造注意事项，附对照表与案例，帮助团队建立标准叠层库，旨在帮助团队系统掌控设计、材料与测试环节的风险。只要依照文中的检查清单与工艺窗口执行，并让 HILPCB 的 DFM/DFA 团队及早参与，就能在保证质量和合规性的前提下，加速原型与量产交付。
需要制造与组装支持，可联系 HILPCB Turnkey Assembly 或 SMT Assembly 获取DFM/DFT建议。
常见问题
为什么 8 layer stackup example 对 PCB 团队很有参考价值？
一个典型的 8 层叠层示例，能够帮助团队把信号层、平面层和电源层按照更平衡的方式组织起来。它能把抽象的叠层理论转化为更容易落地、可制造的设计起点。
为什么 Dk、Df 和材料选择如此关键？
介电常数和损耗因子会直接影响阻抗、传播延迟和信号衰减。即使布线形式看起来正确，如果材料选错，高速性能仍然可能在实际制造和测试中失效。
为什么阻抗、热表现和成本必须一起权衡？
叠层设计很少只围绕单一目标展开。若只追求阻抗控制，可能会推高成本或削弱热管理表现，因此工程师必须在电气、结构和制造目标之间找到平衡点。
为什么叠层规划阶段就要尽早让 PCB 制造商参与？
尽早引入 DFM/DFA 视角，可以更早确认材料可得性、工艺窗口和真实公差能力。这样能减少反复改板的风险，也能让原型到量产的过渡更加顺畅。