fab drawing essentials：制造与测试 20 个常见问题

引言：Fab Drawing 为何是 PCB 生产的基石？

在复杂的 PCB 制造生态系统中，**Fab Drawing（制造图纸）**是唯一的“法律文件”和技术沟通的“单一事实来源”。一份详尽、准确的 Fab Drawing 是实现高良率、高可靠性产品的起点，也是整个 yield improvement roadmap（良率提升路线图） 的核心。然而，图纸中的任何疏忽、歧义或错误都可能在制造、组装和测试环节引发连锁反应，导致成本超支、项目延期甚至产品失效。

本文围绕 fab drawing essentials 这一核心，系统性地梳理了从制造到质量保证全流程中常见的 20 个问题。我们将深入探讨每个问题的症状、量化指标、根本原因，并提供可行的解决方案与预防措施，帮助您构建一份无懈可击的 Fab Drawing。

---

第一部分：制造环节常见问题 (Manufacturing FAQ)

制造环节的问题通常与物理和化学过程直接相关，而其根源往往能追溯到 Fab Drawing 中对材料、叠层和公差的定义。

1. 问题：PCB 为何在回流焊后发生严重翘曲 (Warpage)？

• 症状：板子在加热后出现弯曲或扭曲，导致元件贴装困难，BGA 焊接出现开路或短路。
• 量化指标：翘曲度 > 0.75% (IPC-A-610 Class 2/3 标准)。计算公式：(最大形变量 / PCB 对角线长度) × 100%。
• 根因：
  1. 叠层不对称：Fab Drawing 中定义的叠层结构（Stackup）铜箔分布不均，导致热膨胀系数 (CTE) 不匹配。
  2. 材料选择不当：未指定具有高 Tg (玻璃化转变温度) 值的板材，或混用不同 CTE 的材料。
  3. 大面积铜箔设计：设计中存在大面积铜箔，但未进行网格化处理，加剧了内应力。
• 解决方案：对已生产的板子进行烘烤和压平处理，但这只是补救措施，效果有限。
• 预防：
  • 在 Fab Drawing 的 stackup documentation guide 中，明确要求对称、均衡的叠层设计。
  • 标注所有芯板 (Core) 和半固化片 (PP) 的型号、厚度及供应商。
  • 要求对大于 500mm² 的铜面进行网格化处理，并在图纸附注中说明。

2. 问题：孔铜 (PTH) 厚度不足或出现孔内无铜 (Void)？

• 症状：过孔导通不良，电阻偏高，在热冲击或振动测试后出现开路。
• 量化指标：根据 IPC-6012 Class 2，平均孔铜厚度 < 20μm；Class 3 要求 < 25μm。孔内空洞 (Void) 超过 1 个或长度超过孔径的 5%。
• 根因：
  1. 图纸要求模糊：Fab Drawing 未明确指定孔铜厚度的等级（如 IPC Class 2/3）或具体数值。
  2. 高深宽比 (Aspect Ratio) 设计：深宽比 > 10:1 的孔，电镀难度大，图纸未对此类孔做特殊工艺说明。
  3. 钻孔质量差：钻孔后孔壁粗糙，有胶渣残留，影响铜沉积。
• 解决方案：对问题批次进行切片分析，确认孔铜厚度。若不达标，该批次只能报废。
• 预防：
  • 在 Fab Drawing 的钻孔表 (Drill Table) 和附注中，明确标注：“孔铜厚度需满足 IPC-6012 Class 3 要求，平均厚度 ≥ 25μm”。
  • 对深宽比 > 10:1 的孔，要求采用脉冲电镀等增强工艺。

3. 问题：阻焊膜 (Solder Mask) 桥脱落或精度不足？

• 症状：细间距元件（如 QFP, BGA）的焊盘之间阻焊桥脱落，导致焊接时产生锡桥短路。
• 量化指标：阻焊桥 (Solder Mask Dam) 宽度 < 75μm (3mil)，或在贴片、焊接过程中发生物理剥离。
• 根因：
  1. 阻焊开窗定义不当：Fab Drawing 中定义的阻焊开窗 (Solder Mask Opening) 相对于焊盘过大 (通常建议单边放大 2-3mil)。
  2. 未指定阻焊类型：未指定使用高精度 LDI (激光直接成像) 阻焊油墨，导致传统曝光工艺无法满足细间距要求。
• 解决方案：手动修复断裂的阻焊桥（成本高，可靠性低），或通过调整钢网开窗来减少锡膏量。
• 预防：
  • 在 Fab Drawing 中明确定义阻焊开窗规则，或直接提供精确的阻焊层 Gerber 文件。
  • 参考 soldermask exposure tutorial，在图纸附注中指定：“对于间距 ≤ 0.4mm 的元件，必须使用 LDI 工艺制作阻焊层”。

4. 问题：板面清洁度不达标，存在离子残留？

• 症状：在高温高湿环境下，板面出现漏电、电化学迁移 (ECM) 或树枝状结晶，导致电路失效。
• 量化指标：离子污染度测试 (Ion Chromatography) 结果 > 0.65 μg/cm² (NaCl 等效值)，不符合 IPC-J-STD-001 要求。
• 根因：Fab Drawing 未对清洁度等级做出要求，工厂仅按标准流程清洗，未针对特定区域（如 BGA 底部）进行强化处理。
• 解决方案：对成品板进行等离子清洗或超声波清洗。
• 预防：在 Fab Drawing 中明确标注：“成品板需满足 IPC-J-STD-001 Class 3 清洁度要求，并提供离子污染度测试报告”。

5. 问题：表面处理 (Surface Finish) 镀层厚度不均或有氧化？

• 症状：元件可焊性差，焊接强度低，金手指接触不良。ENIG (化学镍金) 工艺出现“黑盘”现象。
• 量化指标：ENIG 金层厚度 < 1.27μm (0.05mil) 或镍层厚度 < 2.54μm (0.1mil)。OSP 膜层在多次回流焊后失效。
• 根因：
  1. 图纸未指定标准：Fab Drawing 仅写了“ENIG”，但未指定厚度标准（如 IPC-4552）。
  2. 工艺选择不当：根据 surface finish selection tips，为高频或细间距应用选择了不合适的表面处理（如 HASL）。
• 解决方案：无法修复，只能报废。
• 预防：
  • 在 Fab Drawing 中明确表面处理类型及其标准，例如：“表面处理：ENIG，符合 IPC-4552A 标准，金厚 0.05-0.1μm，镍厚 3-6μm”。
  • 对金手指等关键区域，可单独指定更厚的镀金要求（硬金）。

6. 问题：背钻 (Back Drilling) 深度控制不准，残桩 (Stub) 过长？

• 症状：在高速信号传输中，信号完整性差，出现严重的反射和插入损耗。
• 量化指标：背钻后残桩长度 > 10mil，超出高速设计容忍范围。
• 根因：Fab Drawing 中对背钻的定义不清晰。
  1. 深度未定义：未明确是从顶层还是底层开始钻，以及钻到哪一层。
  2. 残桩公差模糊：未给出最大允许残桩长度。
• 解决方案：已生产的板子无法修复。
• 预防：
  • 在 Fab Drawing 中提供独立的背钻图层和钻孔表。
  • 明确标注每个背钻孔的“起始层”、“终止层”以及“最大残桩长度要求（如 Max Stub = 8mil）”。

---

第二部分：组装环节常见问题 (Assembly FAQ)

组装缺陷与焊盘设计、阻焊开窗、钢网设计密切相关，这些都应在 Fab Drawing 阶段进行规范。

7. 问题：SMT 后出现大量焊锡珠 (Solder Balls)？

• 症状：在片式元件（电容、电阻）周围散布着微小的锡珠，可能导致意外短路。
• 量化指标：在 6.5cm² 区域内，直径 > 0.13mm 的锡珠超过 5 颗 (IPC-A-610)。
• 根因：
  1. 阻焊开窗过大：导致锡膏在加热时流到阻焊膜上，形成锡珠。
  2. 钢网开孔不当：与 smt stencil design tutorial 的最佳实践相悖，钢网开孔尺寸或形状不合理。
  3. 板材受潮：Fab Drawing 未指定包装和储存要求。
• 解决方案：手动清除锡珠，并对板子进行清洗。
• 预防：
  • 在 Fab Drawing 中规定阻焊开窗遵循 NSMD (非阻焊限定) 或 SMD (阻焊限定) 设计，并给出精确的开窗尺寸公差。
  • 要求 PCB 供应商提供符合 MSL (湿敏等级) 要求的真空包装。

8. 问题：片式元件出现“立碑”现象 (Tombstoning)？

• 症状：0402、0201 等小型片式元件的一端翘起，像墓碑一样立在焊盘上。
• 量化指标：元件一端完全脱离焊盘。
• 根因：
  1. 焊盘设计不对称：Fab Drawing 中定义的两个焊盘尺寸不一，或连接的铜箔面积差异巨大，导致熔融锡膏的表面张力不平衡。
  2. 阻焊层污染焊盘：阻焊精度不足，部分覆盖了焊盘。
• 解决方案：对已贴装的元件进行返修。
• 预防：
  • 在 Fab Drawing 中引用内部或 IPC-7351 的标准焊盘设计库。
  • 明确要求焊盘上无任何阻焊残留，并定义阻焊与焊盘的最小间隙。

9. 问题：BGA/QFN 焊接后存在大量空洞 (Voids)？

• 症状：X-Ray 检测发现 BGA 焊球或 QFN 底部散热焊盘存在大量气泡，影响散热和长期可靠性。
• 量化指标：单个焊点空洞面积超过总面积的 25% (IPC-7095B)。
• 根因：
  1. Via-in-Pad 处理不当：盘中孔 (VIP) 设计未在 Fab Drawing 中指定填充和封盖要求，导致焊接时孔内气体逸出形成空洞。
  2. 钢网开窗设计：针对大面积散热焊盘，未采用“窗口”或“网格”状开窗，导致排气不畅。
• 解决方案：无法修复，只能更换元件，成本极高。
• 预防：
  • 在 Fab Drawing 中明确规定：“所有盘中孔必须使用导电/非导电树脂填充，并电镀封盖 (Capped)，表面平整度 < 1mil”。
  • 在组装说明中，参考 smt stencil design tutorial，建议对 QFN 散热焊盘采用田字格或点阵式钢网开窗。

10. 问题：BGA 出现头枕效应 (Head-in-Pillow, HIP)？

• 症状：BGA 焊球与焊盘看似接触，但并未完全熔合，形成一个脆弱的“枕头状”连接，在应力下极易失效。
• 量化指标：通过 3D X-Ray 或切片分析，发现焊球与焊膏界面存在明显分层。
• 根因：
  1. PCB 翘曲：见问题 1，翘曲导致 BGA 中心区域与 PCB 表面产生间隙。
  2. 焊盘表面处理不均：ENIG 镍层腐蚀或 OSP 膜氧化，导致可焊性下降。
• 解决方案：对 BGA 进行 Reballing (重新植球) 或更换。
• 预防：
  • 严格执行 Fab Drawing 中关于叠层对称性和材料选择的规定，从源头控制翘曲。
  • 在图纸中指定可靠的表面处理及其标准，并要求供应商提供出厂可焊性测试报告。

11. 问题：选择焊 (Selective Soldering) 后出现泪滴状焊点 (Teardrops) 或拉尖？

• 症状：对插件元件 (THT) 进行选择焊后，焊点不饱满，呈泪滴状或有尖锐的拉尖，不符合 IPC-A-610 标准。
• 量化指标：焊点未形成 > 270° 的良好润湿角，或存在明显的锡尖。
• 根因：
  1. 热设计不佳：插件孔直接连接到大面积接地层，散热过快，导致焊接时温度不足。
  2. 阻焊开窗过小：阻碍了焊料的正常流动和润湿。
• 解决方案：手动补焊，但外观和一致性差。
• 预防：
  • 在 Fab Drawing 阶段，要求对连接到大铜面的插件孔进行热焊盘 (Thermal Relief Pad) 设计。
  • 确保阻焊开窗比插件孔焊盘大，为焊料流动提供足够空间。

---

第三部分：测试环节常见问题 (Testing FAQ)

测试问题往往是制造和组装问题的最终体现，但有些问题可以直接通过优化 Fab Drawing 来避免。

12. 问题：ICT (在线测试) 探针接触不良，误判率高？

• 症状：ICT 测试报告大量误报开路 (Open)，经人工复测却发现是好的，严重影响测试效率。
• 量化指标：ICT 误判率 > 5%。
• 根因：
  1. 测试点设计不规范：Fab Drawing 未定义测试点 (Test Pad) 的最小尺寸、间距和形状。测试点过小、过于靠近元件或位于板边，导致探针无法稳定接触。
  2. 测试点表面处理：在 OSP 表面处理的板子上，多次接触后探针可能刺穿保护膜，导致后续接触不良。
• 解决方案：清洁探针，调整测试夹具，降低测试速度。
• 预防：
  • 在 Fab Drawing 中创建专门的测试点图层，并附注说明：“所有 ICT 测试点最小直径 ≥ 0.8mm，中心间距 ≥ 1.27mm，表面必须平整且无阻焊覆盖”。
  • 对于需要高密度测试的板子，建议在图纸中指定测试点采用镀金或镀锡处理，以增强耐用性。

13. 问题：FCT (功能测试) 脚本无法覆盖所有功能？

• 症状：产品通过了 FCT，但在客户端依然出现功能性故障，发现某些特定功能模块从未被有效测试。
• 量化指标：测试覆盖率 < 95%。
• 根因：Fab Drawing 中缺少必要的测试辅助信息。例如，未标注用于激活特定测试模式的跳线或接口。
• 解决方案：更新测试脚本和测试工装，对已出货产品进行召回或现场升级。
• 预防：
  • 在 Fab Drawing 的装配图 (Assembly Drawing) 中，清晰地标注出所有用于调试和测试的接口、跳线、开关的功能定义。
  • 附上一份“测试说明”，描述如何将产品置于不同的测试模式。

14. 问题：可靠性测试 (如热冲击) 判据不明确？

• 症状：产品在完成 500 次热循环 (-40°C to 125°C) 后，对于出现的微小裂纹或电阻值漂移，测试团队与设计团队就“通过”还是“失败”产生争议。
• 量化指标：缺乏明确的允收/拒收标准 (Accept/Reject Criteria)。
• 根因：Fab Drawing 未引用任何可靠性标准或定义具体的通过/失败指标。
• 解决方案：由质量、设计和客户共同协商，临时制定判据。
• 预防：
  • 在 Fab Drawing 的附注中，明确规定可靠性测试的条件和允收标准。例如：“需通过 1000 次 -40°C 至 125°C 热循环测试，测试后所有过孔电阻变化率 < 10%”。
  • 直接引用行业标准，如“所有可靠性要求需满足 IPC-TM-650 相关条款”。

15. 问题：Hipot (高压测试) 出现误判或击穿？

• 症状：在进行绝缘耐压测试时，设备报警，显示漏电流超标，但实际电路并未击穿。
• 量化指标：漏电流 > 10mA (典型值)，或在低于规定电压下发生电弧。
• 根因：
  1. 爬电距离不足：高压网络与低压网络之间的电气间隙 (Clearance) 和爬电距离 (Creepage) 在 Fab Drawing 中未被强调，仅依赖于 Gerber 文件的默认设置。
  2. 板材选择：未根据工作电压选择合适的 CTI (相对漏电起痕指数) 等级的板材。
• 解决方案：对报警点进行分析，确认是真击穿还是因潮气、污染物导致的表面电弧。
• 预防：
  • 在 Fab Drawing 中明确标注高压区域，并定义最小电气间隙和爬电距离要求，如“>3mm for 500V AC”。
  • 在材料清单中指定板材的 CTI 等级必须 ≥ 400V。

---

第四部分：质量保证环节常见问题 (Quality FAQ)

质量问题是系统性问题的体现，而 Fab Drawing 作为所有工作的起点，其完整性直接决定了质量体系的稳健性。

16. 问题：SPC (统计过程控制) 频繁触发警报？

• 症状：在钻孔、线路宽度、阻抗等关键工序，SPC 控制图频繁出现超出控制限 (UCL/LCL) 的点。
• 量化指标：Cpk (过程能力指数) < 1.33。
• 根因：
  1. 公差定义不合理：Fab Drawing 中给出的公差过于严格，超出了制程的自然能力范围。
  2. 关键尺寸未标注：图纸未识别出哪些是关键到质量 (CTQ) 的特性，导致工厂未能对其进行重点监控。
• 解决方案：分析失控点，确认是特殊原因还是普通原因，并采取相应措施。
• 预防：
  • 与 PCB 供应商协商，根据其 yield improvement roadmap 和设备能力，在 Fab Drawing 中设定合理且可制造的公差。
  • 使用符号 (如 [CTQ]) 明确标注出所有关键尺寸和特性，如阻抗线宽、BGA 焊盘直径等。

17. 问题：客户投诉后，8D 报告无法有效关闭？

• 症状：面对一个失效问题，质量团队无法快速定位根本原因，8D 报告在 D4 (根本原因分析) 环节卡住，无法制定有效的纠正措施。
• 量化指标：8D 报告关闭周期 > 30 天。
• 根因：Fab Drawing 信息不完整，导致无法追溯。例如，未指定板材的具体型号，当出现分层问题时，无法判断是材料问题还是工艺问题。
• 解决方案：进行大量的破坏性物理分析 (DPA)，如切片、SEM/EDX，试图反推问题原因。
• 预防：
  • Fab Drawing 必须包含完整的材料清单、叠层信息、表面处理标准和所有特殊工艺要求。
  • HILPCB 的自动化系统将您的 Fab Drawing 参数与生产数据（如压合温度曲线、电镀电流）一一对应，当问题发生时，我们的 8D 数据系统能快速关联设计要求与实际生产参数，精准定位根因。

18. 问题：产品出现质量问题，但追溯链条存在缺口？

• 症状：发现某批次产品存在缺陷，但无法精确锁定所有受影响的板子，也无法追溯到具体的生产班次或原材料批次。
• 量化指标：无法在 24 小时内提供从成品到原材料的完整双向追溯报告。
• 根因：Fab Drawing 未对追溯性标识做出明确要求。
  1. 无唯一序列号：未要求在每块 PCB 上丝印唯一的二维码或序列号。
  2. 标记格式不统一：未定义日期码 (Date Code)、UL 标记、料号的位置和格式。
• 解决方案：扩大召回范围，造成巨大浪费。
• 预防：
  • 在 Fab Drawing 中明确规定丝印层必须包含：料号、版本号、UL 标记、无铅符号、生产周期 (WW/YY 格式)。
  • 对于高可靠性产品，要求在指定位置丝印唯一的二维码，并规定其编码规则，以便于扫描追溯。

19. 问题：不同供应商生产的 PCB 一致性差？

• 症状：将同一套 Gerber 和 Fab Drawing 发给两家供应商，生产出的板子在颜色、阻抗、机械性能上存在显著差异。
• 量化指标：关键电性能参数（如 TDR 阻抗）批次间差异 > 10%。
• 根因：Fab Drawing 中存在“解释空间”。例如，只写了“FR-4”，但未指定是盛意的 S1141 还是联茂的 IT-180A；只要求了“绿色阻焊”，但未指定具体的色号。
• 解决方案：对不同批次的板子进行补充测试和筛选。
• 预防：
  • 在 Fab Drawing 的材料清单中，尽可能指定“制造商 + 型号”，或提供一个“认可供应商列表 (AVL)”。
  • 对阻焊油墨、丝印油墨等，提供潘通色卡号 (Pantone Color Code)。
  • 所有性能要求，如阻抗、Dk/Df，都应给出具体数值和公差，而非模糊的描述。

20. 问题：最终产品认证 (如 UL, CE) 失败？

• 症状：产品在送往认证机构测试时，因 PCB 的阻燃等级、电气间隙或材料不符合安规要求而被拒。
• 量化指标：认证失败，需要重新设计和送样。
• 根因：Fab Drawing 未包含安规相关的所有要求。
• 解决方案：修改设计，重新打样和测试，项目周期严重延迟。
• 预防：
  • 在 Fab Drawing 的首页显著位置，明确标注产品需要符合的认证标准，如“UL 94V-0”, “RoHS Compliant”。
  • 确保图纸中定义的板材、阻焊油墨等都符合 UL 黄卡认证。
  • 与 PCB 供应商确认，他们具备生产相应认证产品的资质，并要求在板上丝印 UL 标记和工厂代码。

---

附加内容

缺陷对策矩阵

下表总结了常见缺陷、相关工序、关键指标及纠正措施，是快速排查问题的实用工具。

缺陷 (Defect)	相关工序 (Process Step)	关键指标 (Key Metric)	纠正/预防措施 (Corrective/Preventive Action)
翘曲 (Warpage)	叠层设计、压合	翘曲度 < 0.75%	预防：在 Fab Drawing 中强制要求对称叠层和均衡布铜。
孔内无铜 (PTH Void)	电镀	平均孔铜厚度 > 25μm (Class 3)	预防：在图纸中明确 IPC 等级，对高深宽比孔提特殊工艺要求。
阻焊桥脱落	阻焊、曝光	阻焊桥最小宽度 > 75μm	预防：图纸指定 LDI 工艺，并精确定义阻焊开窗规则。
BGA 空洞 (Void)	SMT、回流焊	空洞率 < 25%	预防：图纸明确要求 Via-in-Pad 必须树脂填充并电镀封盖。
ICT 接触不良	测试	测试点直径 > 0.8mm	预防：图纸中包含独立的测试点图层和设计规范。
追溯中断	丝印、镭雕	唯一序列号可读性	预防：图纸强制要求在指定位置丝印唯一二维码，并定义格式。
阻抗超差	蚀刻、压合	阻抗公差 ±10%	预防：图纸中提供详细的叠层参数 (Dk, Df, 厚度) 和阻抗计算模型。
黑盘 (Black Pad)	化学镍金 (ENIG)	镍层磷含量 7-9%	预防：图纸中明确 ENIG 工艺需符合 IPC-4552A 标准，并要求提供 XRF 报告。

Fab Drawing 质量审核清单

在将您的设计文件发给制造商之前，请使用以下清单进行自检，确保所有 fab drawing essentials 都已覆盖。

#	审核项	状态 (Y/N)	备注
1	是否包含清晰的料号和版本号？
2	是否定义了 PCB 的外形尺寸和公差？
3	是否提供了详细的叠层结构图？		包括每层厚度、材料型号、铜厚
4	是否指定了所有板材的制造商和型号？		或提供了 AVL
5	是否明确了最终板厚和公差？
6	是否提供了完整的钻孔表？		包括孔径、公差、孔类型 (PTH/NPTH)
7	是否定义了孔铜厚度要求 (IPC 等级)？
8	是否对特殊孔（盲/埋孔、背钻）有详细说明？
9	是否定义了最小线宽/线距？
10	是否指定了阻焊膜的颜色、类型和厚度？		如 LPI、绿色、哑光
11	是否定义了阻焊开窗规则？
12	是否指定了丝印的颜色和最小字符高度？
13	是否明确了表面处理类型和相关标准？		如 ENIG per IPC-4552A
14	是否有阻抗控制要求？		若有，是否提供了阻抗值、公差和测试方法？
15	是否标注了所有 CTQ 尺寸和特性？
16	是否定义了翘曲度要求？
17	是否包含了所有必要的安规和环保标识？		UL, RoHS, CE 等
18	是否定义了追溯性标记（日期码、序列号）？
19	是否对 Via-in-Pad 提出了填充和封盖要求？
20	是否对金手指等特殊区域有额外要求？		如倒角、加厚镀金
21	是否定义了电气测试（飞针/测试架）的要求？		100% E-Test
22	是否提供了 ICT 测试点的设计规范？
23	是否有清洁度或离子污染度的要求？
24	是否指定了包装、运输和储存要求？		如 MSL 等级
25	所有附注是否清晰、无歧义，无过时信息？

---

结论

一份卓越的 Fab Drawing 远不止是 Gerber 文件的补充，它是设计意图的精确表达，是制造约束的清晰界定，也是质量承诺的有力保障。通过系统性地解决上述 20 个常见问题，并将 fab drawing essentials 的最佳实践融入您的设计流程，您不仅能显著提升产品良率和可靠性，更能与供应链伙伴建立高效、透明的合作关系。这正是构建一个成功 yield improvement roadmap 的基石。

需要制造与组装支持，可联系 HILPCB Turnkey Assembly 或 SMT Assembly 获取DFM/DFT建议。

Related links

• Turnkey Assembly
• SMT Assembly