设计用于高频应用的 PCB 需要从根本上改变传统的电路设计方法。当信号波长接近PCB特征的尺度时，每条走线都像传输线一样，每条过孔都会引入阻抗不连续性，电磁场主导电路行为。要实现可靠的性能，需要严格应用电磁理论、精确的阻抗控制以及对寄生效应的系统管理。

28 GHz 的 5G 网络、77 GHz 的汽车雷达和 100 GHz 以上的卫星通信等现代系统突破了 HF PCB 技术的极限。这些设计必须考虑趋肤效应、介电损耗、表面粗糙度和电磁耦合，这些现象在低频下可以忽略不计，但在微波和毫米波范围内至关重要。本指南提供了实用的工程原理和经过验证的技术，用于创建满足高级应用严格要求的高性能射频电路。

获取专业射频设计报价

高频PCB设计的基本概念

走线何时成为传输线？

当电长度超过信号波长的λ/10时，就会发生从集总元件到分布式行为的转变。这个临界阈值决定了输电线路设计何时成为强制性的。

PCB基板中的波长计算：

λ = c / (f × √εr)

哪里：

• c = 光速 (3×10⁸ m/s)
• f = 频率 (Hz)
• εr = 相对介电常数

对于FR4中的5 GHz信号(εr = 4.4)： λ = 3×10⁸ / (5×10⁹ × √4.4) = 28.6mm

临界长度 = λ/10 = 2.86mm

任何长度超过 2.86mm 的走线都需要 5 GHz 的传输线设计。

了解传播延迟和信号完整性

信号传播速度直接影响高频电路中的时序、相位关系和信号完整性：

传播延迟计算：

TPD = 85 × √εr PS/英寸

对于罗杰斯RO4003C (εr = 3.38)： TPD = 85 × √3.38 = 156 PS/英寸

这种传播延迟会影响：

• 高速数字系统中的时钟分配
• 差分对中的相位匹配
• 滤波器网络中的时延
• 天线阵列波束控制

上升时间和带宽关系：

上升时间和带宽之间的关系决定了频率内容：

BW = 0.35 / tr

35ps的上升时间信号包含高达10 GHz的频率分量，即使在"数字"设计中也需要仔细注意传输线效应。

输电线路设计与实施

微带设计优化

微带是射频 PCB 最常见的传输线结构，易于组件安装和测试。然而，要实现最佳性能，需要仔细考虑多个参数。

特性阻抗精度：

微带阻抗的准确计算必须考虑：

• 有效介电常数，包括空气接口
• 导体厚度对电流分布的影响
• 与频率相关的介电特性
• 制造公差叠加

对于RO4350B上的50Ω微带(h=0.508mm，εr=3.48)：

使用改进的惠勒方程： Z₀ = (87/√(εr+1.41)) × ln(5.98h/(0.8w+t))

计算宽度：w = 1.11mm 制造公差：±0.025mm 产生的阻抗范围：49.2Ω至50.8Ω

色散和频率效应：

由于电介质不均匀(基板下方，空气上方)，微带线表现出与频率相关的行为：

1 GHz 时：εeff = 2.65 10 GHz时：εeff = 2.71 30 GHz 时：εeff = 2.78

这种色散会导致：

• 与频率相关的阻抗变化
• 相位速度随频率变化
• 宽带应用中的脉冲失真

设计缓解策略包括使用薄基板(h < λ/20)来最大限度地减少色散，选择低Dk材料来降低基板-空气介电对比度，以及在受控环境中实施带有薄覆盖层的覆盖微带。

带状线实施可实现卓越的隔离

带状线配置将信号导体嵌入两个接地层之间，提供卓越的隔离和一致的阻抗。

高频设计优势：

• 完整的电磁屏蔽
• 无辐射损失
• 与频率无关的传播
• 电路之间的出色隔离

居中带状线的设计方程：

Z₀ = (60/√εr) × ln(4b/πw)

哪里：

• b = 接地层间距
• w = 走线宽度
• εr = dielectric constant

不对称带状线注意事项：

当走线偏离中心时：

Z₀ = Z₀(居中)× [1 - (2h₁-b)²/b²]

此偏移导致：

• Impedance reduction up to 15%
• 不连续处的模式转换
• 增加与相邻走线的耦合

用于毫米波应用的共面波导

共面波导 (CPW) 在 20 GHz 以上的频率下表现出色，为毫米波电路提供了独特的优势。

CPW Design Parameters:

特性阻抗取决于：

• 中心导体宽度(w)
• 对地间隙 (g)
• 基材厚度(h)
• Substrate dielectric constant (εr)

对于 0.254mm RO3003 上的 50Ω CPW (εr=3.0)：

• 宽 = 0.5 毫米
• 克 = 0.3 毫米
• 有效εr = 2.1(显着的空气贡献)

高频设计的好处：

• 易于安装分流组件
• 接地连接无过孔电感
• 比微带带更低的分散性
• 兼容倒装芯片安装

用于RF性能的层叠层架构

优化混合信号射频系统的叠层

现代射频系统结合了高频模拟、高速数字和电源电路，需要仔细的叠层规划：

6 层通用射频叠层：

图层	功能	材料	厚度
1	射频/组件	铜	0.5 盎司
1-2	电介质	RO4350B	0.254毫米
2	接地	铜	1 盎司
2-3	电介质	FR4	0.360毫米
3	电源/信号	铜	0.5 盎司
3-4	电介质	FR4 核心	0.710毫米
4	信号	铜	0.5 盎司
4-5	电介质	FR4	0.360毫米
5	接地	铜	1 盎司
5-6	电介质	RO4350B	0.254毫米
6	射频/数字	铜	0.5 盎司

此配置提供：

• 受控阻抗射频层 (1,6)
• 连续接地参考
• 射频和数字之间的 EMI 屏蔽
• 使用选择性高性能材料优化成本

接地层管理策略

正确的接地层实现对于射频性能至关重要，会影响返回路径、隔离和 EMI。

连续接地层与分段接地层：

连续地面优势：

• 最低阻抗返回路径
• 最大的屏蔽效果
• 可预测的阻抗控制
• 简化的设计流程

需要分段时：

• 射频和数字域之间的隔离
• 噪声敏感模拟电路
• 不同的接地电位要求

地平面穿孔效果：

热通孔的穿孔或减轻重量会影响射频性能：

对于 20% 的穿孔，在 2 毫米网格上有 1 毫米孔：

• 有效εr增加3-5%
• 阻抗增加 2-3%
• 屏蔽效果降低 10-15 dB

设计规则：使穿孔远离射频走线>5×走线宽度。

信号完整性优化技术

高频过孔设计和优化

过孔代表射频电路中必要的不连续性，需要仔细设计以尽量减少对信号完整性的影响。

通过阻抗建模：

过孔可以建模为串联电感和分流电容：

L = 5.08h[ln(4h/d) + 1] nH C = 1.41εrD₁h/(D₂-D₁) pF

哪里：

• h = 过孔高度 (mm)
• d = 钻头直径 (mm)
• D₁ = 焊盘直径 (mm)
• D₂ = 防垫直径 (mm)

20 GHz 优化示例：

标准通孔(0.2 毫米钻头，1.6 毫米板)：

• 升 = 1.2 nH
• C = 0.3 pF
• 谐振：8.4 GHz(20 GHz 时不可用)

优化过孔(0.2mm 钻头，反钻至 0.3mm)：

• 升 = 0.3 nH
• C = 0.1 pF
• 谐振：29 GHz(20 GHz 可接受)

控制电磁耦合

电路之间不必要的耦合限制了系统性能，需要系统方法来实现足够的隔离。

串扰机制和缓解：

耦合通过多种机制发生：

1. 电容耦合(电场):

   • 与 dV/dt 成正比
   • 在高阻抗下占主导地位
   • 通过接地屏蔽层缓解

2. 电感耦合(磁场):

   • 与 dI/dt 成正比
   • 在低阻抗下占主导地位
   • 通过磁屏蔽或正交布线缓解

隔离技术比较：

技术	隔离改进	频率范围	实施成本
3W 间距	10-15分贝	直流-10 GHz	低
守卫痕迹	15-20分贝	直流-20 GHz	中
通过击剑	20-30分贝	直流-40 GHz	中
腔体屏蔽	>40分贝	全部	高

射频应用中的差分信号

差分传输线为高频信号提供卓越的抗噪性和更低的 EMI。

边沿耦合差分对的设计注意事项：

100Ω差分阻抗的目标规格：

• 单端阻抗：每条走线55-60Ω
• 耦合系数：0.15-0.25(松耦合优选)
• 长度匹配：10 GHz 信号为 <0.1mm
• 间距变化：沿长度<10%

共模抑制：

实现 >40 dB 共模抑制需要：

• 具有匹配寄生效应的对称布线
• 平衡终端网络
• 需要的共模扼流圈
• 成对下的接地层连续性

射频系统的配电网络设计

脱钩策略实施

射频电路需要卓越的电源质量，噪声要求通常在整个工作带宽内<1mV RMS。

频率相关解耦网络：

正确设计的 PDN 使用适当的组件解决不同的频率范围：

DC 至 1 MHz:大容量存储

• 电容器：100μF-1000μF 电解/钽
• 位置：靠近电源入口
• 用途：负载瞬变的储能器

1 MHz 至 100 MHz:中频

• 电容器：0.1μF-10μF陶瓷
• 位置：全线分布
• 用途：本地储能

100 MHz 至 1 GHz:高频

• 电容器：10/100/0402 中的 0201nF-0201nF
• 位置：IC电源引脚2mm以内
• 用途：高频滤波

1 GHz 以上：超高频

• 解决方案：嵌入式电容或超低ESL
• 实现：电源/接地层对
• 目标阻抗：<0.1Ω

功率平面谐振管理

电源平面中的平行板谐振可以耦合整个电路板的噪声：

谐振频率计算：

fr = (c/2√εr) × √(m²/a² + n²/b²)

对于 εr=4.4 的 100mm × 80mm 板： 第一谐振 (m=1， n=0)：fr = 357 MHz

缓解策略：

1. 嵌入式电容：

   • 平面之间的薄电介质 (<0.1mm)
   • 电容达到 >1000pF/in²
   • 将谐振推高到工作频率以上

2. 有损材料：

   • 有损基板上的电源平面
   • 阻尼系数随频率增加
   • 降低共振的 Q 因子

3. 拼接分割：

   • 将大平面划分为较小的部分
   • 连接多个过孔和电容器
   • 增加最低谐振频率

EMI 控制和法规遵从性

边缘辐射抑制技术

PCB 边缘充当插槽天线，辐射可能导致 EMI 故障的电磁能。

量化边缘辐射：

来自电路板边缘的辐射功率： P = (120π × I² × L²)/λ²

哪里：

• I = 边缘电流 (A)
• L = 边缘长度 (m)
• λ = 波长 (m)

对于 1 GHz 沿 100mm 边缘的 1mA: P = 13.2 μW (-18.8 dBm)

这比 FCC B 类限制高出 20 dB！

行之有效的缓解方法：

通过围栏实施：

• 间距：最大 λ/20(10 GHz 时为 1.5mm)
• 连接：所有接地层
• 与边缘的距离：1-2mm
• 有效性：降低 20-30 dB

20-H 规则应用：

• 功率层退缩：20×介电厚度
• 减少边缘场
• 有效性：降低 10-15 dB
• 1 GHz 以下最有效

过滤和隔离策略

战略滤波可防止电路部分之间的噪声传播：

电力线的 Pi 滤波器实现：

100 MHz截止的元件选择：

• 串联电感器：100nH(铁氧体磁珠)
• 并联电容器：100nF ||100pF
• 插入损耗：200 MHz以上>40 dB
• 直流电阻：<0.1Ω

共模滤波：

对于具有共模噪声的差分信号：

• 共模扼流圈：100 MHz时为90Ω
• 差分阻抗：<1Ω
• 共模抑制：>30 dB
• 带宽：DC 至 2 GHz(典型值)

毫米波的先进设计技术

管理毫米波频率下的不连续性

在毫米波频率下，微小的不连续性会导致显着的反射和模式转换。

弯曲优化策略：

直角弯曲会产生电容不连续性。缓解选项：

1. 倒角弯曲(45°切割):

   • 倒角尺寸：0.5 ×走线宽度
   • 回波损耗改善：30 GHz 时 10 dB
   • 实施简单

2. 弯曲：

   • 半径：>3 ×走线宽度
   • 回波损耗：<-30 dB 至 40 GHz
   • 关键路径的最佳选择

3. 补偿弯曲：

   • 添加电感补偿
   • 需要自定义优化
   • 可能的最佳性能

T 型结补偿：

未补偿的T型结在毫米波频率下表现出2-3 dB的过剩损耗。

补偿技巧：

• 连接处插入：0.1-0.15 ×走线宽度
• 降低寄生电容
• 将匹配提高 15-20 dB

基板集成波导技术

SIW 使用标准 PCB 工艺提供 20 GHz 以上的低损耗传输：

设计参数：

对于 0.508mm RO3003 上的 28 GHz SIW:

• 宽度：4.2mm(TE₁₀模式)
• 过孔直径：0.3mm
• 过孔间距：0.6mm
• 插入损耗：0.05 dB/cm
• 隔离度：>60 dB

相对于微带的优势：

• 60 GHz 时损耗降低 50%
• 卓越的隔离性
• 无辐射
• 兼容标准多层PCB工艺

仿真和验证最佳实践

电磁仿真要求

准确预测高频行为需要通过适当的模型设置进行 3D 电磁仿真。

网格密度指南：

按频率划分的最低网格要求：

• 1-5 GHz:λ/20 最大单元尺寸
• 5-20 GHz:λ/30 最大单元尺寸
• 20-40 GHz:λ/40 最大单元尺寸

• 40 GHz:自适应网格划分必不可少

端口定义最佳实践：

正确的端口设置可确保准确的 S 参数提取：

• 端口尺寸：5-10×走线宽度+间距
• 参考平面：解嵌到测量点
• 端口阻抗：匹配测量系统
• 边界条件：吸收或周期性(视情况而定)

测量相关策略

实现仿真和测量之间的相关性需要系统的方法：

测试结构设计：

验证的基本测试结构：

1. 通线： 各种长度的损耗提取
2. 开放/短标准： 反射系数验证
3. 耦合线： 串扰验证
4. 谐振器： Dk/Df 提取
5. 阻抗标准： TDR 相关性

相关过程：

1. 测量实际 Dk/Df 的板材
2. 使用测量值更新模拟
3. 包括表面粗糙度模型
4. 考虑制造公差
5. 跨频率范围进行验证

典型相关目标：

• S₁₁ 幅度：±1 dB
• S₂₁ 震级：±0.5 dB
• 相位：±5°
• 阻抗：±2Ω

制造和测试设计

制造约束集成

成功的射频 PCB 设计需要了解并适应制造限制：

关键制造参数：

参数	标准能力	高端能力	对射频设计的影响
最小走线宽度	0.1 毫米(4 密耳)	0.05 毫米(2 密耳)	阻抗范围
最小过孔钻头	0.2 毫米(8 密耳)	0.1 毫米(4 密耳)	通过电感
注册	±0.075毫米	±0.025毫米	图层对齐
铜厚度	±10%	±5%	阻抗变化
蚀刻公差	±0.025毫米	±0.013毫米	频率响应

可测试性设计

在设计过程中加入测试功能可确保可制造性和性能验证：

射频测试点实施：

• 阻抗：匹配系统(典型值为 50Ω)
• 焊盘尺寸：与射频探头兼容
• 接地：信号 1 毫米以内
• 隔离度：与有源电路隔离 >40 dB

内置测试结构：

• 每层的 TDR 优惠券
• S参数测试车辆
• 隔离测试结构
• 过程监控电路

开始您的射频 PCB 设计项目

为什么选择HILPCB进行高频PCB设计

HILPCB 将深厚的射频工程专业知识与先进的制造能力相结合，提供卓越的高频 PCB 解决方案：

卓越设计：

• 全波 3D 电磁仿真功能
• 阻抗控制可达 ±3% 容差
• 射频性能的叠层优化
• 信号完整性和电源完整性分析

制造精度：

• PTFE/陶瓷材料的专用工艺
• 通过 100% 测试控制阻抗
• 先进的过孔技术，包括背钻
• IPC 3 级质量标准

全面支持：

• 设计审查和DFM优化
• 材料选择指导
• 从原型到生产扩展
• 完整的电气测试和验证