Eine 22-Lagen-Leiterplatte ist kein Standard-Multilayer mit lediglich mehr Kupferebenen. Dünne Dielektrika, viele Registrierungsebenen, lange Bohrungen, eng gekoppelte Impedanzlagen und eine hohe Zahl möglicher Fehlerstellen machen den Aufbau empfindlich gegenüber Materialschwankungen, Harzfluss, Lagenversatz und unvollständiger Durchkontaktierung.
Die Lagenzahl allein sagt jedoch weder etwas über die Zuverlässigkeitsklasse noch über das Einsatzgebiet aus. Eine 22-Lagen-PCB kann für Server, Messtechnik, Telekommunikation, Industrieelektronik, Medizintechnik oder Luftfahrt ausgelegt werden. Ob IPC Class 2, Class 3 oder eine zusätzliche Programmspezifikation gilt, entscheidet die vertragliche Produktanforderung – nicht die Zahl 22.
Dieser Leitfaden zeigt Entwicklern, Qualitätsverantwortlichen und Einkäufern, wie sie einen 22-Lagen-Aufbau begründen, Fertigungsrisiken vor dem Layout schließen, Angebote technisch vergleichen und die erforderlichen Nachweise in Zeichnung und Bestellung verankern.
Das Wichtigste in Kürze
- 22 Lagen sind sinnvoll, wenn Routingdichte, Referenzebenen, Stromversorgung und Isolation den zusätzlichen Aufbau tatsächlich benötigen.
- Ein fertigungsgerechter Stack-up entsteht gemeinsam mit dem vorgesehenen Leiterplattenwerk; eine universelle 22-Lagen-Vorlage gibt es nicht.
- Gesamtdicke, Endloch, Bohrtiefe und zulässiges Aspektverhältnis müssen zusammen betrachtet werden.
- Eine 22-Lagen-Leiterplatte benötigt nicht automatisch HDI oder mehrere Presszyklen. Diese Prozesse werden nur eingesetzt, wenn Via-Architektur und Entflechtung sie erfordern.
- High-Tg bedeutet nicht automatisch geringe Hochfrequenzverluste oder geringe Z-Achsen-Ausdehnung. Die Materialwahl erfolgt über das gesamte Eigenschaftsprofil.
- IPC-6012 Class 3 ist keine automatische Folge hoher Lagenzahl. Klasse, Ausgabe, Zusatzanforderungen und Abnahmekriterien müssen vertraglich festgelegt sein.
- AOI, elektrische Prüfung, Schliffbild, Impedanzcoupon und anwendungsbezogene Zuverlässigkeitsprüfungen decken unterschiedliche Risiken ab und ersetzen einander nicht.
- Ein vergleichbares Angebot benötigt vollständige Fertigungsdaten, Ziel-Stack-up, Bohrmatrix, Impedanzen, Materialanforderungen, Prüfumfang, Mengen und Freigaberegeln.
Inhaltsverzeichnis
- Einsatzgrenzen und Lagenzahl bestimmen
- Anforderungen vor dem Stack-up festlegen
- 22-Lagen-Stack-up entwickeln
- Basismaterial und Prepreg auswählen
- Dicke, Bohrtiefe und Aspektverhältnis beherrschen
- Vias, HDI und Backdrill planen
- Pressen, Harzfluss und Registrierung absichern
- Impedanz und Signalintegrität schützen
- Stromversorgung und Wärme berücksichtigen
- DFM-Daten für 22 Lagen vorbereiten
- IPC-Klasse und Verantwortlichkeiten festlegen
- Prüfplan und Coupons definieren
- Rückverfolgbarkeit und Serienänderungen steuern
- Kosten, Lieferzeit und Ausbeute optimieren
- Lieferanten für 22-Lagen-PCBs auswählen
- RFQ für eine 22-Lagen-Leiterplatte erstellen
- DFM- und Angebotsprüfung durch HILPCB
- Häufig gestellte Fragen
- Fazit
Wann ist eine 22-Lagen-Leiterplatte technisch sinnvoll?
Die richtige Lagenzahl folgt aus der elektrischen und mechanischen Architektur. „Mehr Lagen“ ist kein eigenständiges Qualitätsmerkmal. Zusätzliche Ebenen können Routing und Referenzführung verbessern, erhöhen aber Material-, Prozess- und Prüfaufwand.
Welche Designprobleme können 22 Lagen lösen?
Typische Treiber sind mehrere große BGAs, viele Hochgeschwindigkeitsschnittstellen, getrennte Referenzebenen, zahlreiche Versorgungsspannungen, dichte Steckverbinderfelder und ein begrenzter Leiterplattenumriss. Zusätzliche Lagen erlauben eine klarere Trennung von Signalgruppen, kurze Rückstrompfade und eine kontrolliertere Stromverteilung.
Wann reichen 18 oder 20 Lagen aus?
Wenn Signallagen nur schwach ausgelastet sind, Referenzebenen doppelt vorhanden sind oder ein BGA durch kleinere Via-Pads besser entflochten werden kann, kann ein Aufbau mit weniger Lagen genügen. Die Entscheidung sollte anhand von Routingauslastung, Rückstrompfaden, PDN-Zielen und Fertigungsreserve fallen, nicht anhand einer bevorzugten geraden Zahl.
Wann sind 24 oder mehr Lagen die bessere Wahl?
Werden bei 22 Lagen zu viele Signale auf ungünstige Referenzen gezwungen, Dielektrika unpraktisch dünn oder Versorgungsebenen stark zerschnitten, kann ein höherer Lagenaufbau robuster sein. Zwei zusätzliche Lagen können wirtschaftlicher sein als riskante Mikrostrukturen, wiederholte Layoutschleifen oder ein nicht beherrschbarer Impedanzaufbau.
Bedeutet eine hohe Lagenzahl automatisch hohe Zuverlässigkeit?
Nein. Zuverlässigkeit entsteht aus passenden Materialien, fertigungsgerechten Geometrien, kontrollierten Prozessen und nachgewiesener Qualität. Eine 22-Lagen-Leiterplatte kann trotz großer Lagenzahl ausfallen, wenn beispielsweise das Bohr-Aspektverhältnis, die Harzfüllung oder die Registrierung nicht zum Prozessfenster des Werks passt.
Welche Anforderungen müssen vor dem 22-Lagen-Stack-up feststehen?
Ein Stack-up kann nur dann sinnvoll optimiert werden, wenn seine elektrischen, thermischen, mechanischen und normativen Randbedingungen bekannt sind. Eine Gerberdatei ohne diese Angaben zwingt den Anbieter zu Annahmen, die Angebote schwer vergleichbar machen.
Welche elektrischen Daten werden benötigt?
- kontrollierte Impedanzen einschließlich Toleranz und Zielreferenz;
- Datenraten, Flankenzeiten und besonders verlustkritische Kanäle;
- Versorgungsspannungen, Ströme und zulässige Spannungsabfälle;
- Isolationsanforderungen zwischen relevanten Netzen;
- empfindliche Analog-, HF- und Taktnetze;
- Netze mit Backdrill-, Längen- oder Phasenanforderungen.
Welche mechanischen Daten beeinflussen den Aufbau?
Gesamtdicke, Dickentoleranz, Außenkontur, Ausschnitte, Press-fit-Zonen, Steckverbinder, Befestigung und zulässige Wölbung oder Verwindung wirken direkt auf Stack-up und Panelisierung. Auch Bauteilhöhen und Einpresskräfte können eine lokale Abstützung oder andere Materialdicken verlangen.
Welche Umgebungs- und Lebensdaueranforderungen zählen?
Temperaturbereich, Feuchte, Vibration, Reflowzyklen, Einsatzhöhe, Schadgas, Kühlung und erwartete Lebensdauer bestimmen Material- und Prüfbedarf. Eine Norm oder Branche darf nicht stellvertretend für reale Betriebsdaten verwendet werden.
Welche Mengen- und Freigabedaten braucht der Hersteller?
Prototypenmenge, Jahresbedarf, Losgröße, Zieltermin, Änderungsstand, Qualifikationsphase und erforderliche Erstmusterunterlagen gehören früh in die Anfrage. Ein Werk kann einen Prototyp technisch fertigen, ohne dass derselbe Prozess für die geplante Serie wirtschaftlich oder qualifiziert ist.
Wie wird ein fertigungsgerechter 22-Lagen-PCB-Stack-up aufgebaut?
Ein guter Aufbau verbindet Signalreferenzen, Versorgung, Kupferbalance, Materialverfügbarkeit, Enddicke und Pressprozess. Die endgültige Lagenfolge sollte vor dem kritischen Routing vom vorgesehenen Hersteller bestätigt werden.
Wie werden Signal-, Masse- und Versorgungslagen verteilt?
Jede kritische Signallage benötigt eine definierte, möglichst durchgehende Referenzebene. Versorgungslagen können gleichzeitig Teil des PDN sein, dürfen aber Rückstrompfade nicht unkontrolliert unterbrechen. Die Zahl der Signal-, Masse- und Versorgungslagen ist projektspezifisch; feste Verhältnisse wie „zwölf Signal- und zehn Versorgungslagen“ sind keine allgemeine Regel.
Warum ist ein symmetrischer Aufbau wichtig?
Ähnliche Kupferdicken, Dielektrika und Kupferverteilungen auf beiden Seiten der Stack-up-Mitte reduzieren ungleiche thermisch-mechanische Kräfte. Symmetrie verbessert die Ausgangslage gegen Wölbung und Verwindung, garantiert aber allein noch keine verzugsfreie Leiterplatte.
Wie werden dünne Dielektrika sinnvoll eingesetzt?
Dünne Abstände können enge Kopplung zur Referenzebene, kleinere Leiterbreiten und geringere Schleifeninduktivität ermöglichen. Gleichzeitig steigen Anforderungen an Materialtoleranz, Harzfüllung, CAF-Risiko, Spannungsfestigkeit und Registrierung. Der elektrische Nutzen muss gegen das reale Fertigungsfenster abgewogen werden.
Warum darf kein Tabellen-Stack-up ungeprüft übernommen werden?
Materialfamilie, Kupferprofil, verfügbare Kern- und Prepreg-Dicken, Pressverlust, Zielimpedanz und Bohrprozess unterscheiden sich zwischen Werken. Ein öffentliches Beispiel eignet sich zur Architekturplanung, nicht als freigegebene Fertigungszeichnung.
Welches Material eignet sich für eine 22-Lagen-Leiterplatte?
Die Materialauswahl darf nicht auf Tg oder einen Markennamen reduziert werden. Für einen dicken Multilayer zählen elektrische Verluste, Z-Achsen-Ausdehnung, thermische Zersetzung, Feuchteverhalten, Harzfluss, Kupferhaftung und Verfügbarkeit gemeinsam.
Wann ist High-Tg-FR-4 ausreichend?
High-Tg-FR-4 kann für viele Industrie-, Server- und Telekommunikationsanwendungen geeignet sein, wenn Reflowbelastung, Einsatztemperatur und Z-Achsen-Ausdehnung zum Aufbau passen. Ein hoher Tg-Wert beweist weder geringe Einfügedämpfung noch geringe Feuchteaufnahme oder hohe Wärmeleitfähigkeit.
Wann wird ein Low-Loss-Material benötigt?
Verlustarme Materialien werden aus Kanalbudget, Leitungslänge, Frequenzspektrum und zulässiger Einfügedämpfung abgeleitet. Relevant sind Dk und Df bei einer geeigneten Prüfmethode und Frequenz sowie Kupferrauheit, Glasgewebe und reale Leitergeometrie. Für kurze, unkritische Netze kann Standardmaterial auf denselben Boards ausreichend bleiben.
Wann ist ein Hybridaufbau sinnvoll?
Ein Hybrid aus FR-4 und HF-Material kann Kosten begrenzen, wenn nur bestimmte Lagen geringe Verluste benötigen. Vor Freigabe müssen Haftung, CTE, Pressfenster, Bohr- und Desmearprozess sowie Materialverfügbarkeit gemeinsam bewertet werden. Die Fertigung von Hochfrequenz-Leiterplatten ist deshalb eine Material- und Prozessfrage, nicht nur eine Dk-Auswahl.
Welche Daten gehören in eine Materialfreigabe?
Statt „FR-4 oder gleichwertig“ sollten erforderliche IPC-4101-Spezifikation, Tg, Td, Z-Achsen-CTE, T260/T288, Dk/Df-Prüfbasis, Feuchteverhalten, Entflammbarkeit und zugelassene Alternativen benannt werden. Für kritische Projekte wird jede Alternative vor Einsatz technisch freigegeben.
Wie werden Leiterplattendicke und Via-Aspektverhältnis bei 22 Lagen beherrscht?
Viele Fertigungsprobleme entstehen, wenn eine hohe Lagenzahl in eine zu geringe Gesamtdicke gezwungen wird oder kleine Endlöcher durch einen dicken Aufbau geführt werden. Das Aspektverhältnis ist deshalb eine frühe Stack-up-Eingabe.
Wie wird das Bohr-Aspektverhältnis berechnet?
Als Planungsgröße wird die relevante Bohrtiefe durch den Lochdurchmesser geteilt. Ob ein Werk den Werkzeugdurchmesser, den Endlochdurchmesser oder eine andere Bezugsgröße verwendet, muss in der DFM-Abstimmung geklärt werden. Für Sacklöcher zählt die tatsächliche Tiefe, nicht automatisch die gesamte Leiterplattendicke.
Warum gibt es keinen universellen Grenzwert?
Zulässige Verhältnisse hängen von Material, Dicke, Bohrwerkzeug, Desmear, Aktivierung, Galvanik, Lochkupferanforderung und Zuverlässigkeitsklasse ab. Ein Anbieter kann einen hohen Wert als Maximalfähigkeit nennen, ohne ihn für jede Lochgröße, jedes Material und jede Klasse freizugeben.
Welche Risiken entstehen bei tiefen kleinen Bohrungen?
Mögliche Risiken sind Harzverschmierung, unvollständige Aktivierung, ungleichmäßige Kupferabscheidung, eine dünne Kupferschicht in der Mitte der Lochhülse, Bohrwanderung und erhöhte thermomechanische Belastung. Ein Schliffbild muss deshalb die repräsentative Lochstruktur und den tatsächlichen Prozess abbilden.
Welche Alternativen reduzieren das Risiko?
Ein größeres Endloch, eine geringere Gesamtdicke, gestaffelte Sacklöcher, Buried Vias oder eine andere BGA-Entflechtung können helfen. Die wirtschaftlichste Lösung ist nicht immer HDI; oft reicht eine frühe Änderung von Padstack, Lagenzuordnung oder Steckerbelegung.
Welche Via-Architektur eignet sich für eine 22-Lagen-PCB?
Durchkontaktierte Vias, Sacklöcher, vergrabene Vias und Mikrovias lösen unterschiedliche Aufgaben. Ihre Kombination bestimmt Pressfolge, Kosten, Prüfzugang und Zuverlässigkeitsrisiko.
Wann genügen durchkontaktierte Vias?
Wenn BGA-Entflechtung, Routingdichte und Stub-Länge beherrschbar sind, ist ein durchkontaktierter Aufbau meist der einfachste und robusteste Weg. Er reduziert Presszyklen und erleichtert elektrische Prüfung sowie Schliffbildzuordnung.
Wann sind Blind und Buried Vias sinnvoll?
Sack- und vergrabene Vias schaffen Routingraum und verkürzen Übergänge, erhöhen aber die Prozesskomplexität. Buried Vias müssen vor dem finalen Pressen gebohrt und metallisiert werden. Ihre Lagepaare, Füllung und Prüfstrategie werden im Stack-up eindeutig dokumentiert.
Wann wird HDI benötigt?
HDI ist sinnvoll, wenn Fine-Pitch-BGAs oder hohe Anschlussdichte mit mechanisch gebohrten Strukturen nicht sicher entflochten werden können. Die HDI-Leiterplattenfertigung erfordert eine qualifizierte Mikroviastruktur; gestapelte Mikrovias und kupfergefüllte Via-in-Pad-Aufbauten benötigen besondere Zuverlässigkeitsnachweise.
Wann ist Backdrill erforderlich?
Backdrill wird aus Via-Stub, Kanalmodell, Datenrate, Materialverlusten und Linkbudget abgeleitet. Eine feste Schwelle in GHz oder Gbit/s ist nicht belastbar. Reststub, Tiefentoleranz, Antipad und Abstand zu benachbartem Kupfer werden mit dem Hersteller abgestimmt.
Wie werden Presszyklen, Harzfluss und Lagenregistrierung kontrolliert?
Bei 22 Lagen addieren sich Material- und Prozessschwankungen. Die Pressstrategie muss ausreichend Harz für Leiterstrukturen bereitstellen, die Zieldicke einhalten und die Registrierung aller Innenlagen schützen.
Benötigt jede 22-Lagen-Leiterplatte mehrere Presszyklen?
Nein. Ein konventioneller 22-Lagen-Aufbau mit Durchgangsbohrungen kann je nach Werk und Material in einem Hauptpresszyklus gefertigt werden. Mehrfachpressungen entstehen vor allem durch Buried Vias, HDI-Aufbaulagen oder andere sequentielle Strukturen und sollten nicht allein aus der Lagenzahl abgeleitet werden.
Wie wird der Harzbedarf bewertet?
Kupferdicke, lokale Kupferverteilung, Leiterhöhe, Glasgewebe und Prepreg-Harzgehalt bestimmen, ob Zwischenräume vollständig gefüllt werden. Offene und sehr kupferreiche Bereiche auf gegenüberliegenden Lagen können unterschiedlich pressen. Deshalb prüft der Hersteller die reale Kupferverteilung, nicht nur den globalen Flächenanteil.
Was beeinflusst die Lagenregistrierung?
Materialbewegung beim Ätzen und Pressen, Werkzeugkonzept, Panelgröße, Lagenbild, Kupferbalance und Pressfolge wirken zusammen. Der DFM-Bericht sollte zeigen, ob Pad- und Antipad-Geometrien genügend Prozessreserve für die vereinbarte Ringbreite und Bohrlage besitzen.
Wie wird die resultierende Dicke bestätigt?
Die Enddicke ergibt sich aus Kernen, Prepregs, Kupfer und Presszustand. Nominelle Katalogwerte dürfen nicht einfach addiert werden. Der freigegebene Stack-up enthält Sollwerte und Toleranzen für Gesamtdicke sowie relevante Dielektrika nach dem Pressen.
Wie bleiben Impedanz und Signalintegrität auf 22 Lagen stabil?
Mehr Lagen schaffen zusätzliche Referenzmöglichkeiten, erhöhen aber auch die Zahl möglicher Übergänge. Gute Signalintegrität entsteht aus kontrollierter Geometrie, kontinuierlichen Rückstrompfaden und einem korrelierten Materialmodell.
Welche Daten braucht die Impedanzberechnung?
Erforderlich sind freigegebene Dielektrikumsdicken, Kupferdicke und -profil, Dk-Prüfbasis, Leiterbreite, Abstand, Referenzlage, Lötstoppmaskeneinfluss und Toleranz. Der Hersteller passt die Geometrie an seinen Prozess an und dokumentiert die Fertigungswerte.
Wie werden Rückstrompfade geplant?
Kritische Signale werden nicht über Ebenenspalte oder ohne nahen Referenzübergang geführt. Beim Lagenwechsel erhalten sie einen geeigneten Rückstrompfad. Versorgungslagen, Kupferaussparungen und Antipads werden im Zusammenhang betrachtet, weil sie lokale Referenzunterbrechungen erzeugen können.
Wann sind Impedanzcoupons sinnvoll?
Coupons überwachen repräsentative Geometrien und den Fertigungsprozess. Sie müssen hinsichtlich Lagenpaar, Kupfer, Dielektrikum und Prozessposition zur Leiterplatte passen. Ein Coupon kann die Baugruppe nicht vollständig ersetzen, wenn reale Leitungen stark von der Coupongeometrie abweichen.
Wie werden verlustkritische Kanäle freigegeben?
Für lange oder schnelle Verbindungen werden Einfüge- und Rückflussdämpfung, Via-Übergänge, Steckverbinder und Materialverluste gemeinsam modelliert. Die Entwicklung von Hochgeschwindigkeits-Leiterplatten sollte deshalb mit dem freigegebenen Fertigungs-Stack-up arbeiten, nicht mit einem frühen Sollaufbau.
Wie werden Stromversorgung und Wärme in einem 22-Lagen-Aufbau ausgelegt?
Zusätzliche Kupferlagen können Strom verteilen und Wärme seitlich spreizen. Ohne definierte Übergänge und Kühlpfade können sie jedoch Hotspots, hohe Via-Ströme oder unnötig starke Kupferasymmetrie erzeugen.
Wie werden Versorgungslagen dimensioniert?
Strom, Spannungsabfall, Kupferquerschnitt, Engstellen, Viafelder und Temperaturanstieg werden über den vollständigen Pfad bewertet. Schmale Halsstellen an Pads oder Steckverbindern können kritischer sein als die große Ebene.
Wann ist Dickkupfer sinnvoll?
Die Dickkupfer-Leiterplatte kann für hohe Ströme oder robuste Leistungsknoten geeignet sein. Dickes Kupfer verändert jedoch Ätzgeometrie, Harzbedarf, Pressdicke und Kupferbalance. Es sollte nicht pauschal auf einzelne Innenlagen gelegt werden, ohne den gesamten Aufbau neu zu prüfen.
Wie wird Wärme aus Bauteilen abgeführt?
Thermische Vias, Kupferflächen, Kühlkörper, Wärmeleitmaterialien, Gehäuse und Luftströmung bilden einen gemeinsamen Wärmeweg. Innere Kupferlagen verteilen Wärme lateral, ersetzen aber keinen definierten Pfad zur Umgebung.
Welche Nachweise braucht die thermische Freigabe?
Berechnung oder Simulation werden mit Messungen am bestückten Prototyp korreliert. Temperaturfühler oder kalibrierte Thermografie erfassen reale Hotspots. Prüfstrom, Umgebung, Einbaulage und Kühlung müssen dokumentiert sein.
Welche DFM-Daten benötigt ein Hersteller für eine 22-Lagen-Leiterplatte?
Die DFM-Prüfung muss den vollständigen Aufbau abdecken. Einzelne Mindestwerte aus einer Fertigungsgrenzentabelle reichen nicht, weil die Kombination aus Lagenzahl, Material, Dicke, Lochgrößen und Toleranzen entscheidend ist.
Welche Fertigungsdateien sind erforderlich?
- Gerber X2, ODB++ oder ein abgestimmtes natives Datenformat;
- NC-Drill getrennt nach PTH, NPTH, Blind, Buried und Backdrill;
- eindeutige Lagenreihenfolge und Stack-up-Zeichnung;
- IPC-356-Netzliste, sofern verfügbar;
- Leiterplattenzeichnung mit Maßen, Toleranzen und Oberflächenangabe;
- Impedanztabelle mit Netzklasse, Lagenpaar, Zielwert und Toleranz;
- Bohr- und Via-Matrix einschließlich Füll- und Abdeckanforderung.
Welche Geometrien verdienen besondere Aufmerksamkeit?
Kleine Ringbreiten, tiefe Bohrungen, knappe Antipads, Via-in-Pad, Press-fit-Bohrungen, Kupfer an Fräskanten, lange Schlitze und stark ungleich verteiltes Kupfer sind typische Risikozonen. Auch die Kombination mehrerer jeweils zulässiger Grenzwerte kann unzulässig sein.
Was sollte vor dem Layout-Freeze bestätigt werden?
Materialfamilie, Kern- und Prepreg-Auswahl, Endkupfer, Enddicke, Impedanzgeometrien, Via-Architektur, Pressfolge, Bohr-Aspektverhältnisse, Backdrill und Couponkonzept sollten freigegeben sein. Späte Änderungen daran können ein vollständiges Re-Routing auslösen.
Welche DFM-Ausgabe ist für die Freigabe nützlich?
Ein belastbarer Bericht trennt Muss-Änderungen, Fertigungsrisiken, empfohlene Optimierungen und Kostenoptionen. Jede Abweichung sollte eine konkrete Datenstelle, technische Begründung und vorgeschlagene Lösung enthalten.
Welche IPC-Klasse gilt für eine 22-Lagen-Leiterplatte?
Die Klasse folgt der Produktfunktion und dem Vertrag. Hohe Lagenzahl, Medizintechnik, Luftfahrt oder Serveranwendung allein legen keine IPC-Klasse fest. Zusätzliche Branchen- oder Kundenanforderungen können über die Basisnorm hinausgehen.
Was regelt IPC-6012?
IPC-6012 beschreibt Qualifikations- und Leistungsanforderungen für starre Leiterplatten. In Bestellung und Zeichnung werden die vertraglich gültige Ausgabe, Leistungsklasse und projektspezifische Abweichungen genannt. Einzelne Tabellenwerte sollten nicht aus einer anderen Ausgabe oder Klasse übernommen werden.
Welche Rolle spielt IPC-A-600?
IPC-A-600 stellt visuelle Darstellungen von Abnahmekriterien für Leiterplatten bereit und wird zusammen mit der Leistungsspezifikation verwendet. Sie ersetzt weder die Produktzeichnung noch eine eindeutige Klasse und Prüfstichprobe.
Welche weiteren IPC-Dokumente können relevant sein?
IPC-2221 und IPC-2222 unterstützen den allgemeinen und starren Leiterplattenentwurf, IPC-4101 die Materialbasis und IPC-9252 die elektrische Prüfung unbestückter Leiterplatten. Für HDI können IPC-2226 und IPC-6016 relevant sein. Entscheidend sind Anwendungsbereich, vereinbarte Ausgabe und Vertrag.
Wann gelten AS9102, ISO 13485 oder MIL-Anforderungen?
AS9102 beschreibt eine Erstmusterprüfung für Luft- und Raumfahrtprogramme, ISO 13485 ein Qualitätsmanagementsystem für Medizinprodukte und MIL-Spezifikationen vertragliche Programmanforderungen. Keine dieser Bezeichnungen darf ohne konkreten Auftrags- und Zertifizierungskontext als allgemeine 22-Lagen-Eigenschaft beworben werden.
Welche Prüfungen braucht eine 22-Lagen-PCB vor der Serienfreigabe?
Der Prüfplan wird aus Fehlermechanismen und Vertragsanforderungen aufgebaut. Jede Methode beantwortet eine andere Frage: AOI findet Bildfehler, die elektrische Prüfung Netzfehler, der Schliffbildbefund Prozessmerkmale und der Systemtest die Funktion im realen Einsatz.
Welche Prüfungen gehören typischerweise zur Fertigung?
- AOI der Innen- und Außenlagen;
- elektrische Prüfung auf Unterbrechung und Kurzschluss;
- Maß-, Dicken- sowie Wölbungs- und Verwindungsprüfung;
- Schliffbild für Lochkupfer, Registrierung und Laminierqualität;
- TDR-Messung bei kontrollierter Impedanz;
- Oberflächen- und Lötbarkeitsprüfung nach vereinbartem Umfang.
Was zeigt ein Schliffbild?
Ein repräsentativer Mikroschliff kann Lochkupfer, Barrel-Geometrie, Ringbreite, Harzverschmierung, Rückätzung, Registrierung, Dielektrikumsdicke und Laminierfehler sichtbar machen. Die Position und Couponstruktur müssen zur risikorelevanten Bohrung und zum realen Aufbau passen.
Wann sind IST oder Temperaturwechsel sinnvoll?
Interconnect Stress Testing oder Temperaturwechsel werden eingesetzt, wenn Via-Zuverlässigkeit, Materialverbund oder Lebensdauer dies erfordern. Zyklen, Temperaturprofil, Widerstandskriterium und Stichprobe sind projektspezifisch. Die Prüfung ist nicht automatisch allein wegen 22 Lagen vorgeschrieben.
Wie wird die Erstmusterprüfung festgelegt?
Die FAI dokumentiert die in Zeichnung und Vertrag genannten Merkmale. Umfang, Formular, Messmittel, Couponberichte, Materialnachweise und Freigabeberechtigung werden vor Fertigungsbeginn vereinbart. Eine interne Lieferanten-FAI ist nicht automatisch gleichbedeutend mit AS9102.
Wie werden Rückverfolgbarkeit und Änderungen in der Serie gesteuert?
Bei komplexen Multilayern können Material- oder Prozessänderungen elektrische und mechanische Eigenschaften verändern. Deshalb muss klar sein, welche Daten je Los dokumentiert und welche Änderungen vorab genehmigt werden.
Welche Losdaten sind sinnvoll?
Je nach Vertrag können Materialhersteller und Charge, Prepreg-Identität, Kupferfolie, Fertigungsstandort, Prozesslos, Prüfberichte und Freigabestatus dokumentiert werden. Der Umfang richtet sich nach Risiko und Produktanforderung, nicht nach einer pauschalen Marketingformel „vollständig rückverfolgbar“.
Welche Änderungen benötigen Kundenfreigabe?
Materialersatz, Stack-up-Änderung, anderes Fertigungswerk, veränderte Viafüllung, neue Pressfolge oder eine wesentliche Änderung von Bohr- und Galvanikprozess können freigabepflichtig sein. Die Änderungsmatrix wird in Qualitätsvereinbarung oder Bestellung festgelegt.
Wie bleibt die Serienfertigung mit dem Prototyp vergleichbar?
Prototyp und Serie sollten denselben freigegebenen Material- und Prozessweg verwenden, soweit dies vertraglich gefordert ist. Abweichungen werden sichtbar gemacht. Referenzcoupon, Stack-up-Revision und Prüfplan erhalten eine eindeutige Versionsführung.
Was beeinflusst Kosten und Lieferzeit einer 22-Lagen-Leiterplatte?
Der Preis entsteht nicht nur aus der Zahl der Kupferlagen. Panelnutzung, Material, Presszyklen, Bohrprogramme, Impedanzgruppen, Prüfungen und Ausbeuterisiko können einen größeren Einfluss haben.
Welche Merkmale treiben die Fertigungskosten?
Sondermaterialien, viele Materialtypen, sequentielle Pressungen, kleine mechanische Bohrungen, gestapelte Mikrovias, kupfergefülltes Via-in-Pad, tiefer Backdrill, enge Toleranzen, Dickkupfer und umfangreiche Coupons erhöhen Aufwand und Risiko.
Wie lässt sich der Stack-up wirtschaftlich vereinfachen?
Weniger Materialfamilien, wiederverwendete Impedanzgeometrien, symmetrische Kupferdicken, größere Endlöcher und reduzierte Presszyklen helfen. Auch das Entfernen unnötiger Toleranzen oder Impedanzklassen kann mehr sparen als die Reduktion um zwei Lagen.
Warum beeinflusst die Panelnutzung den Stückpreis stark?
Leiterplattenformat, Randabstand, Couponbedarf, Werkzeugleisten und zulässige Orientierung bestimmen die Anzahl der Nutzen pro Panel. Eine kleine Maßänderung kann die Ausbeute verbessern; bei ungünstiger Geometrie kann sie sie verschlechtern. Panelvorschläge sollten deshalb technisch geprüft werden.
Welche Informationen verbessern die Lieferzeitprognose?
Freigegebene Materialien, vollständige Daten, geschlossene DFM-Punkte, definierter Prüfumfang und realistische Mengen reduzieren Wartezeiten. Seltene Laminate oder eine ungeklärte HDI-Struktur können die Beschaffung länger verzögern als die eigentliche Produktion.
Wie wählt man einen Hersteller für 22-Lagen-Leiterplatten aus?
Eine Angabe wie „bis 40 Lagen“ beweist nur eine maximale Reichweite. Für die Projektauswahl zählt, ob das Werk die konkrete Kombination aus Material, Dicke, Lochgrößen, Impedanz, Pressfolge und Prüfumfang reproduzierbar beherrscht.
Welche technischen Fragen sollte der Einkauf stellen?
- Ist der konkrete Aufbau bereits im Werkprozess freigegeben?
- Welche Endloch- und Aspektverhältnisgrenzen gelten für Material und Klasse?
- Wie werden Harzfüllung und Registrierung bewertet?
- Welche Impedanz-, Schliffbild- und Zuverlässigkeitscoupons sind verfügbar?
- Welche Schritte werden intern gefertigt und welche ausgelagert?
- Welche Material- oder Standortänderungen werden vorab gemeldet?
Welche Nachweise sind aussagekräftiger als eine Fertigungsgrenzentabelle?
Ein auftragsbezogener DFM-Bericht, ein freigegebener Stack-up, anonymisierte Musterberichte, definierte Messmethoden und klare Akzeptanzkriterien zeigen mehr als ein isolierter Maximalwert. Bei kritischen Projekten ist ein Prototypenlos mit repräsentativen Coupons sinnvoll.
Wie werden Qualitätssystem und Produktspezifikation getrennt?
ISO 9001, IATF 16949, AS9100 oder ISO 13485 beschreiben Managementsysteme und Anwendungsbereiche. Sie bestätigen nicht automatisch, dass jede gelieferte Leiterplatte die gewünschte IPC-Klasse oder Produktnorm erfüllt. Diese Eigenschaften müssen im Auftrag spezifiziert und geprüft werden.
Welche Lieferantenantwort ist ein Warnsignal?
Ungeprüfte Sofortzusagen zu jeder Materialalternative, jedem Aspektverhältnis oder jeder Toleranz sind riskant. Ein qualifizierter Anbieter benennt offene Punkte, fordert fehlende Last- und Prüfdaten an und grenzt Prototypenfähigkeit von stabiler Serienfähigkeit ab.
Welche Angaben gehören in eine RFQ für eine 22-Lagen-Leiterplatte?
Eine vollständige RFQ macht Angebote technisch vergleichbar und verhindert, dass ein niedriger Preis auf abweichenden Materialien, reduzierten Prüfungen oder nicht berücksichtigten Sonderprozessen beruht.
Welche technischen Unterlagen müssen beigefügt werden?
Fertigungsdaten, Bohrdateien, Netzliste, Zeichnung, Lagenreihenfolge, Ziel-Stack-up, Materialanforderungen, Impedanztabelle, Bohrmatrix, Oberflächenfinish und Kennzeichnung kritischer Netze bilden das Kernpaket.
Welche Qualitätsanforderungen müssen eindeutig sein?
IPC-Spezifikation, Ausgabe, Klasse, Abnahmestichprobe, elektrische Prüfung, Impedanzbericht, Schliffbildumfang, Materialnachweise, FAI, Rückverfolgbarkeit und Änderungsfreigabe werden einzeln benannt. „Hochzuverlässigkeit“ allein ist nicht prüfbar.
Welche kaufmännischen Daten fehlen häufig?
Prototypen- und Serienmengen, Jahresbedarf, Losabrufe, Zieltermine, Incoterms, Verpackung, zulässige Überlieferung und gewünschte Angebotsalternativen beeinflussen Preis und Beschaffung. Der Anbieter sollte einmalige Werkzeug- oder Qualifikationskosten getrennt ausweisen.
Was sollte vor Auftragserteilung schriftlich bestätigt sein?
Freigegebener Stack-up, Materialidentität, Endkupfer, Enddicke, Via- und Bohrprozess, Presszyklen, Impedanzstrategie, Prüfplan, Abweichungen, Lieferzeitbasis und Änderungsregeln müssen übereinstimmen. Offene technische Annahmen gehören nicht in die Serienbestellung.
Wie unterstützt HILPCB die DFM- und Angebotsprüfung für 22-Lagen-PCBs?
Senden Sie HILPCB die vollständigen Fertigungsdaten, den Ziel-Stack-up, die Material- und Impedanzanforderungen, die Bohrmatrix, den gewünschten Prüfumfang sowie Prototypen- und Serienmengen. Für Hochgeschwindigkeits-, HDI- oder Dickkupferbereiche sollten zusätzlich kritische Netze und technische Zielgrößen gekennzeichnet sein.
Eine auftragsbezogene Prüfung kann folgende Ergebnisse liefern:
- Rückmeldung zu Lagenfolge, Materialverfügbarkeit und Pressaufbau;
- Prüfung von Enddicke, Kupferbalance und Harzfüllrisiken;
- Bewertung von Lochgrößen, Bohrtiefen, Aspektverhältnissen und Via-Strukturen;
- abgestimmte Impedanzgeometrien und Couponvorschläge;
- Kennzeichnung von Grenzmerkmalen, Alternativen und Kostentreibern;
- Vorschlag für elektrische Prüfung, Schliffbilder und weitere vereinbarte Nachweise.
HILPCB kann die Fertigbarkeit anhand der übergebenen Daten bewerten und einen Herstellungs- und Prüfweg anbieten. Produktfunktion, Lastfälle, Systemkühlung, Endproduktnormen und die Freigabe im montierten Gerät verbleiben beim Auftraggeber und seinen zuständigen Prüfstellen. Reichen Sie das vollständige Paket über die Angebotsanfrage für Leiterplatten ein.
Häufig gestellte Fragen zur 22-Lagen-Leiterplatte
Was ist eine 22-Lagen-Leiterplatte?
Eine 22-Lagen-Leiterplatte besitzt 22 leitfähige Kupferlagen, die durch dielektrische Materialien getrennt, verpresst und über Vias verbunden werden. Die genaue Verteilung auf Signal-, Masse- und Versorgungslagen hängt vom jeweiligen Design ab.
Wofür werden 22-Lagen-PCBs eingesetzt?
Typische Einsatzfelder sind Server, Telekommunikation, Messtechnik, Industrieelektronik, komplexe Steuerungen sowie regulierte Anwendungen. Die Lagenzahl folgt der benötigten Routingdichte, Referenzführung, Stromversorgung und Isolation; sie legt die Branche nicht fest.
Ist eine 22-Lagen-Leiterplatte automatisch IPC Class 3?
Nein. Die IPC-Klasse wird aus Produktanforderung und Vertrag abgeleitet. Eine 22-Lagen-PCB kann nach Class 2, Class 3 oder einer kundenspezifischen Spezifikation gefertigt werden. Ausgabe, Klasse und Zusatzanforderungen müssen in Bestellung und Zeichnung stehen.
Wie dick ist eine 22-Lagen-Leiterplatte?
Es gibt keine feste Standarddicke. Die Gesamtdicke ergibt sich aus Kernen, Prepregs, Kupfer, Presszustand, mechanischen Anforderungen und dem zulässigen Bohr-Aspektverhältnis. Der Hersteller bestätigt die erreichbare Zieldicke und Toleranz für den konkreten Aufbau.
Braucht eine 22-Lagen-PCB immer HDI?
Nein. Durchkontaktierte Vias können ausreichen, wenn Routing und BGA-Entflechtung dies erlauben. HDI wird eingesetzt, wenn kleinere Anschlussraster, Routingdichte oder Übergangsinduktivität eine Mikroviastruktur rechtfertigen.
Benötigt eine 22-Lagen-Leiterplatte mehrere Presszyklen?
Nicht automatisch. Ein konventioneller Aufbau kann je nach Werk in einem Hauptpresszyklus entstehen. Sequentielle Pressungen werden vor allem für Buried Vias, Mikrovias oder andere Aufbaustrukturen benötigt.
Welches Material ist für 22 Lagen am besten?
Das hängt von Reflow, Einsatztemperatur, Kanalverlust, Feuchte, Z-Achsen-Ausdehnung, Harzfluss und Kosten ab. High-Tg-FR-4 kann ausreichend sein; Low-Loss- oder Hybridmaterial ist nur bei entsprechenden elektrischen Anforderungen sinnvoll.
Welches Aspektverhältnis ist bei 22 Lagen zulässig?
Der zulässige Wert ist werk-, material-, lochgrößen- und klassenspezifisch. Bohrtiefe, Bezugsdurchmesser, Desmear, Galvanik und geforderte Lochkupferdicke müssen gemeinsam betrachtet und vom ausgewählten Hersteller bestätigt werden.
Wann braucht eine 22-Lagen-PCB Backdrill?
Backdrill wird erforderlich, wenn Via-Stubs das Kanalbudget kritischer Signale beeinträchtigen. Die Entscheidung basiert auf Stub-Länge, Datenrate, Material, Via-Modell und Empfängerreserve, nicht auf einer pauschalen Frequenzschwelle.
Welche Prüfungen sind für 22 Lagen besonders wichtig?
Typisch sind AOI, elektrische Prüfung, Dicken- und Verzugsmessung, Schliffbild und bei kontrollierter Impedanz ein TDR-Coupon. Temperaturwechsel, IST, FAI oder zusätzliche Materialnachweise werden aus Vertrag und Risiko abgeleitet.
Warum sind Angebote für dieselbe 22-Lagen-PCB unterschiedlich teuer?
Anbieter können unterschiedliche Materialien, Pressfolgen, Lochgrenzen, Panelnutzung, Prüfungen und Ausbeuterisiken ansetzen. Ein belastbarer Vergleich prüft deshalb den freigegebenen Stack-up und Lieferumfang, nicht nur den Stückpreis.
Welche Daten beschleunigen ein Angebot für eine 22-Lagen-Leiterplatte?
Vollständige Fertigungsdaten, Lagenreihenfolge, Ziel-Stack-up, Bohrmatrix, Material- und Impedanzanforderungen, IPC-Klasse, Prüfplan, Mengen und Zieltermine reduzieren Rückfragen und ermöglichen eine technisch vergleichbare Kalkulation.
Fazit: Eine 22-Lagen-PCB wird als Gesamtprozess freigegeben
Eine zuverlässige 22-Lagen-Leiterplatte entsteht nicht durch eine feste Stack-up-Tabelle oder die pauschale Wahl von IPC Class 3. Lagenarchitektur, Material, Gesamtdicke, Via-Struktur, Pressfolge, Impedanz, Kupferbalance und Prüfplan müssen als zusammenhängendes Fertigungssystem entwickelt werden.
Die wirksamste Risikoreduktion erfolgt vor dem Layout-Freeze: Das vorgesehene Werk bestätigt Materialaufbau, Impedanzgeometrien, Bohr-Aspektverhältnisse, Presszyklen und Coupons. Einkauf und Qualität verankern anschließend die freigegebene Revision, Abnahmekriterien und Änderungsregeln in der Bestellung. So wird aus einem komplexen 22-Lagen-Layout eine prüfbare und serienfähige Leiterplatte.