CoWoS-Trägersubstrat-Prototypen für KI-Chips: High-Speed-Interconnect, Packaging und Substrat-PCB sicher beherrschen

Mit dem weltweiten Ausbau von Künstlicher Intelligenz und High Performance Computing (HPC) steigt der Bedarf an Rechenleistung in bislang kaum gekanntem Tempo. Da sich zusätzliche Leistungssteigerungen nicht mehr allein durch eine weitere Verkleinerung der Halbleiterstrukturen erzielen lassen, rücken moderne Packaging-Technologien in den Mittelpunkt. TSMCs CoWoS-Technologie (Chip-on-Wafer-on-Substrate) gehört dabei zu den wichtigsten Plattformen, um leistungsfähige Logikchips wie SoCs mit High-Bandwidth-Memory (HBM) zu verbinden.

Eine zentrale Rolle übernimmt der CoWoS-Trägersubstrat-Prototyp. Dieses Bauteil ist weit mehr als eine gewöhnliche Leiterplatte. Innerhalb eines KI-Moduls bildet das Substrat ein hochverdichtetes elektrisches Verbindungsnetz, über das enorme Datenmengen, Versorgungströme und Taktsignale übertragen werden. Schon geringe Abweichungen bei Leiterbahngeometrie, Materialeigenschaften oder Fertigungstoleranzen können die Leistungsfähigkeit des gesamten KI-Beschleunigers begrenzen.

Aus Sicht der Entwicklung von KI-Packages und Hochgeschwindigkeitsverbindungen erläutert dieser Beitrag die entscheidenden technischen Anforderungen an einen erfolgreichen CoWoS-Trägersubstrat-Prototyp. Im Mittelpunkt stehen Signalintegrität (SI), Power Integrity (PI), Wärmemanagement, Materialauswahl, Fertigungsprozesse und Zuverlässigkeitsprüfungen. Für Chipentwickler, Systemarchitekten und Hardware-Ingenieure ist das Verständnis dieser Wechselwirkungen ebenso wichtig wie die Wahl eines Fertigungspartners, der die geforderten Strukturen reproduzierbar umsetzen kann.

Was ist ein CoWoS-Trägersubstrat-Prototyp genau?

Für die technische Bewertung muss zunächst klar sein, welche Aufgabe das Trägersubstrat innerhalb des KI-Packages übernimmt. Ein CoWoS-Trägersubstrat ist keine klassische Leiterplatte, sondern eine hochverdichtete organische Verbindungsebene, deren Aufbau deutlich komplexer ist als bei einem typischen IC-Substrat-PCB.

Das Trägersubstrat befindet sich zwischen dem Silizium-Interposer und der späteren Systemplatine. Daraus ergeben sich zwei wesentliche Funktionen:

1. Umverteilung der Anschlüsse: Die Micro-Bumps des Silizium-Interposers besitzen Abstände im Mikrometerbereich und lassen sich nicht unmittelbar mit einer herkömmlichen Leiterplatte verbinden. Mehrere feine Umverdrahtungslagen (RDL) im Substrat verteilen diese hochdichten Kontakte auf ein BGA-Raster mit größerem Abstand, über das anschließend die Verbindung zur Systemelektronik erfolgt.
2. Stromversorgung und mechanische Stabilisierung: Neben den Signalen muss das Substrat eine stabile und rauscharme Versorgung für SoC und HBM bereitstellen. Gleichzeitig trägt es die mechanische Last des Packages und schützt die kostspieligen Siliziumkomponenten vor schädlichen Spannungen und Verformungen.

Ein typischer CoWoS-Trägersubstrat-Prototyp verwendet verlustarme Materialien wie ABF (Ajinomoto Build-up Film), kann mehrere Dutzend Verdrahtungslagen umfassen und erreicht Leiterbreiten sowie Leiterabstände im Mikrometerbereich. Gerade bei KI-Beschleunigern für Server und Rechenzentren ist die reproduzierbare elektrische und mechanische Qualität eines CoWoS-Trägersubstrats für Rechenzentren von entscheidender Bedeutung.

Wie lässt sich die Signalintegrität bei Billionen von übertragenen Bits sicherstellen?

Innerhalb einer CoWoS-Architektur kommunizieren HBM3/3e und SoC über Tausende paralleler Datenleitungen miteinander. Die resultierende Gesamtbandbreite kann mehrere Tb/s erreichen. Unter diesen Bedingungen genügt bereits eine geringe geometrische oder materielle Abweichung, um Signalformen zu verschlechtern, Laufzeiten zu verändern oder Bitfehler zu verursachen. Deshalb gehört die Signalintegrität (SI) zu den wichtigsten Entwicklungszielen eines qualifizierten High-Speed-CoWoS-Trägersubstrats.

Zu den entscheidenden Kontrollgrößen zählen:

• Impedanzkontrolle: Signalpfade müssen sehr eng um den vorgesehenen Sollwert, beispielsweise 50 Ω, geführt werden. Dafür sind Dk, Dielektrikumsdicke, Kupferdicke und Leiterbahnbreite während der Fertigung präzise zu beherrschen. Die Impedanzkontrolle des CoWoS-Trägersubstrats bildet damit die Grundlage einer stabilen Hochgeschwindigkeitsübertragung. Abweichungen führen zu Reflexionen und verschlechtern das Augendiagramm.
• Übersprechen: Durch die hohe Packungsdichte liegen viele Signalleitungen sehr eng beieinander. Elektromagnetische Kopplung lässt sich deshalb nicht vollständig vermeiden. Angepasste Leiterabstände, Masseabschirmungen und eine sorgfältige Zuordnung der Signallagen helfen, das Übersprechen innerhalb der zulässigen Grenzen zu halten.
• Einfügedämpfung: Dielektrische Verluste und Leiterverluste schwächen Hochfrequenzsignale entlang des Übertragungswegs. Besonders verlustarme Substratmaterialien, beispielsweise ABF, sind deshalb entscheidend. Auch optimierte Via-Strukturen tragen wesentlich zur Signalqualität bei; überflüssige Via-Stubs können beispielsweise durch Rückbohren entfernt werden.
• Laufzeit und Versatz: Bei parallelen Bussystemen wie HBM müssen die Signale nahezu gleichzeitig am Empfänger eintreffen. Dafür sind ein enges Längenmatching sowie die Berücksichtigung unterschiedlicher Ausbreitungsgeschwindigkeiten auf verschiedenen Lagen erforderlich.

Als erfahrener PCB- und Substrathersteller setzt HilPCB PCB Factory (HILPCB) bei Hochgeschwindigkeits-Leiterplatten auf fortgeschrittene SI/PI-Kosimulation. Dadurch können elektrische Anforderungen bereits vor der Fertigung bewertet und anschließend über den gesamten Produktionsprozess hinweg kontrolliert werden.

Wie entsteht ein stabiles Stromversorgungsnetz für KI-Chips mit mehreren hundert Watt?

Moderne KI-Prozessoren können mehrere hundert Watt aufnehmen. Gleichzeitig ändert sich ihr Strombedarf aufgrund unterschiedlicher Rechenlasten sehr schnell. Ist das Power-Delivery-Network (PDN) nicht ausreichend ausgelegt, entstehen Spannungseinbrüche beziehungsweise IR-Drop. Die Folge können Rechenfehler, instabile Betriebszustände oder komplette Systemausfälle sein. Die PDN-Auslegung gehört deshalb zu den zentralen Herausforderungen eines CoWoS-Trägersubstrat-Prototyps.

Wichtige Maßnahmen zur Optimierung des PDN sind:

• Niederimpedante Strompfade: Mehrere dedizierte Versorgungs- und Masselagen innerhalb des Substrats erzeugen breite und möglichst unterbrechungsfreie Strompfade mit niedriger Impedanz. In besonders strombelasteten Bereichen kann stärkeres Kupfer den Gleichstromwiderstand zusätzlich reduzieren.
• Netzwerk aus Entkopplungskondensatoren: Ein abgestuftes Kondensatornetz muss unterschiedliche Frequenzbereiche abdecken. Diese Bauteile dienen als lokale Energiespeicher und können kurzfristige Stromspitzen deutlich schneller bereitstellen als die weiter entfernte Spannungsversorgung.
• Gemeinsame Auslegung von Package und Substrat: Ein PDN darf nicht isoliert betrachtet werden. Chip-Package, Trägersubstrat und Systemplatine sollten gemeinsam simuliert werden, um die Impedanz des gesamten Versorgungspfades zu minimieren.
• Kopplung von Versorgungsrauschen vermeiden: Die Anordnung von Strom- und Signallagen muss verhindern, dass Störungen aus dem Versorgungssystem in schnelle Datennetze einkoppeln. Dieser Punkt ist gleichzeitig für eine stabile Impedanzkontrolle des CoWoS-Trägersubstrats relevant.

Welche Risiken gibt es beim Lagenaufbau und bei der Materialauswahl?

Der Lagenaufbau eines CoWoS-Trägersubstrats bestimmt elektrische Eigenschaften, Wärmeverteilung und mechanisches Verhalten gleichzeitig. Fehler in dieser frühen Entwicklungsphase lassen sich später oft nur mit erheblichem Aufwand korrigieren und können ein vollständiges Prototypenprogramm gefährden.

Besonders zu beachten sind:

• Symmetrischer Aufbau: Um Verzug während Fertigung und Montage zu reduzieren, muss der Lagenaufbau möglichst streng symmetrisch ausgelegt werden. Dazu gehören Dielektrikumsdicken, Kupferdicken und Kupferverteilung. Verzug gehört zu den wichtigsten Einflussgrößen für die Ausbeute bei der CoWoS-Trägersubstrat-Montage.
• RDL- und Microvia-Technologie: Feine RDL-Strukturen werden üblicherweise mit SAP oder mSAP gefertigt. Die Verbindung zwischen den einzelnen Lagen erfolgt über lasergebohrte Microvias. Deren Zuverlässigkeit ist insbesondere bei gestapelten Vias eine wichtige Kenngröße für die Zuverlässigkeit von CoWoS-Trägersubstraten.
• Werkstoffauswahl: Bevorzugt werden ABF und weitere fortschrittliche Materialien mit niedrigem CTE sowie niedrigen Dk- und Df-Werten. Der Wärmeausdehnungskoeffizient sollte möglichst gut zum Silizium passen, damit thermomechanische Spannungen zwischen den Werkstoffen gering bleiben.
• Durchgängige Referenzebenen: Jede schnelle Signalleitung benötigt eine kontinuierliche Masse- oder Versorgungsebene als Referenz. Unterbrechungen oder Aussparungen können abrupte Impedanzänderungen und unerwünschte Reflexionen erzeugen.

HILPCB verfügt über umfassende Fertigungsmöglichkeiten für HDI-Leiterplatten und IC-Substrate. Komplexe Lagenaufbauten und präzise Microvia-Prozesse schaffen damit die fertigungstechnische Grundlage für anspruchsvolle CoWoS-Substrat-Prototypen.

Wie lässt sich die hohe Verlustwärme von KI-Chips wirksam beherrschen?

Die Kühlung entscheidet unmittelbar darüber, ob ein leistungsstarker KI-Beschleuniger dauerhaft stabil arbeiten kann. Bei 700W oder sogar 1000W Verlustleistung entstehen sehr hohe Wärmestromdichten. Wird diese Wärme nicht schnell genug abgeführt, reduziert der Chip seine Taktfrequenz oder kann dauerhaft beschädigt werden. Das CoWoS-Trägersubstrat übernimmt innerhalb des gesamten thermischen Pfades deshalb eine wichtige Brückenfunktion.

Geeignete Maßnahmen für ein leistungsfähiges Wärmemanagement sind:

• Gekoppelte thermische Simulation: Bereits in der Entwicklungsphase sollte das Gesamtsystem aus Chip, Interposer, Trägersubstrat, Wärmeverteiler beziehungsweise Kühlkörper und TIM thermisch simuliert werden. So lassen sich Hotspots und Temperaturverteilungen frühzeitig erkennen.
• Wärmeleitpfade innerhalb des Substrats optimieren: Dicht platzierte Thermal Vias und stärkere Kupferflächen bilden vertikale und horizontale Wärmeleitwege. Dadurch kann Energie schneller zur Unterseite des Substrats und weiter in das Kühlsystem übertragen werden.
• Fortschrittliche Kühlmaterialien: Eine integrierte Vapor Chamber oder TIM mit höherer Wärmeleitfähigkeit kann den Wärmewiderstand deutlich reduzieren. Auch die Wärmeleitfähigkeit des eigentlichen Substratmaterials sollte bereits bei der Materialauswahl berücksichtigt werden.
• Auslegung für Rechenzentren: Bei einem CoWoS-Trägersubstrat für Rechenzentren darf das Package nicht unabhängig vom Server betrachtet werden. Luftführung im Rack sowie vorhandene Flüssigkeitskühlung sollten in die thermische Auslegung des Substrats einbezogen werden.

Vom Layout zur Fertigung: Wie lässt sich die DFM-Lücke schließen?

Selbst ein elektrisch perfekter CoWoS-Trägersubstrat-Prototyp besitzt keinen praktischen Wert, wenn er nur mit unvertretbarem Aufwand oder nicht zuverlässig gefertigt werden kann. Design for Manufacturability (DFM) verbindet deshalb die Anforderungen des Layouts mit den realen Prozessgrenzen der Produktion.

Zu den wichtigsten DFM-Punkten gehören:

• Prozessgrenzen berücksichtigen: Entwickler müssen die tatsächlichen Fertigungsmöglichkeiten des Herstellers kennen. Dazu zählen minimale Leiterbreiten und Leiterabstände, kleinste Bohrdurchmesser, Registrierungsgenauigkeit beim Laminieren und weitere Toleranzen. Das Layout sollte ausreichend Prozessreserve vorsehen.
• Nutzenaufteilung: Mehrere Substrate werden zur wirtschaftlichen Fertigung auf einem größeren Produktionsnutzen angeordnet. Eine gute Nutzenplanung verbessert nicht nur die Materialausnutzung, sondern kann auch die Spannungsverteilung beeinflussen und damit Verzug reduzieren.
• Prüfpunkte einplanen: Für elektrische Prüfungen, beispielsweise mit Flying-Probe-Systemen, müssen ausreichend zugängliche Testpunkte vorgesehen werden, damit sämtliche Netzverbindungen verifiziert werden können.
• Frühzeitig mit dem Hersteller abstimmen: Wer HILPCB bereits während der Entwicklung einbindet und die DFM-Vorgaben berücksichtigt, kann spätere Layoutänderungen vermeiden und Entwicklungszeit sowie Kosten reduzieren. HILPCB bietet kostenlose DFM-Prüfungen, um potenzielle Fertigungsrisiken vor der Freigabe zu identifizieren und zu korrigieren.

Wie wird die langfristige Zuverlässigkeit unter anspruchsvollen Bedingungen abgesichert?

KI-Beschleunigermodule werden häufig über viele Jahre betrieben. In dieser Zeit durchlaufen sie unzählige Ein- und Ausschaltzyklen und arbeiten über lange Zeiträume unter hoher thermischer Belastung. Eine belastbare CoWoS-Trägersubstrat-Zuverlässigkeit ist daher Voraussetzung für einen stabilen Langzeitbetrieb.

Die Qualifikation orientiert sich üblicherweise an Branchenstandards wie IPC und JEDEC und umfasst anspruchsvolle Umwelt- und Belastungsprüfungen:

• Temperaturwechselprüfung (TCT): Wiederholte Wechsel zwischen extremen Temperaturen, beispielsweise -40°C bis 125°C, simulieren thermische Lastzyklen. Dabei wird geprüft, ob unterschiedliche Wärmeausdehnung zu Microvia-Rissen oder Schäden an Lötverbindungen führt.
• Hochbeschleunigte Belastungsprüfung (HAST): Hohe Temperatur, Luftfeuchtigkeit und Druck beschleunigen Alterungsprozesse. Auf diese Weise lassen sich Feuchtebeständigkeit und langfristige chemische Stabilität der verwendeten Materialien bewerten.
• Mechanischer Schock und Vibration: Diese Prüfungen simulieren mechanische Belastungen während Transport und Betrieb. Bewertet werden sowohl die strukturelle Stabilität des Packages als auch die mechanische Zuverlässigkeit der Lötstellen.

Solche Prüfprogramme machen konstruktive oder fertigungstechnische Schwachstellen sichtbar. Die Ergebnisse fließen anschließend wieder in Materialauswahl, Layout und Prozessparameter ein und ermöglichen eine gezielte Verbesserung der Produktrobustheit.

CoWoS-Trägersubstrat-Montage: der letzte kritische Abschnitt

Nach Abschluss der Substratfertigung folgt die CoWoS-Trägersubstrat-Montage. Erst in diesem Prozess wird das Substrat mit den Siliziumkomponenten zu einem funktionsfähigen Modul kombiniert. Gleichzeitig gehört dieser Fertigungsschritt zu den technisch anspruchsvollsten Phasen des gesamten Aufbaus.

Wesentliche Montageschritte und ihre Herausforderungen:

1. BGA-Kugelbestückung: Auf der Unterseite des Substrats werden präzise Tausende Lotkugeln angebracht, über die später die Verbindung zur Systemplatine hergestellt wird. Kugelhöhe und Koplanarität müssen innerhalb enger Grenzen bleiben.
2. Montage von Interposer und Dies: Hochpräzise Flip-Chip-Anlagen positionieren den Silizium-Interposer sowie SoC und HBM auf dem Träger. Die erforderliche Ausrichtungsgenauigkeit liegt im Mikrometerbereich.
3. Reflow-Löten: Das Lot wird mit exakt abgestimmten Temperaturprofilen aufgeschmolzen. Fehlerhafte Profile können Lötdefekte verursachen oder das Silizium thermisch belasten. Der Verzug des Substrats hat während dieses Prozessschritts besonders großen Einfluss.
4. Underfill: Zwischen Die und Trägersubstrat wird Epoxidharz eingebracht und ausgehärtet. Dadurch verteilen sich thermomechanische Spannungen gleichmäßiger, empfindliche Mikroverbindungen werden geschützt und die Zuverlässigkeit des Packages steigt deutlich.
5. Endprüfung und Inspektion: Röntgenverfahren prüfen verdeckte Verbindungsstellen. Anschließende Funktionsprüfungen bestätigen die elektrische Leistungsfähigkeit des aufgebauten Moduls.

Neben der Fertigung anspruchsvoller Substrate bietet HILPCB über Partnernetzwerke auch SMT-Bestückung und Prototypenbestückung aus einer Hand. Damit lassen sich Leistungen von der unbestückten Leiterplatte bis zum vollständigen SiP-Modul (System-in-Package) bündeln und Lieferketten einfacher koordinieren.

Fazit: Komplexität beherrschen und den passenden Fertigungspartner wählen

Ein leistungsfähiger CoWoS-Trägersubstrat-Prototyp entsteht nicht durch die Optimierung einer einzelnen Disziplin. Er ist das Ergebnis eines komplexen Systementwurfs, bei dem Signalintegrität, Power Integrity, Wärmemanagement, Werkstofftechnik und hochpräzise Fertigungsprozesse gleichzeitig berücksichtigt werden müssen. Vom ersten Lagenaufbau bis zum vollständig geprüften Funktionsmodul besitzt jeder Entwicklungsschritt direkten Einfluss auf die spätere Leistung und Zuverlässigkeit.

Gerade bei kurzen Entwicklungszyklen für KI-Hardware ist die Zusammenarbeit mit einem erfahrenen und technisch reaktionsfähigen Fertigungspartner entscheidend. Prozessgrenzen müssen früh bekannt sein, Simulation und DFM müssen ineinandergreifen und kritische Merkmale wie RDL-Geometrien, Microvias, Impedanzen und Verzug reproduzierbar kontrolliert werden.

Mit Erfahrung bei IC-Substraten und hochdichten Verbindungstechnologien, fortschrittlichen Fertigungsprozessen und einem konsequenten Qualitätsansatz unterstützt HILPCB Entwickler dabei, anspruchsvolle KI- und HPC-Designs in reale Hardware zu überführen. Die Anforderungen an einen CoWoS-Trägersubstrat-Prototyp reichen dabei von mikrometergenauen Strukturen bis zur zuverlässigen Versorgung von Hochleistungs-Silizium über viele Betriebsjahre.

Kontaktieren Sie HILPCB, um Ihr nächstes Projekt für KI-Substrat-Interconnects zu starten und die Fertigbarkeit, elektrische Performance sowie Skalierbarkeit von Anfang an gemeinsam abzusichern.