Eine Flow-Controller-PCB steuert in diesem Leitfaden Datenflüsse in Servern und Rechenzentren. Gemeint ist keine Leiterplatte für einen industriellen Durchflussregler, sondern eine Netzwerkbaugruppe mit NIC-ASIC, FPGA, DPU oder Switch-ASIC, die Pakete klassifiziert, verteilt, filtert, beschleunigt oder zwischen Host, Netzwerk und Speicher überträgt.
Je nach Architektur entsteht daraus eine PCIe-Add-in-Karte, SmartNIC, DPU-Karte, OCP-NIC, Switch-Linecard oder kundenspezifische Serverbaugruppe. Die Bezeichnung allein reicht für ein Angebot nicht: Portgeschwindigkeit, Lanezahl, Hostschnittstelle, optische oder elektrische Ports, Formfaktor, Leistungsbudget, Kühlung, Firmware und Testumfang müssen feststehen.
Dieser Leitfaden richtet sich an Entwickler und Einkäufer, die eine Flow-Controller-Leiterplatte fertigen oder bestücken lassen. Er verbindet SerDes-Kanalbudget, PCIe/Ethernet, Stackup, Signal- und Power-Integrity, Taktung, Wärme, HDI, Material, Fertigung, Validierung, Serienprüfung und RFQ zu einer beschaffbaren Spezifikation.
Flow-Controller-PCB in Kürze
- Klären Sie zuerst, ob SmartNIC, DPU, OCP-NIC, Switch-Karte oder Embedded-Controller gemeint ist.
- Portzahl, Ethernet-Generation, PCIe-Generation, Lanezahl und Formfaktor bestimmen die PCB-Architektur.
- 112G PAM4 beschreibt eine SerDes-Klasse, nicht automatisch eine fertige Portdatenrate oder ein universelles Layoutrezept.
- Impedanz ist nur ein Teil des Kanals; Einfügedämpfung, Rückflussdämpfung, Crosstalk, Via-Stubs und Steckverbinder gehören ins Budget.
- Die Impedanztoleranz wird aus PHY-, Stackup- und Fertigungsanforderung abgeleitet, nicht pauschal auf ±5 % gesetzt.
- Low-Loss-Material folgt Kanallänge und Verlustbudget. High-Tg allein bedeutet nicht niedrigen Df.
- PDN-Zielimpedanz wird aus zulässigem Spannungsabfall und Lastsprung bestimmt.
- Kupferflächen und Thermal Vias unterstützen den Wärmepfad, ersetzen aber keinen geeigneten Kühlkörper oder Luftstrom.
- HDI ist sinnvoll, wenn BGA-Escape, Bauraum oder Via-Übergänge es erfordern; es ist keine Pflicht für jede Serverkarte.
- TDR/VNA, BERT, Linktraining, Protokolltest und Funktionstest prüfen unterschiedliche Fehlerarten.
- Serienprüfung benötigt zugängliche Testmodi, Firmware, Loopbacks, Telemetrie und eindeutige Geräteidentität.
- Eine vollständige RFQ benennt Systemgrenzen, Kanalziele, Stackup, Kühlung, Test, Mengen und Verantwortlichkeiten.
Welche Fragen beantwortet dieser Flow-Controller-Leitfaden?
- Flow-Controller-Architektur und Formfaktor festlegen
- Ethernet-, PCIe- und SerDes-Bandbreite spezifizieren
- Signal-Integrity und Kanalbudget planen
- Stackup und Low-Loss-Material auswählen
- Vias, Backdrill und Steckverbinder auslegen
- Power-Integrity und Sequencing beherrschen
- Wärme und Mechanik validieren
- HDI und BGA-Fan-out fertigungsgerecht planen
- Clocking, Management und Sicherheit berücksichtigen
- Prototyp und High-Speed-Kanäle validieren
- PCBA und Serienprüfung vorbereiten
- Material, Qualität und Rückverfolgbarkeit festlegen
- Lieferanten und Kosten vergleichen
- HILPCB-Leistungsumfang abgrenzen
- RFQ-Unterlagen vollständig erstellen
- Häufige Fragen klären
Was ist eine Flow-Controller-PCB im Rechenzentrum?
Die Baugruppe verschiebt Netzwerk-, Speicher- oder Sicherheitsfunktionen aus der Host-CPU in dedizierte Hardware. Mögliche Aufgaben sind Paketklassifizierung, virtuelle Switches, Verschlüsselung, RDMA, Telemetrie, Storage-Offload, Zeitstempelung oder die Verteilung von Datenströmen auf mehrere Ports und Hosts.
SmartNIC, DPU oder Switch-Linecard: Was ist der Unterschied?
- SmartNIC: Netzwerkkarte mit programmierbarer oder fester Offload-Funktion;
- DPU/IPU: stärker eigenständige Plattform mit Prozessoren, Beschleunigern, Speicher, Management und Sicherheitsgrenzen;
- Switch-Linecard: verbindet viele Front-Panel-Ports mit Fabric oder Backplane;
- OCP-NIC: standardisierter Serverkarten-Formfaktor mit definierten mechanischen, elektrischen und Management-Schnittstellen;
- kundenspezifische Controllerkarte: integriert Netzwerk, Steuerung und proprietäre I/O für ein bestimmtes Chassis.
Die Namen sind nicht austauschbar. Eine DPU kann eigene Boot-, Speicher- und Vertrauensketten benötigen, während eine einfache NIC überwiegend durch den Host verwaltet wird.
Welche Eingaben müssen vor dem Schaltplan feststehen?
Porttypen und -anzahl, Zielgeschwindigkeiten, PCIe-Anbindung, Hostzahl, Switch-/DPU-Funktion, Speicher, Takt- und Synchronisationsbedarf, Managementschnittstelle, Secure Boot, Formfaktor, Front-Panel, Luftstrom, Hot-Swap-Verhalten und zulässige Leistungsaufnahme.
Wie werden Ethernet, PCIe und SerDes für Flow-Controller-PCBs spezifiziert?
Die Angabe „100G“ oder „400G“ beschreibt nicht vollständig, wie viele Lanes, welche Signalisierung, welcher Steckverbinder und welche PHY-Generation eingesetzt werden. Auch Breakout-Modi, Retimer, optische Module, Kabel und Hostanbindung beeinflussen Architektur und Test.
Was bedeutet 112G PAM4 für das PCB-Design?
PAM4 überträgt vier Pegel und damit zwei Bit pro Symbol. Die geringeren Augenöffnungen erhöhen die Empfindlichkeit gegenüber Verlust, Reflexion, Crosstalk, Jitter und Rauschen. „112G“ wird häufig für eine SerDes-Lane-Klasse verwendet; konkrete Symbolrate, FEC und Portabbildung folgen dem gewählten Standard und PHY.
Wie wird die PCIe-Anbindung dimensioniert?
Aus Nutzdatenrate, Protokoll-Overhead, Lanezahl, I/O-Richtung, DMA-Verhalten und Hostplattform. Ein Netzwerkport mit hoher Nennrate benötigt nicht automatisch dieselbe PCIe-Nennbandbreite, wenn Verkehr gefiltert, komprimiert oder lokal verarbeitet wird. Umgekehrt können mehrere Ports und Storage-Verkehr die Hostverbindung überzeichnen.
Welche Formfaktoren beeinflussen das Layout?
PCIe-CEM, OCP-NIC oder ein kundenspezifischer Formfaktor definieren Kontur, Befestigung, Steckverbinder, Keep-outs, Luftstrom und Leistungszuführung. Die jeweils geltende Spezifikationsversion muss benannt werden. Mechanische Kompatibilität beweist noch keine elektrische oder thermische Konformität.
Wie wird Signal-Integrity für 56G- und 112G-PAM4-Kanäle geplant?
Der Kanal reicht vom SerDes-Package über BGA-Fan-out, Vias, Leiterzüge und Steckverbinder bis zum Modul oder Gegenstecker. Für jeden Abschnitt werden S-Parameter oder geeignete Modelle verwendet. Das Verlust- und Reflexionsbudget kommt aus PHY- und Standardspezifikation, nicht aus einer pauschalen maximalen Leiterbahnlänge.
Welche SI-Kennwerte gehören in die Spezifikation?
- differentielle und gegebenenfalls Gleichtaktimpedanz;
- Einfüge- und Rückflussdämpfung über den relevanten Frequenzbereich;
- Near- und Far-End-Crosstalk;
- Via-Stub, Resonanzen und Modenkonversion;
- Skew innerhalb des Paares und zwischen zusammengehörigen Lanes;
- Jitter-, COM- oder andere standardspezifische Metriken;
- Steckverbinder-, Package- und Modulmodelle;
- Fertigungstoleranzen sowie Coupon-Korrelation.
Reicht kontrollierte Impedanz mit ±5 % aus?
Nicht als alleinige Anforderung. Die zulässige Toleranz hängt von PHY, Kanalbudget, Stackup und Messmethode ab. Ein TDR-Coupon kann Fertigungsimpedanz nachweisen, misst aber nicht automatisch den vollständigen bestückten Kanal oder dessen Einfügedämpfung.
Warum ist Mäander-Routing bei PAM4 kritisch zu prüfen?
Eng gekoppelte Serpentinen können Selbstkopplung, zusätzlichen Verlust und lokale Impedanzänderungen erzeugen. Längenausgleich wird deshalb mit ausreichendem Abstand, minimaler Zusatzlänge und Blick auf Package-/Connector-Delay ausgeführt. Optisch gleiche Leiterbahnlängen bedeuten nicht automatisch gleiche Laufzeit.
Welcher Stackup und welches Material passen zur Flow-Controller-PCB?
Der Stackup wird aus BGA-Escape, Referenzflächen, Impedanz, Verlust, PDN, mechanischer Dicke und Fertigungsfähigkeit abgeleitet. Eine High-Speed-Leiterplatte benötigt definierte Kern-/Prepreg-Familien, Harzgehalte, Kupferprofile und fertige Dielektrikumsdicken.
Wann ist Low-Loss-Material erforderlich?
Wenn das Kanalbudget mit der geplanten Länge, Viazahl, Steckverbindern und Fertigungstoleranzen auf Standard-FR4 nicht eingehalten wird. Df ist nur mit Frequenz und Testmethode vergleichbar. Kupferrauheit, Glasgewebe und Harzgehalt können den realen Verlust ebenso beeinflussen.
Ist High-Tg-FR4 automatisch für 112G geeignet?
Nein. Tg beschreibt thermisches Polymerverhalten; High-Speed-Eignung benötigt zusätzlich Dk/Df, Kupferprofil, Gewebeeffekte und ein validiertes Kanalmodell. Materialauswahl erfolgt nach Messdaten und Lieferfähigkeit, nicht nach einem einzelnen Marketingwert.
Wie werden Glasgewebeeffekte und Skew reduziert?
Durch geeignete Gewebekonstruktion, Routingwinkel, Paargeometrie und realistische Design-Dk. Bei engem Timingbudget muss bewertet werden, ob unterschiedliche lokale Glas-/Harzanteile den Intra-Pair-Skew erhöhen.
Wie werden Vias, Backdrill und Steckverbinder optimiert?
Via-Übergänge erzeugen Kapazität, Induktivität und Stubs. Pad-, Antipad-, Bohr- und Rückstromgeometrie werden gemeinsam modelliert. Backdrilling kann lange ungenutzte Hülsenabschnitte entfernen, benötigt aber definierte Reststub-, Tiefen- und Registrierungstoleranzen.
Wann sind Blind Vias oder Via-in-Pad sinnvoll?
Bei engem BGA-Pitch, kurzer SerDes-Transition oder begrenztem Raum. Gefüllte und übermetallisierte Via-in-Pad-Strukturen verbessern Planarität, erhöhen jedoch Prozess- und Prüfaufwand. HDI-Leiterplatten werden nur eingesetzt, wenn der Nutzen im Escape oder Kanal nachgewiesen ist.
Was muss beim Front-Panel-Steckverbinder geprüft werden?
Footprint, Referenzflächen, Cage, Pressfit- oder SMT-Prozess, Einfügedämpfung, Rückflussdämpfung, Crosstalk, mechanische Belastung und Kühlung des Moduls. QSFP-, OSFP- oder andere Module besitzen eigene Leistungs- und Luftstromgrenzen; die PCB allein löst diese nicht.
Wie wird Power-Integrity für DPU, ASIC, FPGA und DDR ausgelegt?
Eine Flow-Controller-PCB besitzt mehrere Versorgungsschienen mit unterschiedlichen Strömen, Lastsprüngen, Sequenzen und Toleranzen. VRM, Ebenen, Vias, Kondensatoren, Package und Chip bilden das PDN. Die Zielimpedanz wird aus zulässigem Spannungsabfall und relevantem Lastsprung abgeleitet.
Genügen viele Entkopplungskondensatoren?
Nein. Kapazität, ESR, ESL, Montageinduktivität, Platzierung und Package wirken zusammen. Ungeplant gemischte Werte können Resonanzen erzeugen. Simulation und Messung bestimmen, welche Kapazitäten an Chip, Unterseite, VRM und Flächen benötigt werden.
Wie werden Sequencing und Transienten validiert?
Mit Aufzeichnungen von Rampen, Power-Good, Reset, Inrush, Abschaltung, Brownout und Lastsprüngen bei relevanter Temperatur und Eingangsspannung. Ein stabiler Leerlauf beweist weder ausreichende Transientenreserve noch korrektes Verhalten bei Linkstart und Vollast.
Wann ist Dickkupfer sinnvoll?
Wenn Strom, Spannungsabfall und Erwärmung dies rechtfertigen. Dickkupfer-Leiterplatten können Strompfade unterstützen, erschweren aber feine BGA-Strukturen und Ätzprozesse. Häufig sind gezielte Flächen, mehr Vias oder lokale Busbars wirtschaftlicher als dickes Kupfer auf allen Lagen.
Wie wird eine Flow-Controller-PCB im Server gekühlt?
Leistungsaufnahme wird aus realen Betriebsprofilen bestimmt. DPU/ASIC, DDR, Retimer, optische Module und VRMs erzeugen getrennte Hotspots. Der Hauptwärmepfad leistungsstarker Packages führt meist über Heatspreader, Wärmeleitmaterial und Kühlkörper; PCB-Kupfer verteilt nur einen Teil der Wärme.
Welche thermischen Eingaben werden benötigt?
- Verlustleistung pro Bauteil und Betriebszustand;
- zulässige Junction-, Case-, Board- und Modultemperaturen;
- Chassis-Luftstrom, Druckverlust und Einbaurichtung;
- Kühlkörper, Heatpipe, Cold Plate oder andere Mechanik;
- Höhenlage, Filter, Umgebung und Lüfterfehler;
- Throttling-, Alarm- und Abschaltstrategie.
Wie werden Thermal Vias und Kupferflächen bewertet?
Über den vollständigen Wärmewiderstand vom Bauteil zur Umgebung. Viazahl, Bohrung, Metallisierung, Kupferfläche und Kontakt zur Kühlmechanik beeinflussen die Wirkung. Leitfähige Via-Füllung oder Copper Coins sind Sonderprozesse und werden nur bei messbarem thermischem Nutzen eingesetzt.
Wann braucht eine Flow-Controller-PCB HDI und Microvias?
HDI wird aus BGA-Pitch, Pinbelegung, Fan-out, Lagenzahl und Bauraum abgeleitet. Microvias können kurze Übergänge ermöglichen, erhöhen aber sequentielle Laminierungen, Kosten und Zuverlässigkeitsrisiko. Gestapelte, versetzte und kupfergefüllte Microvias benötigen jeweils passende Prozessregeln.
Muss eine DPU-Karte Any-Layer-HDI verwenden?
Nein. Viele Designs lassen sich mit konventionellen Durchkontaktierungen, Backdrill oder begrenzten HDI-Build-ups fertigen. Any-Layer ist nur sinnvoll, wenn Routing und Baugröße den zusätzlichen Laminationsaufwand rechtfertigen.
Welche DFM-Fragen gehören zur BGA-Freigabe?
Pad- und Maskendefinition, Via-in-Pad, Füllung, Capture-Pads, Microvia-Stack, Registrierung, Kupferbalance, Verzug, Pastenöffnung, Reflowprofil, Röntgenzugang und Rework-Grenzen. Escape-Layout und Fertigungsprozess werden gemeinsam freigegeben.
Welche Rolle spielen Clocking, Management und Security?
SerDes, PCIe, Ethernet und Zeitstempelung benötigen Takte mit definiertem Jitter, Phasenrauschen, Frequenzgenauigkeit und Failover-Verhalten. Referenztakte, PLLs, Reset und Clock Buffer werden als gemeinsames Netz geplant; ein Oszillatorwert allein beschreibt die Signalqualität nicht.
Welche Managementfunktionen sollte die Hardware unterstützen?
Temperatur-, Spannungs- und Stromtelemetrie, Lüfter-/Modulstatus, Fehlerzähler, Firmwareupdate, Recovery, Geräteidentität und gegebenenfalls BMC-Anbindung. Zugriffspfade müssen auch dann funktionieren, wenn der Datenpfad oder Host nicht vollständig startet.
Was muss bei Secure Boot und Schlüsseln geklärt werden?
Root of Trust, Signaturprozess, Schlüsselinhaber, Provisionierung, Seriennummern, Debug-Sperren, RMA und sichere Updates. Der PCBA-Dienstleister erhält nur den vereinbarten Zugriff. Schlüssel und Zertifikate dürfen nicht wie normale BOM-Daten behandelt werden.
Wie werden Prototypen und High-Speed-Kanäle validiert?
Simulation, Coupon-Messung und Systemtest beantworten verschiedene Fragen. Post-Layout-SI prüft Kanalmodelle; TDR lokalisiert Impedanzänderungen; VNA liefert S-Parameter. BERT, PHY-Compliance, Linktraining und Error Counter zeigen digitales Verhalten unter definierten Mustern und Randbedingungen.
Welche Tests gehören in den Prototypenplan?
- TDR und gegebenenfalls VNA an repräsentativen Coupons/Kanälen;
- PCIe- und Ethernet-Linktraining, Error Counter und Compliance-Modi;
- BER-/Stress-Test über relevante Ports und Geschwindigkeiten;
- DDR-Training, Speichertest und DMA-Durchsatz;
- PDN-Transienten, Sequencing und Ripple unter Last;
- thermische Messung im finalen Chassis und Luftstrom;
- Hot-Plug, Modulwechsel, Reset, Firmwareupdate und Recovery;
- Langzeitverkehr mit Telemetrie und Fehlerprotokoll.
Warum reicht ein erfolgreicher Link nicht als Freigabe?
Equalizer und FEC können einen grenzwertigen Kanal zunächst stabilisieren. Temperatur, Fertigungstoleranz, Kabel oder Modulstreuung können die Reserve später aufbrauchen. Freigabe benötigt definierte Margin- und Fehlermetriken, nicht nur „Link up“.
Wie werden Flow-Controller-PCB-Bestückung und Serienprüfung geplant?
Große BGAs, Fine-Pitch-Komponenten, optische Cages und mehrere Spannungsdomänen benötigen abgestimmte Paste, Warpage-Kontrolle, Reflowprofil und Inspektion. SPI, AOI und Röntgen ergänzen sich; kein einzelnes Verfahren erkennt alle offenen Verbindungen, Lunker, falschen Bauteile oder Funktionsfehler.
Was sollte der Serien-FCT prüfen?
- Eingangsstrom, Rails, Sequencing und Sensoren;
- Bootloader, Firmware, Identität und Konfiguration;
- DDR, Flash und lokale Speicherpfade;
- PCIe-Link und ausgewählte Netzwerkports/Loopbacks;
- Modulpräsenz, Managementbusse und LEDs;
- Takt, Reset, Watchdog und Fehlerprotokoll;
- programmierbare Grenzwerte und Rückverfolgbarkeit.
Ein Serien-FCT ersetzt keine vollständige PHY-Compliance. Er wird so gestaltet, dass typische Fertigungs-, Programmier- und Komponentenfehler in wirtschaftlicher Taktzeit erkannt werden.
Welche Testzugänge müssen im Layout reserviert werden?
Rails, Reset, Bootmode, Managementbusse, JTAG/Boundary Scan, UART, Loopbacks und programmierbare Schnittstellen. Testpads dürfen SI, Rückstrom oder Mechanik nicht verschlechtern. Bei sehr schnellen Lanes werden interne Testmodi gegenüber ungeeigneten Flying-Probe-Pads bevorzugt.
Welche Material- und Qualitätsnachweise sind erforderlich?
Materialtyp, Dk/Df-Methode, Kupferprofil, Stackup, Impedanzcoupon, Lötoberfläche, IPC-Klasse und Prüfumfang werden vertraglich festgelegt. High-Tg, CAF-Beständigkeit oder Low-Loss sind getrennte Eigenschaften. Materialsubstitution erfolgt nur innerhalb einer genehmigten Gleichwertigkeitsregel.
Was muss rückverfolgbar sein?
PCB-Revision, Material und Fertigungslos, kritische Bauteilchargen soweit vereinbart, Firmwareversion, Geräteidentität, Prüfstatus, Abweichungen und Nacharbeit. Seriennummer und Messergebnis müssen eindeutig zusammengeführt werden können.
Sind Burn-in und 100-%-Röntgen immer notwendig?
Nein. Umfang und Stichprobe folgen Risiko, Bauteilen, Prozessfähigkeit, Feldausfallziel und Vertrag. Ein aufwendiger Test ohne passende Fehlerabdeckung erhöht Kosten, beweist aber nicht automatisch Zuverlässigkeit.
Wie werden Lieferanten und Kosten für Flow-Controller-PCBs verglichen?
Angebote müssen denselben Stackup, Materialtyp, HDI-/Backdrill-Struktur, Impedanz-/Verlustcoupons, Oberflächenfinish, BGA-Prozess, Röntgenumfang, Programmierung, FCT und Dokumentation enthalten. Sonst ist ein niedriger Stückpreis nicht vergleichbar.
Welche Fähigkeiten sollte der Lieferant nachweisen?
- stackupspezifische High-Speed- und HDI-DFM;
- kontrollierte Impedanz und vereinbarte Verlustmessung;
- BGA-, Via-in-Pad-, Backdrill- und Warpage-Prozess;
- SPI, AOI, Röntgen, Boundary Scan und kundenspezifisches FCT;
- sichere Firmware-/Identitätsprovisionierung;
- Material- und Komponentenänderungsmanagement;
- Rückverfolgbarkeit von Prototyp bis Serie.
Welche Faktoren treiben PCB- und PCBA-Kosten?
Low-Loss-Material, Lagenzahl, HDI-Zyklen, Backdrill, enge Strukturen, Testcoupons, große BGAs, optische Cages, Kühlmechanik, programmierbare Bauteile, Fixture und Testzeit. Eine zusätzliche Lage kann wirtschaftlicher sein als ein weiterer HDI-Zyklus; Varianten werden über Gesamtkosten verglichen.
Welche Flow-Controller-PCB-Leistungen kann HILPCB unterstützen?
HILPCB kann je nach freigegebenem Umfang High-Speed-/HDI-Leiterplattenfertigung, Stackup- und DFM-Abstimmung, Bauteilbeschaffung, SMT-Bestückung, SPI, AOI, vereinbartes Röntgen, Programmierung sowie kundenspezifische ICT-, Boundary-Scan- oder FCT-Lösungen unterstützen. Eine schlüsselfertige PCB-Bestückung kann PCB, BOM und vereinbarte Prüfung bündeln.
ASIC-/DPU-Architektur, FPGA-Logik, Treiber, Netzwerksoftware, Security-Konzept, Schlüsselverwaltung und formale Schnittstellen-Compliance sind keine automatische Standardleistung. Verantwortlichkeiten und Nachweise werden projektspezifisch bestätigt.
Was prüft HILPCB vor einem belastbaren Angebot?
- revisionsgleiche Fertigungsdaten, BOM und Zeichnungen;
- Formfaktor, Stackup, Material und Kanalziele;
- BGA-/HDI-/Backdrill- und Impedanzanforderungen;
- kritische Bauteile und zugelassene Alternativen;
- Kühlmechanik, Luftstrom und Montagefolge;
- Firmware, Programmierung, Testmodi und Grenzwerte;
- Mengen, Panel, Verpackung, Berichte und Lieferplan.
Welche Angaben gehören in eine Flow-Controller-PCB-RFQ?
System- und Schnittstellenanforderungen
- Anwendung: SmartNIC, DPU, OCP-NIC, Linecard oder kundenspezifisch;
- Formfaktor, Chassis, Host, Front-Panel und Mechanik;
- Ethernet-/PCIe-Version, Ports, Lanes, Module und Breakout;
- ASIC/FPGA/DPU, DDR, Flash, Management und Taktung;
- Leistungszustände, Telemetrie, Secure Boot und Updateprozess.
PCB-, PCBA- und Thermikdaten
- Gerber/ODB++, Stackup, Material, Dk/Df und Kupferprofil;
- Impedanz-, Verlust-, Backdrill- und Couponanforderungen;
- BOM, Alternativen, MSL, BGA-/Via-in-Pad- und Finish-Daten;
- Kühlkörper, Luftstrom, zulässige Temperaturen und Leistungsprofile;
- Panel, Warpage, Programmierung, Identität und Verpackung.
Prüf- und Qualitätsumfang
- E-Test, TDR/VNA-Coupons, SPI, AOI und Röntgen;
- PCIe-/Ethernet-Testmodi, BERT, Loopbacks und FCT;
- Boundary Scan, DDR-, Sequencing- und Thermotest;
- FAI, Berichte, Rückverfolgbarkeit und Abweichungsprozess;
- Prototyp-, Pilot- und Serienmengen, NRE und Liefertermine.
Mit diesen Angaben kann HILPCB Herstellbarkeit, Testaufwand und Lieferumfang prüfen. Projektdaten können über die RFQ-Seite übermittelt werden.
Häufige Fragen zu Flow-Controller-PCBs
Was ist eine Flow-Controller-PCB im Rechenzentrum?
Sie ist eine Netzwerkleiterplatte, die Datenströme mit NIC-ASIC, FPGA, DPU oder Switch-ASIC klassifiziert, verteilt oder beschleunigt.
Ist damit ein industrieller Durchflussregler gemeint?
Nein. Dieser Artikel behandelt Netzwerkverkehr in Servern. Ein Fluid- oder Gas-Durchflussregler benötigt eine andere Sensor-, Analog- und Regelungsarchitektur.
Was ist der Unterschied zwischen SmartNIC und DPU?
Eine SmartNIC beschleunigt Netzwerkfunktionen. Eine DPU ist meist eigenständiger und kombiniert Prozessoren, Beschleuniger, Speicher, Management und Sicherheitsfunktionen.
Was bedeutet 112G PAM4?
Es bezeichnet häufig eine SerDes-Lane-Klasse mit vier Signalpegeln. Genaue Symbolrate, FEC und Portabbildung hängen vom Standard und PHY ab.
Reicht eine Impedanztoleranz von ±5 %?
Nicht pauschal. Toleranz, Messmethode und Coupon werden aus PHY, Stackup, Kanalbudget und Fertigungsfähigkeit abgeleitet.
Braucht jede Flow-Controller-PCB Low-Loss-Material?
Nein. Material folgt Kanallänge, Frequenz, Via- und Steckverbinderverlust sowie zulässiger Reserve. Kurze Kanäle können mit geeignetem FR4 funktionieren.
Ist High-Tg-FR4 automatisch für PAM4 geeignet?
Nein. High-Speed-Eignung benötigt zusätzlich Dk/Df, Kupferrauheit, Glasgewebe und ein validiertes Kanalmodell.
Wann ist Backdrilling erforderlich?
Wenn ungenutzte Via-Stubs das Kanalbudget verletzen. Reststub und Tiefentoleranz werden für den konkreten Aufbau spezifiziert.
Muss eine DPU-Karte Any-Layer-HDI verwenden?
Nein. BGA-Escape, Bauraum und Kanal entscheiden. Konventionelle Vias, begrenztes HDI oder Backdrill können wirtschaftlicher sein.
Welche Tests prüfen einen 112G-Kanal?
TDR/VNA, BERT, PHY-Compliance, Linktraining und Error Counter ergänzen sich. Ein erfolgreicher Link allein beweist keine ausreichende Margin.
Was gehört in den Serien-Funktionstest?
Versorgungen, Boot, Firmware, Identität, Speicher, Management, ausgewählte Links/Loopbacks, Sensoren, Takt, Reset und Fehlerprotokoll.
Welche Daten beschleunigen ein Flow-Controller-PCB-Angebot?
Formfaktor, Ports, PCIe/Ethernet, Stackup, Kanalziele, BOM, Kühlung, Firmware, Prüfplan, Mengen und Liefertermin.
Fazit
Eine zuverlässige Flow-Controller-PCB entsteht aus einer klar definierten Systemgrenze. Port- und Hostbandbreite, SerDes-Kanal, Stackup, PDN, Kühlung, Management und Firmware müssen auf denselben Formfaktor und Einsatzfall ausgerichtet sein. Pauschale Impedanz-, Material- oder Leistungswerte ersetzen kein projektspezifisches Budget.
Für vergleichbare Angebote gehören Kanalziele, Materialregel, HDI-/Backdrill-Struktur, Kühlmechanik, Testmodi, Provisionierung und Verantwortlichkeiten in die RFQ. So bleiben Prototypenergebnisse auf Pilot- und Serienfertigung übertragbar.