Neuronale Verarbeitungseinheit: Bewältigung von Hochgeschwindigkeits- und Hochdichte-Herausforderungen in Rechenzentrumsserver-PCBs

Eine eingehende Analyse der Kerntechnologien hinter neuronalen Verarbeitungseinheiten, die Hochgeschwindigkeitssignalintegrität, Wärmemanagement und Stromversorgungsintegrität abdeckt, um Ihnen beim Bau leistungsstarker Rechenzentrums-Hardware zu helfen.

technology4. Januar 202514 Min. Lesezeit

Mit der Welle der Automobilintelligenz entwickeln sich moderne Fahrzeuge rasant zu „Rechenzentren auf Rädern“. Der Kerntreiber dieser Transformation ist die immer leistungsfähigere Neuronale Verarbeitungseinheit (NPU), die massive Daten von Sensoren wie Kameras, Radaren und Lidars verarbeitet, um komplexe Entscheidungen vom assistierten Fahren bis zur vollständigen Autonomie zu ermöglichen. Wenn die Rechenleistung, der Stromverbrauch und der Datendurchsatz von NPUs denen von Rechenzentrumsservern Konkurrenz machen, stehen auch die Leiterplatten (PCBs), auf die sie angewiesen sind, vor beispiellosen Design- und Fertigungsherausforderungen. Dies ist nicht nur ein technisches Upgrade, sondern eine systemische Revolution, die sich auf funktionale Sicherheit, extreme Zuverlässigkeit und strenge Qualitätskontrolle konzentriert und den Technologiesprung von grundlegenden L1 ADAS PCBs zu hochintegrierten L4 Autonomen PCBs vorantreibt.

Die Kernrolle und Entwicklung von Neuronalen Verarbeitungseinheiten (NPUs) in der Automobilelektronik

Die Neuronale Verarbeitungseinheit (NPU), ein spezialisierter Prozessor, der zur Beschleunigung von Algorithmen der künstlichen Intelligenz (KI) und des maschinellen Lernens (ML) – insbesondere tiefer neuronaler Netze (DNNs) – entwickelt wurde, dient als rechnerische Grundlage für intelligente Funktionen in Fahrzeugen, einschließlich Umfeldwahrnehmung, Sensorfusion, Pfadplanung und Fahrzeugsteuerung.

Ihre Entwicklung spiegelt deutlich den Fortschritt der Automobilintelligenz wider:

Frühes Stadium (ADAS): NPUs wurden hauptsächlich für relativ einfache Aufgaben wie Spurverlassenswarnung (LDW) oder automatische Notbremsung (AEB) eingesetzt. Diese Systeme hatten geringe Rechenanforderungen, und die PCB-Designs waren relativ unkompliziert.
Mittleres Stadium (L2/L2+): Mit der Verbreitung von Funktionen wie adaptiver Geschwindigkeitsregelung (ACC) und Stauassistent (TJA) mussten NPUs mehrere Sensordatenströme gleichzeitig verarbeiten. Dies erhöhte die Komplexität der Vision Processing PCB-Designs, was höhere Signalübertragungsraten und ein besseres Wärmemanagement erforderte.
Fortgeschrittenes Stadium (L3/L4): In fortschrittlichen autonomen Fahrsystemen werden NPUs zum Kern der zentralen Rechenplattform. Sie müssen Daten von hochauflösenden Kameras, Millimeterwellenradaren und Lidars in Echtzeit fusionieren, um komplexe Szenenanalyse und Entscheidungsfindung durchzuführen. Dies stellt nicht nur extreme Anforderungen an die Datenverarbeitungsfähigkeiten von Lidar Processing PCBs, sondern treibt auch den Bedarf an hochintegrierten, hochzuverlässigen Edge AI PCBs voran, deren Designkomplexität nun der von Hochleistungsrechensystemen (HPC) ebenbürtig ist.

Zwingende Anforderungen an die funktionale Sicherheit (ISO 26262) für NPU-PCB-Designs

Wenn Neuronale Verarbeitungseinheiten Entscheidungsfindungsfunktionen für die Fahrzeugsteuerung übernehmen, könnte jeder Ausfall zu katastrophalen Folgen führen. Daher muss ihr Design streng der ISO 26262 Norm für funktionale Sicherheit für Kraftfahrzeuge entsprechen. Als Kern des Systems müssen NPUs und ihre Leiterplatten (PCBs) typischerweise den höchsten Automotive Safety Integrity Level (ASIL), nämlich ASIL D, erreichen.

Dies stellt die folgenden Kernanforderungen an das Leiterplattendesign und die Fertigung:

Kontrolle zufälliger Hardwarefehler: Die Wahrscheinlichkeit zufälliger Hardwarefehler muss durch Design-Redundanz (z.B. zwei NPUs, die sich gegenseitig absichern), erhöhte Diagnoseabdeckung (Diagnostic Coverage, DC) und die Verwendung hochzuverlässiger Komponenten reduziert werden. FMEDA (Fehlermodi-, Auswirkungen- und Diagnoseanalyse) ist ein kritisches Werkzeug zur Bewertung, ob die Hardware-Architektur die ASIL-Ziele erfüllt.
Vermeidung systematischer Fehler: Dies erfordert die Einhaltung strenger, nachvollziehbarer Prozesse während des gesamten Produktlebenszyklus (von der Anforderungsdefinition, dem Design, der Fertigung bis zur Außerbetriebnahme). Für Leiterplatten bedeutet dies klare Designregeln, strenge Materialkontrolle, kontrollierte Fertigungsprozesse und umfassende Verifikationstests.
Fehlertolerantes Zeitintervall (FTTI): Das System muss in der Lage sein, Fehler zu erkennen, einen sicheren Zustand einzunehmen und den Fahrer innerhalb einer extrem kurzen Zeit (typischerweise Millisekunden) nach Auftreten eines Fehlers zu alarmieren. Das PCB-Design muss die Integrität und geringe Latenz von Diagnosesignalen gewährleisten, um die FTTI-Anforderungen zu erfüllen.

ISO 26262 ASIL-Stufen und Hardware-Metriken

Verschiedene ASIL-Stufen haben sehr unterschiedliche Toleranzen für zufällige Hardwarefehler, was direkt die Designredundanz und die Diagnosekomplexität von NPU-Systemen bestimmt.

Metrik	ASIL B	ASIL C	ASIL D
Metrik für Einzelfehler (SPFM)	≥ 90%	≥ 97%	≥ 99%
	Metrik für latente Fehler (LFM)	≥ 60%	≥ 80%	≥ 90%
Wahrscheinlichkeit eines zufälligen Hardware-Fehlers (PMHF)	< 100 FIT	< 100 FIT	< 10 FIT

* FIT: Failures In Time (Ausfälle pro Zeiteinheit), Ausfallrate pro Milliarde Stunden. Je niedriger der Wert, desto höher die Zuverlässigkeit.

Hochgeschwindigkeits-Signalintegrität (SI): Bewältigung des massiven Datendurchsatzes von NPUs

NPUs erfordern einen ultrahohen Datenaustausch mit DDR-Speicher, Sensorschnittstellen und Automotive Ethernet, wobei die Raten mehrere zehn Gbit/s erreichen. Bei solch hohen Frequenzen sind Leiterbahnspuren auf PCBs keine einfachen Leiter mehr, sondern werden zu komplexen Übertragungsleitungen. Die Gewährleistung der Signalintegrität (SI) hat im Design höchste Priorität.

Zu den wichtigsten Herausforderungen gehören:

Impedanzkontrolle: Die Impedanz von Übertragungsleitungen muss streng mit den Treiber- und Empfängerenden übereinstimmen, typischerweise 50 Ohm (single-ended) oder 100 Ohm (differenziell). Jede Fehlanpassung kann Signalreflexionen verursachen, die Daten beschädigen. Dies erfordert von Leiterplattenherstellern eine präzise Kontrolle über die dielektrischen Konstanten der Materialien, die Kupferdicke, die Leiterbahnbreite und die Laminierungsprozesse.
Einfügedämpfung: Die Signalenergie schwächt sich während der Übertragung ab, insbesondere bei hohen Frequenzen. Es ist entscheidend, Materialien mit extrem geringem dielektrischen Verlust (Df) auszuwählen und die Leiterbahnlänge sowie das Via-Design zu optimieren, um sicherzustellen, dass das Signal beim Erreichen des Empfängers eine ausreichende Amplitude behält.
Übersprechen: Die Kopplung elektromagnetischer Felder zwischen benachbarten Hochgeschwindigkeitsleiterbahnen kann Rauschstörungen verursachen. Übersprechen kann effektiv unterdrückt werden, indem der Leiterbahnabstand (typischerweise nach der 3W-Regel) kontrolliert, Stripline-Strukturen verwendet und die Routing-Schichten optimiert werden.

Um diese Herausforderungen zu bewältigen, erfordert das Design einer zuverlässigen L4 Autonomen Leiterplatte oft fortschrittliche Hochgeschwindigkeits-Leiterplatten-Technologie und eine umfassende Analyse vor und nach dem Design mithilfe professioneller SI-Simulationswerkzeuge (z. B. Ansys SIwave, Cadence Sigrity).

Strenge Wärmemanagementstrategien: Sicherstellung der NPU-Leistung unter extremen Bedingungen

Leistungsstarke NPUs können Dutzende oder sogar Hunderte von Watt Leistung verbrauchen und dabei erhebliche Wärme im begrenzten Raum eines ECU-Gehäuses erzeugen. Zusätzlich sind automobile Betriebsumgebungen extrem rau, mit Umgebungstemperaturen, die typischerweise von -40°C bis +125°C reichen. Wenn Wärme nicht effektiv abgeführt werden kann, steigt die Chiptemperatur der NPU stark an, was zu Leistungsabfall (Throttling) oder sogar dauerhaften Schäden führt.

Wärmemanagementstrategien auf PCB-Ebene sind entscheidend:

Verbesserte Wärmeleitung: Verwenden Sie Dickkupfer-Leiterplatten, um Wärme durch Erhöhung der Kupferdicke von Leistungs- und Masseschichten (z.B. 3-6oz) seitlich abzuleiten und so die Wärme gleichmäßig zu verteilen.
Vertikale Wärmeableitungskanäle schaffen: Entwerfen Sie eine Anordnung von Thermal Vias unter dem NPU-Chip, um Wärme schnell vom Chip zur gegenüberliegenden Seite der Leiterplatte zu übertragen, wo sie dann von einem Kühlkörper abgeführt wird.
Materialien mit hoher Wärmeleitfähigkeit: In extremen Fällen werden Metallkern-Leiterplatten (MCPCB) oder die Technologie der eingebetteten Kupfermünzen eingesetzt, um hochwärmeleitende Metalle direkt mit dem Chip zu verbinden und so einen optimalen Wärmeableitungspfad zu schaffen.
Systemebene-Simulation: Während der Entwurfsphase müssen detaillierte numerische Strömungsmechanik (CFD)-Simulationen durchgeführt werden, um die Wärmeverteilung im gesamten ECU-System zu analysieren und sicherzustellen, dass alles, von einfachen L1 ADAS PCBs bis hin zu komplexen Vision Processing PCBs, unter den härtesten Bedingungen innerhalb sicherer Betriebstemperaturen bleibt.

Umweltzuverlässigkeits-Testmatrix für PCBs in Automobilqualität

Gemäß den Normen ISO 16750 und AEC-Q müssen NPU-PCBs eine Reihe strenger Umwelttests durchlaufen, um extreme Bedingungen zu simulieren, denen sie während ihres gesamten Lebenszyklus begegnen können.

Testpunkt	Testzweck	Typische Bedingungen
Temperaturwechseltest (TCT)	Bewertung der thermischen Spannung zwischen Materialien mit unterschiedlichen CTEs	-40°C ↔ +125°C, 1000 Zyklen

Thermoschocktest (TST) Bewertung der Toleranz gegenüber abrupten Temperaturänderungen -40°C ↔ +150°C, Übergang innerhalb von 30 Minuten Zufallsvibrationstest Simulation der Auswirkungen von Straßenunebenheiten auf Lötstellen und Strukturen 8 Stunden/Achse, 3 Achsen, 10-2000Hz Mechanischer Schocktest Simulation von Kollisionen oder versehentlichen Stürzen Halbsinuswelle, 50g, 11ms Test auf leitfähige anodische Filamente (CAF-Test) Bewertung der Isolationszuverlässigkeit von Materialien unter hoher Temperatur und Feuchtigkeit 85°C / 85% RH, 1000 Stunden

Power Integrity (PI): Bereitstellung von stabilem und reinem "Blut" für NPUs

Hochleistungs-NPU-Chips sind extrem empfindlich gegenüber der Stromversorgungsqualität. Sie benötigen typischerweise mehrere Sätze von Niederspannungs- (oft unter 1V), Hochstrom- (bis zu 100A oder mehr) Stromversorgungen. Selbst geringfügige Spannungsschwankungen oder Rauschen können Berechnungsfehler verursachen, was für sicherheitskritische Systeme inakzeptabel ist. Das Ziel des Power Integrity (PI)-Designs ist es, NPUs mit stabilem und reinem "Blut" zu versorgen.

Der Schlüssel zum PI-Design liegt in der Minimierung der Impedanz des Power Distribution Network (PDN):

Niedrigimpedantes PDN-Design: Reduzierung des Gleichstromwiderstands (IR-Abfall) durch die Verwendung breiter Strom- und Masseebenen, Erhöhung der Anzahl der Ebenenschichten und Verkürzung der Strompfade.
Entkopplungskondensator-Strategie: Sorgfältiges Platzieren einer großen Anzahl von Entkopplungskondensatoren um den NPU-Chip. Diese Kondensatoren wirken wie winzige Energiespeicher, die schnell reagieren, wenn der Chip einen momentanen hohen Strom benötigt, um Spannungsabfälle zu unterdrücken. Die Auswahl und Anordnung der Kondensatoren muss das gesamte Spektrum von niedrigen bis hohen Frequenzen abdecken.
Package-PCB-Co-Design: Die Stromversorgungsprobleme von NPUs beginnen innerhalb des Chip-Packages. Daher ist die Package-PCB-Co-Simulation unerlässlich, um die PDN-Leistung zu analysieren und zu optimieren, indem Chip, Package und PCB als vollständiges System behandelt werden. High-Density Interconnect (HDI-Leiterplatte)-Technologie spielt hier eine entscheidende Rolle. Durch die Verwendung von Micro-Vias und vergrabenen Vias bietet die HDI-Technologie ausreichend Routing-Platz für die dichten BGA-Pins unter der NPU, ohne die Leiterplattengröße zu erhöhen, wodurch Entkopplungskondensatoren so nah wie möglich an den Strompins platziert werden können, um ihre Wirksamkeit zu maximieren. Dies ist eine grundlegende Technologie für jede Hochleistungs-Edge AI PCB.

NPU-Leiterplattenfertigung und Rückverfolgbarkeit unter dem IATF 16949 Qualitätssystem

Im Gegensatz zur Unterhaltungselektronik strebt die Automobilelektronik "Null Fehler" an. IATF 16949 ist ein weltweit anerkannter Standard für Qualitätsmanagementsysteme in der Automobilindustrie, der von Lieferanten die Einrichtung eines prozessorientierten, auf Risikoprävention ausgerichteten Qualitätssystems verlangt. Für sicherheitskritische Komponenten wie NPU-Leiterplatten ist die rigorose Implementierung von IATF 16949 unerlässlich.

Zu den Kernpraktiken gehören:

Advanced Product Quality Planning (APQP): Ein strukturierter Prozess zur Identifizierung und Behebung aller potenziellen Qualitätsrisiken vor der Massenproduktion.
Produktionsteil-Abnahmeverfahren (PPAP): Ein umfassendes Dokumentationspaket, das beweist, dass der Herstellungsprozess des Lieferanten stabil und in der Lage ist, Produkte konsistent zu produzieren, die den Kundenanforderungen entsprechen.
Statistische Prozesslenkung (SPC): Gewährleistet Prozessstabilität und Vorhersagbarkeit durch Überwachung wichtiger Fertigungsparameter (z. B. Ätzgenauigkeit, Laminatdicke, Bohrposition) und ermöglicht die rechtzeitige Erkennung von Anomalien.
Messsystemanalyse (MSA): Gewährleistet die Genauigkeit und Zuverlässigkeit der Messgeräte und -methoden, die zur Überprüfung der Produktqualität verwendet werden.
End-to-End-Rückverfolgbarkeit: Jede Leiterplatte muss bis zur Rohmaterialcharge, den Produktionsanlagen, den Bedienern und den wichtigsten Prozessparametern zurückverfolgt werden können. Im Falle von Problemen können betroffene Chargen schnell für präzise Rückrufe identifiziert werden.

Fünf Phasen der APQP-Qualitätsplanung

Der APQP-Rahmen gewährleistet eine strenge Qualitätskontrolle in jeder Phase vom Konzept bis zur Massenproduktion und dient als Blaupause für die Null-Fehler-Fertigung.

Phase	Kernaufgaben	Wichtige Ergebnisse
1. Projekt planen und definieren	Kundenanforderungen und Projektziele definieren	Designziele, Qualitätsziele, anfängliche Stückliste
2. Produktdesign und -entwicklung	Produktdesign und -validierung abschließen	DFMEA, Designprüfung, technische Zeichnungen
3. Prozessdesign und -entwicklung	Design und Entwicklung von Fertigungsprozessen	Prozessablaufdiagramm, PFMEA, Kontrollplan
4. Produkt- und Prozessvalidierung	Überprüfung der Fertigungsprozessfähigkeit	Produktionsprobelauf, MSA-Bericht, PPAP-Genehmigung
5. Feedback, Bewertung und Korrekturmaßnahmen	Kontinuierliche Verbesserung und gewonnene Erkenntnisse	Variationsreduzierung, Verbesserung der Kundenzufriedenheit

Materialauswahl und Fertigungsprozesse: Der Grundstein der AEC-Q-Zertifizierung

Die AEC-Q-Serienstandards (z. B. AEC-Q100 für Chips, AEC-Q200 für passive Bauteile) dienen als Pass für Komponenten, um in den Automobilbereich zu gelangen. Obwohl es keinen speziellen AEC-Q-Standard für unbestückte Leiterplatten gibt, müssen die Materialien und Prozesse von Leiterplatten als Träger aller Komponenten sicherstellen, dass das gesamte Modul strenge Zuverlässigkeitstests nach Automobilstandard besteht.

Die Materialauswahl ist die erste Verteidigungslinie:

Hohe Glasübergangstemperatur (Tg): Bereiche wie Motorräume von Kraftfahrzeugen erfahren extrem hohe Temperaturen. Leiterplatten müssen High Tg Leiterplatte-Materialien (typischerweise Tg ≥ 170°C) verwenden, um ein Erweichen und Verformen unter hohen Temperaturen zu verhindern und die strukturelle Stabilität zu gewährleisten.
Niedriger Wärmeausdehnungskoeffizient (CTE): Der CTE von Leiterplattensubstraten muss dem von großen BGA-Chips (z. B. NPUs) entsprechen, um thermische Spannungen während des Temperaturwechsels zu minimieren und die Ermüdungsrissbildung von Lötstellen zu verhindern.
CAF-Beständigkeit: Die Beständigkeit gegen leitfähige anodische Filamente (CAF) ist ein kritischer Indikator für die langfristige Isolationszuverlässigkeit eines Substrats in Umgebungen mit hohen Temperaturen und hoher Luftfeuchtigkeit. Die Auswahl von Materialien mit ausgezeichneter CAF-Beständigkeit ist unerlässlich, um potenzielle Kurzschlussrisiken zu mindern. Die Herausforderungen in den Herstellungsprozessen sind gleichermaßen bedeutsam. NPU-Leiterplatten sind typischerweise Vielschichtplatinen mit 20 oder mehr Lagen, die extrem feine Leiterbahnen (≤3mil) und Mikro-Vias aufweisen. Dies erfordert von den Herstellern fortschrittliche Ausrichtungstechnologien, präzise Ätz- und Beschichtungsfähigkeiten sowie eine strenge Kontaminationskontrolle. Ein zuverlässiger Komplettmontage-Partner, der in der Lage ist, den gesamten Prozess von der Leiterplattenfertigung über die Bauteilbeschaffung bis zur Bestückung zu integrieren und dabei die Einhaltung von Automobilstandards in jedem Schritt zu gewährleisten, ist entscheidend für den Projekterfolg. Ob es sich um eine fortschrittliche Lidar-Verarbeitungs-Leiterplatte oder andere Sensorplatinen handelt, Materialien und Prozesse sind die Grundlage der Zuverlässigkeit.

Design der elektromagnetischen Verträglichkeit (EMV): Gewährleistung der NPU-Systemstabilität in komplexen elektromagnetischen Umgebungen

Das Innere eines Automobils ist eine äußerst komplexe elektromagnetische Umgebung, gefüllt mit Rauschquellen wie Motoren, Zündsystemen und drahtlosen Kommunikationssystemen. Das NPU-System selbst ist aufgrund seiner hochfrequenten Takte und Hochgeschwindigkeits-Datenübertragung ebenfalls eine bedeutende Quelle für EMI (Elektromagnetische Interferenz). Das Ziel des EMV-Designs ist es, "weder andere zu stören noch von anderen gestört zu werden".

EMV-Designstrategien auf PCB-Ebene umfassen:

Optimiertes Lagenaufbau-Design: Hochgeschwindigkeitssignalschichten zwischen vollständigen Masse- oder Leistungsebenen (Streifenleiterstruktur) anordnen, um die Ebenen für natürliche Abschirmung zu nutzen und klare Rückwege für Signale bereitzustellen.
Strenges Massemanagement: Ein einheitliches, niederimpedantes Erdungssystem einführen. Digitale und analoge Massen ordnungsgemäß trennen und verbinden, um Rauschkopplung über die Masseebene zu verhindern.
Filterung und Abschirmung: Filterschaltungen an kritischen Stellen wie Stromeingangspunkten und E/A-Schnittstellen hinzufügen, um leitungsgebundenes Rauschen zu eliminieren. Für empfindliche Schaltungen oder starke Strahlungsquellen können Abschirmgehäuse auf Platinenebene zur Isolation verwendet werden.
Bauteilplatzierung: Hochgeschwindigkeits- und Hochleistungskomponenten wie die NPU in der Mitte der Leiterplatte platzieren, fern von empfindlichen Schnittstellen und Antennen. Taktschaltungen sollten so kurz wie möglich sein und von den PCB-Kanten ferngehalten werden. Alle Designs müssen strenge Industriestandardtests wie CISPR 25 bestehen, um sicherzustellen, dass das Endprodukt andere elektronische Geräte im Fahrzeug nicht stört und externen elektromagnetischen Störungen standhalten kann. Für eine L4 autonome Leiterplatte, die die Fahrsicherheit des Fahrzeugs bestimmt, ist jeder Kompromiss bei der EMV-Leistung inakzeptabel.

Dashboard für Qualitätskennzahlen der Null-Fehler-Fertigung

Durch die kontinuierliche Überwachung wichtiger Leistungsindikatoren (KPIs) können Hersteller die Prozessfähigkeit quantifizieren und eine kontinuierliche Verbesserung vorantreiben, um die strengen Qualitätsziele der Automobilindustrie zu erfüllen.

Metrik	Definition	Ziel der Automobilindustrie
PPM (Teile pro Million)	Anzahl der fehlerhaften Teile pro Million Produkte	< 10 PPM (einzelnes PPM)
DPMO (Fehler pro Million Möglichkeiten)	Anzahl der Fehler pro Million Möglichkeiten	Gegen Null gehend
Cpk (Prozessfähigkeitsindex)	Prozessfähigkeitsindex, der die Prozessstabilität und Zentrierung misst	≥ 1,67 (kritische Merkmale)
First Pass Yield (FPY)	Anteil der Produkte, die alle Tests auf Anhieb bestehen	> 99,5%

Fazit

Die Entwicklung und Herstellung von Leiterplatten für automobile Neuronale Verarbeitungseinheiten ist eine Systementwicklungsherausforderung, die Anforderungen an funktionale Sicherheit, Qualitätsmanagement, hohe Geschwindigkeit, hohe Wärmeableitung und hohe Dichte integriert. Dies hat den Umfang der traditionellen Leiterplattenfertigung längst überschritten und erfordert von Lieferanten ein tiefes Branchenverständnis, eine strenge Prozesskontrolle und modernste technische Fähigkeiten. Von den Sicherheitsanforderungen der ISO 26262 über die Null-Fehler-Ziele der IATF 16949 bis hin zur Zuverlässigkeitsprüfung von AEC-Q setzt jeder Schritt extrem hohe Maßstäbe. Während sich Fahrzeuge von einfachen L1 ADAS Leiterplattenarchitekturen zu hochintegrierten Edge AI Leiterplattenplattformen entwickeln, werden diese Herausforderungen noch gewaltiger. Die Wahl eines Partners, der diese Komplexitäten tiefgreifend verstehen und bewältigen kann, ist entscheidend, um den sicheren und zuverlässigen Einsatz von intelligenten Fahrzeugen der nächsten Generation auf der Straße zu gewährleisten.