PCB-Testpunktdesign: Abstandsregeln, Prüfspitzen-Raster und Wirtschaftlichkeit von ICT vs. Flying Probe

Eine Testbarkeitsprüfung sollte vor der Layoutfreigabe festlegen, welche Netze physischen Prüfzugang, Boundary Scan oder Funktionstests benötigen. Fehlender Zugang kann die Fehlersuche verlängern; Abdeckung und Geschwindigkeit eines automatisierten Tests hängen von der konkreten Schaltung und dem Testprogramm ab.

Design for Testability (DFT) ist keine Aufgabe, die erst nach dem Routing in Restflächen gequetscht wird. Sie berücksichtigt mechanische Prüffreiräume, Nadelabstände, parasitäre Kapazität auf schnellen Signalen und den Kostenvergleich zwischen Flying-Probe-Tests mit separat zu bestätigenden Rüstkosten und ICT-Nadelbettadaptern.

Geometrie von Testpunkten: Pad-Durchmesser, Oberflächen und Prüfspitzenformen

Eine gefederte Prüfspitze stellt durch Federkraft den elektrischen Kontakt zum Testpad her. Die Kontaktkraft liegt häufig etwa zwischen 1,5 und 8,0 Unzen, hängt aber vom jeweiligen Prüfspitzenmodell ab. Kontaktkraft, Zugänglichkeit, Oberflächenfinish und Wiederholbarkeit sind anhand der Herstellerangaben und des konkreten Prüfadapters abzustimmen.

Es gibt zwei unterschiedliche Arten von Testpunkten: flache, unbestückte Kupferflächen für Flying-Probe-Nadeln und ICT-Nadelbettkontakte sowie bestückte Durchkontaktierungs- oder SMD-Schleifen, Türmchen und Stiftleisten zum Anschluss von Oszilloskop-Masseleitungen oder Logikanalysatoren beim Laboraufbau. Diese Funktionen stellen unterschiedliche Anforderungen an die Geometrie.

Übliche Prüfspitzenformen und Kontaktmechanik (Eignung anhand des Modells prüfen):

 1. Lanzenspitze / Punkt             2. Kronenspitze / Mehrpunkt       3. Kelchspitze
             |                                     | | |                      \_/
            / \                                   / \|/ \                     | |
           +---+                                 +-------+                    +---+
             |                                      |                          |
  (für bestimmte Oberflächen)          (Kontakt abhängig von Pad/Spitze)   (für passende Pins)

Die folgenden Maße sind Beispiele für die Layoutabstimmung, keine IPC-Grenzwerte und keine garantierte Leistungsfähigkeit jedes Prüfadapters. Stimmen Sie die Auslegung anhand der tatsächlichen Prüfspitze, Pad-Oberfläche, Kontaktkraft und Wiederholbarkeit mit dem Testingenieur ab.

Flying-Probe-Geräte und Nadelbettadapter tolerieren unterschiedliche Padgrößen und Lageabweichungen. Ein 0,70 mm (28 mil) großes Pad kann bei engem Layout als Ausgangspunkt für die Prüfung dienen; die Eignung hängt von Prüfspitze, Führungsplatte, Leiterplattentoleranz und validiertem Kontakt ab. Auch 0,90 mm (35 mil) Pads mit 75- oder 100-mil-Raster sind Entwurfsvorschläge, die am Zieladapter geprüft werden müssen. Aus dem Pad-Durchmesser allein lässt sich keine Lebensdauer von 100.000 Prüfzyklen ableiten.

Bauteil- und Mechanikabstände: Kollisionsschutz für Prüfspitzen

Ein ICT-Nadelbettadapter ist ein elektromechanisches Prüfmittel. Beim Andrücken der Leiterplatte an die gefederten Prüfspitzen müssen Prüfspitzenkörper, obere Niederhalter und Bauteile genügend Abstand zueinander haben. Die folgenden Abstände sind Layoutvorschläge, die der Adapterkonstrukteur vor dem Einfrieren des Layouts anhand von Adapter, Bauteilen und Leiterplattentoleranzen freigeben muss.

Mechanische Freiräume um Leiterplatten-Testpunkte
(Nur Layoutbeispiel; Maße vom Adapterkonstrukteur bestätigen lassen)

                                 [ Hohes Bauteil ]
                                 [ z. B. Abschirmung / Drossel ]
                                 +----------------+
                                 |                |
             [ Testpad-Fläche ]  |    Höhe H      |
                    |            |    > 5,0 mm    |
            +-------+-------+    +----------------+
            | Kupfer|  Pad  |    |  Lötanschluss  |
    ========+=======+=======+====+================+==== Leiterplattenoberfläche
            |<-- C_comp --->|
               Sicherheitsabstand

  Beispielwerte, vom tatsächlichen Adapter freizugeben:
  - Bauteilhöhe H ≤ 2,0 mm: Pad-zu-Bauteilkante 0,50 mm (20 mil)
  - Bauteilhöhe H > 5,0 mm: 3,0–3,8 mm (120–150 mil) als Vorschlag prüfen
  - Prüfspitzen-Raster 100/75/50 mil mit Spitzen- und Adapterdaten abgleichen

Prüfen Sie vor dem Layout-Freeze folgende Vorschläge gemeinsam mit dem Adapterkonstrukteur und passen Sie sie an die tatsächliche Abstützung und Prüfspitzenanordnung an:

1. Abstand zu flachen SMD-Bauteilen (H ≤ 2,0 mm): Ein Kantenabstand von 0,50 mm (20 mil) kann als Entwurfsvorschlag dienen. Prüfen Sie, ob Prüfspitzenkrone oder -hülse Bauteilkörper oder Keramikkondensator berühren kann.
2. Abstand zu hohen Bauteilen (H > 5,0 mm): Ein Abstand von 3,0 bis 3,8 mm (120 bis 150 mil) zu Elektrolytkondensatoren, Drosseln und Klemmen kann als Vorschlag dienen. Ausfräsungen, Abstützung und Spitzenposition legt der Adapterkonstrukteur anhand des tatsächlichen Aufbaus fest.
3. Einseitige Zugänglichkeit: Wenn die Prüfanforderungen es zulassen, kann eine Konzentration der Testpunkte auf einer Seite, häufig der Unterseite, die Adapterkonstruktion vereinfachen. Prüfumfang, Kosten und Wartung müssen anhand von Angebot und Abstützung geprüft werden; eine feste Einsparung darf nicht angenommen werden. Einzelne Testpunkte auf der zweiten Seite begründen nicht automatisch einen zweiseitigen Adapter.
4. Passbohrungen: Mindestens zwei unbeschichtete Passbohrungen diagonal anzuordnen, kann geprüft werden. 3,175 mm (0,125 Zoll) Durchmesser mit ± 0,05 mm Toleranz ist ein möglicher Vorschlag; Lage, Maß und Toleranz müssen vom Adapterkonstrukteur freigegeben werden.

Signalintegrität bei High-Speed-Leitungen: Parasitäre Stichleitungseffekte

Geometrie und elektrische Belastung von Testpunkten sollten auch auf Analog- und Versorgungsnetzen geprüft werden; Strompfade, Kapazität und Zugänglichkeit können relevant sein. Bei schnellen digitalen Schnittstellen wie DDR4/DDR5, PCIe, USB 3.2 und Multi-Gigabit-SerDes können Pad und Abzweig eine nicht abgeschlossene Stichleitung bilden. Die tatsächliche Wirkung hängt vom Pad, Lagenaufbau, Prüfmittel und der Flankensteilheit der Schnittstelle ab.

Schematische parasitäre Diskontinuität eines High-Speed-Testpunkts
(Parameter anhand der tatsächlichen Struktur modellieren)

  High-Speed-Differenzialleitung
  ========================+=========================> Zum Empfänger-IC
                          |
                          | <- Abzweigende Stichleitung (Induktivität L_stub)
                          |
                        +---+
                        |   | <- Testpad-Fläche (Belastung abhängig vom Aufbau)
                        +---+
                          |
                       (Zusätzliche Kapazität zur Referenzfläche möglich)

Die Auswirkungen eines Testpunkts auf schnelle Signale müssen für die tatsächliche Struktur bewertet werden. Weisen Sie nicht jedem Pad denselben Kapazitätswert oder Impedanzeinbruch zu:

1. Kapazitive Belastung (C_pad): Padfläche, Dielektrikum, Abstand zur Referenzfläche und Prüfspitze beeinflussen die Belastung. Modellieren oder messen Sie die tatsächliche Struktur, statt pauschal 0,3 bis 0,8 pF oder einen festen Impedanzeinbruch anzunehmen.
2. Stichleitungsresonanz: Der Abzweig kann Hochfrequenzanteile reflektieren und frequenzabhängige Änderungen im Übertragungsverhalten (S₂₁) erzeugen. Das ideale Leitungsmodell dient zur Abschätzung:

Unter der idealisierten Annahme D_k=4 liegt die Viertelwellenlängenfrequenz für eine Stichleitung von 1,0 mm bei etwa 37,5 GHz. Das ist eine Modellabschätzung und kein Beleg dafür, dass eine reale Verbindung bei dieser Frequenz ausfällt oder das Augendiagramm schließt; entscheidend ist der vollständige Kanal samt Messaufbau.

Ein physischer Testpunkt ist nicht allein wegen einer Datenrate über 5 Gbps grundsätzlich ausgeschlossen. Berücksichtigen Sie Signalbudget, Messverfahren und Zugriff und prüfen Sie, ob Boundary Scan oder andere Testverfahren passen.

Wirtschaftlicher Vergleich: Flying-Probe-Test versus ICT-Nadelbettadapter

Wählen Sie das Testverfahren anhand konkreter Angebote, der geprüften Fehlerabdeckung und der Taktzeit für die jeweilige Leiterplatte. Die folgenden Kosten- und Zeitangaben sind hypothetische Vergleichswerte und keine Marktspannen, HILPCB-Preise oder Lieferantenzusagen. Programmierung, Support und Hilfswerkzeuge können bei beiden Verfahren anfallen. Der DFT-Leitfaden von Genesys veranschaulicht, dass Spitzenabmessungen, Zugang, Freiräume und Passungen vom jeweiligen Adapter abhängen.

Schematischer Kostenvergleich: Flying Probe und ICT
Hypothetische Eingaben, keine typischen Marktkosten oder Stückzahlschwelle

  Gesamtkosten ($)
      |
      |          / Flying Probe (im Beispiel ohne dedizierten Nadelbettadapter)
      |         /
      |        /     Schnittpunkt auf Basis der Beispielwerte
      |       /      (hier etwa 128 Baugruppen, keine allgemeine Schwelle)
      |      /               \\
      |     /                 v
      |    /-------------------==================== ICT-Adapter
      |  /
      | /
  $0  +----------------------------------------------------> Fertigungsmenge

Berechnung der Break-Even-Stückzahl

Liegen tatsächliche Angebote für Einmal- und Stückkosten beider Verfahren vor, lässt sich mit folgender Formel ein projektspezifischer Schnittpunkt abschätzen. Das Ergebnis ist keine allgemeine Regel für den Wechsel des Testverfahrens:

Als reines Rechenbeispiel: Bei angenommenen ICT-Adapterkosten von $3.000, Flying-Probe-Kosten von $25,00 je Leiterplatte und ICT-Kosten von $1,50 je Leiterplatte ergibt sich:

Dieses Ergebnis gilt nur für die genannten Annahmen. Die Auswahl muss außerdem Prüfabdeckung, Taktzeit, Vorbereitung und Wartung sowie erwartete Wiederholaufträge berücksichtigen. Informieren Sie sich über unseren PCBA-Bestückungsservice, um mehr über die Integration von Fertigungstests zu erfahren.

Fehlermatrix und Ursachenanalyse bei Prüfplatzproblemen

Melden ICT oder Flying Probe ungewöhnliche Ergebnisse, sollte zwischen Adapterausrichtung, Kontaktproblemen und echten Bestückungsfehlern unterschieden werden. Die folgenden Maßnahmen und Zahlen sind mögliche Prüfschritte; bewerten Sie sie anhand der Herstellerdaten der Prüfspitzen, der Leiterplattenlimits und der vorliegenden Befunde. Sie sind keine automatischen Produktionseinstellungen.

Vorbereitung der Fertigungsunterlagen für die Prüftechnik (Submit / Release Aid)

Mit der RFQ oder dem Freigabepaket übermitteln:

1. IPC-D-356A-Netzliste mit Netznamen, Bauteilanschlüssen, X/Y-Koordinaten der Testpunkte, Zugangsseite (Top/Bottom) und Pad-Durchmesser.
2. Gerber-Archiv (RS-274X / Gerber X2), ODB++ oder IPC-2581 mit freigelegten Testpads auf der Lötstoppmaske (GTS/GBS) und ohne Öffnungen in der Pastenmaske (GTP/GBP); Steckverbinder für Labor-Testjumper in der Stückliste kennzeichnen.
3. DFT-Abdeckungsübersicht mit der Gesamtzahl der Schaltungsnetze im Vergleich zu elektrisch erreichbaren Testpunkten sowie vorhandenen JTAG-Boundary-Scan-Ketten.
4. Mechanische Zeichnung mit den vom Adapterkonstrukteur freigegebenen Positionen, Durchmessern und Toleranzen der Passbohrungen sowie Bauteilabständen. Die Beispielgeometrie ist nicht automatisch für jeden Adapter geeignet.

Vor der Freigabe vom Lieferanten anzufordernde Nachweise:

1. DFT-Prüfbericht vor Produktionsbeginn mit dem Anteil der über die Netzliste erreichbaren Knoten (Nodal Coverage) für Flying Probe oder ICT.
2. Adapterprüfzeichnung zur Kontrolle des einseitigen Zugangs von unten, sofern vorgesehen, der Federkraft der Prüfspitzen und der Aussparungen für hohe Bauteile.
3. Bestätigung, dass ICT-Testpunkte aus blankem Kupfer in der SMT-Pastenschablone keine Öffnungen haben, die zu unerwünschten Lotpastenablagerungen führen könnten.
4. Erstmusterprüfbericht (FAI) und erstes Protokoll zu Gut/Schlecht-Ergebnissen sowie Durchgangs- und Impedanzmessungen für Flying Probe oder ICT vor der Serienfreigabe.

Verantwortlichkeiten je Schritt:

• Entwicklung: Prüfseite, prüfspitzengeeignete Pad-Geometrie und Freiräume abstimmen; Pad- und Stichleitungsbelastung anhand der tatsächlichen Schnittstellenanforderungen validieren.
• Qualität: DFT-Knotenabdeckung freigeben, Passbohrungstoleranzen prüfen und die Wiederholbarkeit des Adapters (Messsystemanalyse / Gage R&R) abnehmen.
• Einkauf: erwartete Losgrößen anhand der projektspezifischen Kosten- und Taktzeitannahmen mit Flying Probe und ICT vergleichen; NRE und Vorlaufzeit des Adapters mit dem Angebot bestätigen.

Freigabepunkte nach Projektphase:

• EVT: Netzliste per Flying Probe prüfen und bestückte Testjumper sowie Oszilloskopschleifen am Labortisch validieren.
• DVT: X/Y-Koordinaten der unteren Testpads vor der Bestellung eines festen ICT-Nadelbettadapters einfrieren.
• PVT: ICT-Adapter in Betrieb nehmen und Kontaktwiderstand sowie False-Fail-Ergebnisse im Pilotlos einstellen und überwachen.
• MP: Vereinbarten Produktionsprüfumfang anwenden und regelmäßige Reinigung der Prüfspitzen sowie den Austausch der Buchsen planen.

Für die Teststrategie und Fertigungsfreigabe können Sie unsere schlüsselfertige PCB-Bestückung, Multilayer-Leiterplatten und PCB-Design-Services ansehen oder Ihre Daten für eine Angebotsanfrage hochladen.

Welcher Testpad-Durchmesser eignet sich für sicheren Kontakt im ICT-Adapter?

Ein 0,90 mm-Pad (35 mil) mit 2,54 mm (100 mil) oder 1,90 mm (75 mil) Raster ist ein möglicher Layoutvorschlag für ICT und muss mit der konkreten Prüfspitze und dem Adapter bestätigt werden. Für dicht bestückte Layouts kann auch ein Pad mit 0,70 mm (28 mil) geprüft werden. Kontaktgenauigkeit, Spitzenverschleiß und Fehlerrate hängen von Spitze, Führung, Finish und Prüfprozess ab; die Kombination vor der Freigabe validieren.

Können Durchkontaktierungen als Testpunkte verwendet werden?

Ja, wenn das Via gezielt als Prüfkontakt ausgeführt wird. Offene Standardvias sollten nicht mit Lanzenspitzen kontaktiert werden, da die Spitze in der Bohrung stecken bleiben oder brechen kann. Falls ein Via als Testfläche dienen soll, sind gefüllte Vias, rückseitig abgedeckte Vias oder vergrößerte Via-Pads mit mindestens 0,75 mm ebener Kontaktfläche mögliche Optionen, die mit Leiterplattenhersteller und Adapterkonstrukteur abzustimmen sind.

Sollten alle Testpunkte auf der Unterseite der Leiterplatte platziert werden?

Einseitiger Zugang kann den Adapter vereinfachen; Kosten, Ausrichtung und Abstützung hängen jedoch vom Design ab. Stimmen Sie die Zugangsseite mit dem Testingenieur ab. Nehmen Sie weder einen festen Einsparungsprozentsatz an noch schließen Sie einen begründeten zweiseitigen Adapter grundsätzlich aus.

Wann sollte ein Projekt von Flying Probe auf ICT umsteigen?

Vergleichen Sie die angebotenen Einrichtungs- und Stückkosten, die geprüfte Fehlerabdeckung, Programmierung, Taktzeit und erwartete Wiederholmenge. Das Zahlenbeispiel im Text veranschaulicht eine Kostenrechnung, setzt jedoch weder eine allgemeine Umstiegsmenge noch einen Lieferantenpreis fest.