Leiterplattenbestückung & Circuit Card Assembly (CCA) | SMD, NPI & Turnkey

In der modernen Elektronikfertigung bezeichnet Circuit Card Assembly (CCA) den industriellen Standardbegriff für vollständig bestückte, geprüfte und getestete Baugruppen für anspruchsvolle Einsatzumgebungen. Während die Bestückung von Consumerplatinen häufig mit Sichtstichproben nach IPC Klasse 2 auskommt, umfasst der CCA-Workflow von HilPCB eine rigorose Prozessvalidierung:

• Präzise SMD- & THT-Platzierung: Hochgeschwindigkeits-Bestückköpfe verarbeiten Mischbestückungen mit 01005-Passivbauelementen, PoP (Package-on-Package), Feinpitch-QFNs und schweren Durchsteckverbindern.
• Automatisierte Inline-Inspektion: Jede Baugruppe durchläuft vor der Bestückung die 3D-Lotpasteninspektion (SPI), gefolgt von 3D-AOI aus mehreren Winkeln und automatisierter Röntgeninspektion (AXI) für verdeckte BGA/QFN-Lötstellen – damit Voiding-Raten deutlich unter internationalen Grenzwerten (< 15 %) bleiben.
• Funktionsprüfung & Rückverfolgbarkeit: Vollständige Flying-Probe-Tests, In-Circuit-Tests (ICT), Funktionsprüfung (FCT) und serialisierte Barcode-Verfolgung garantieren lückenlose Nachvollziehbarkeit jeder gelieferten Baugruppe.

Entdecken Sie unsere Seiten zu SMD-Bestückung und Kabelkonfektion, um zu erfahren, wie wir platinennahe Elektronik mit kompletten elektromechanischen Kabelsätzen integrieren.

Die meisten Serienleiterplatten verwenden eine Mischung aus SMD- und Durchsteckbauteilen. Die Entscheidung ist nicht, welche Technologie besser ist – sondern welche Kombination zu Ihrem Bauteilmix, Ihrer Dichte, Ihrem Zuverlässigkeitsziel und Ihren Reparaturanforderungen passt.

Wählen Sie SMD-Bestückung, wenn die Leiterplatte von oberflächenmontierten Gehäusen dominiert wird: QFN, BGA, feinpitch-ICs und passive Bauteile bis herab zu 01005. SMD-Bestückung bietet höhere Bestückungsdichte, schnelleren Durchsatz und geringere Kosten pro Lötstelle in der Serie. Reflow-Löten steuert das thermische Profil für die meisten bleifreien Lötverbindungen in einem Durchgang.

Wählen Sie Durchsteckmontage (THT) für Steckverbinder mit mechanischer oder hoher Strombelastung, Transformatoren, Relais, große Kondensatoren und alle Bauteile, die für Wellen- oder Selektivlöten spezifiziert sind. THT-Lötstellen sind widerstandsfähiger gegen Vibration und thermische Wechselbelastung und lassen sich manuell leichter nacharbeiten.

Wählen Sie Mischbestückung, wenn beide Kategorien auf derselben Leiterplatte vorkommen. Die typische Reihenfolge ist SMD-Lotpastendruck, Bestückung und Reflow zuerst, dann Durchstecklöten per Selektiv- oder Wellenlöten, gefolgt von der kombinierten Inspektion. Leiterplatten mit Mischtechnologie erfordern eine Lötfolgeprüfung, um Reflow-Schäden an THT-Bauteilen zu vermeiden und sicherzustellen, dass THT-Lötzinn die SMD-Lötstellen nicht beeinträchtigt.

Einen tieferen Prozessvergleich finden Sie im Leitfaden zur Leiterplattenbestückung und im Artikel zum SMD-Bestückungsprozess.

Inspektion und Prüfung sind kein Einheitsansatz. Die richtige Abdeckung hängt vom Gehäuserisiko, der Leiterplattenkomplexität, der Abnahmeklasse und den Kosten eines Feldausfalls ab. Planen Sie die Prüfabdeckung während RFQ und NPI anhand der folgenden Kriterien.

3D-SPI (Lotpasteninspektion) – Basis für SMD-Leiterplatten. Erkennt Pastenvolumen- und Registrierungsfehler vor dem Reflow. Empfohlen für alle SMD-Aufbauten.

AOI (automatische optische Inspektion) – Basis für Bestückung und Lötqualität nach dem Reflow. Erkennt fehlende, fehlausgerichtete oder aufgestellte Bauteile, Lotbrücken und unzureichendes Lot. Empfohlen für alle Serienaufbauten.

Röntgenprüfung – erforderlich für BGA, QFN und alle verdeckten Lötstellen, bei denen die Sichtprüfung die Lotabdeckung nicht verifizieren kann. Ergänzt, wenn der Bauteilmix Area-Array-Gehäuse enthält oder IPC-A-610 Klasse 3 gilt.

ICT (In-Circuit-Test) oder Flying-Probe – verifiziert elektrische Konnektivität und Bauteilwerte vor dem Funktionstest. ICT benötigt eine Nadeladapter-Vorrichtung und ist bei Serie kosteneffizient; Flying-Probe kommt ohne Vorrichtung aus und eignet sich für Prototypen oder Kleinserien. Wählen Sie ICT, wenn die Leiterplatte Testpads hat und die Stückzahl die Vorrichtungskosten rechtfertigt; wählen Sie Flying-Probe bei geringen Stückzahlen oder wenn das Design noch nicht testpad-optimiert ist.

FCT (Funktionstest) – validiert, dass die Leiterplatte ihre vorgesehene Funktion unter Betriebsbedingungen erfüllt. Erforderlich, wenn die Produktspezifikation eine funktionale Abnahme definiert. Prüfplan und Vorrichtung werden während der NPI vereinbart.

Boundary-Scan – testet digitale Verbindungen ohne physischen Prüfpunktzugang. Nützlich für hochdichte Leiterplatten, bei denen ICT-Pads nicht realisierbar sind. Erfordert JTAG-kompatible Bauteile und eine Boundary-Scan-Netzliste.

Burn-in – beschleunigt Frühausfälle durch erhöhte Temperatur- und Spannungsbelastung. Ergänzt für zuverlässigkeitskritische Produkte oder wenn die Kundenspezifikation dies vorsieht.

Die Nachweise aus jeder Stufe – SPI-Daten, AOI-Bilder, Röntgenergebnisse, Prüfprotokolle, Nichtkonformitätsaufzeichnungen – werden im Freigabepaket zusammengeführt. Der genaue Umfang wird während der Angebotserstellung vereinbart. Details zu Fehlerbildern finden Sie im Leitfaden zu BGA-Lötfehlern.

Nutzen Sie diese Checkliste, um eine vollständige RFQ vorzubereiten. Fehlende oder unvollständige Dateien sind die häufigste Ursache für Angebotsverzögerungen und Prozessmehrdeutigkeiten.

• Gerber- oder ODB++-Dateien – Fertigungsdaten, Bohrdaten und Leiterplattenkontur. Fehlend: keine Fertigungsoption und keine Panelisierungsverifikation möglich.
• BOM mit MPNs – Herstellerteilenummern, Referenzdesignatoren, Mengen und freigegebene Alternativen. Fehlend: keine Bauteilbeschaffung oder Lebenszyklusrisikobewertung möglich.
• Centroid-/Bestückungsdatei (CPL) – X/Y-Koordinaten, Rotation und Leiterplattenseite für jedes Bauteil. Fehlend: keine Bestückungsprogrammierung oder Orientierungsverifikation möglich.
• Bestückungszeichnung – Bauteilpositionen, Polaritätsmarkierungen, besondere Löthinweise und Sperrzonen. Fehlend: Risiko von Fehlbestückung oder übersehenen Sonderprozessanforderungen.
• Aufbau und Impedanzhinweise – Lagenreihenfolge, Dielektrikumsdicken, Kupfergewichte und kontrollierte Impedanzanforderungen. Fehlend: keine Verifikation der Fertigungskompatibilität mit dem thermischen Bestückungsprofil möglich.
• Prüfanforderungen – IPC-Klasse, Inspektionsstufe, elektrische Prüfmethode (ICT/Flying-Probe/FCT) und Abnahmekriterien. Fehlend: Inspektions- und Prüfplan kann nicht konfiguriert werden.
• Stückzahl und Terminplan – Prototypen-, NPI- oder Produktionsmenge; Ziel-Liefertermin; Prognose oder Erwartung von Wiederholaufbauten. Fehlend: keine Linienzeitzuteilung oder Beschaffungslieferzeitabschätzung möglich.
• Beschaffungsregeln – Beistellteileliste, Beschaffungsbeschränkungen, AVL, Substitutionsbefugnis und Konformitäts- oder Rückverfolgbarkeitsvorgaben. Fehlend: Beschaffungsmodell und Risikoverantwortung können nicht definiert werden.

Senden Sie diese Dateien und Entscheidungen an Angebot anfordern. Das Prüfungsteam bestätigt Bestückungsroute, Beschaffungsmodell, Prüfplan und Nachweisumfang vor der Preisstellung.

Kosten und Lieferzeit der Leiterplattenbestückung werden von vier Faktoren bestimmt: Leiterplattenkomplexität, Bauteilbeschaffung, Stückzahl und Prüfabdeckung. Das Verständnis dieser Treiber hilft Ihnen, eine RFQ vorzubereiten, die ohne mehrere Klärungsrunden ein genaues Angebot liefert.

Leiterplattenkomplexität. Beidseitige Bestückung, Feinpitch-QFN/BGA, Mischung aus SMD und Durchsteckmontage sowie hohe Bauteilanzahl erhöhen Rüst-, Programmier- und Bearbeitungszeit. Leiterplatten mit 01005-SMD-Bauteilen oder Gehäusen unter 0,4 mm Pitch erfordern engere Prozessfenster und mehr Inspektion.

Bauteilbeschaffung. Vollturnkey-Beschaffung fügt Beschaffungszeit hinzu, reduziert aber Ihren Koordinationsaufwand. Beigestellte Kits eliminieren die Beschaffungszeit, erfordern jedoch, dass Sie vollständige, geprüfte und sachgerecht verpackte Bauteile liefern. Zugeteilte oder langlaufende Bauteile verlängern die Lieferzeit unter jedem Modell; freigegebene Alternativen verkürzen sie.

Stückzahl. Prototypen- und Kleinserienaufbauten (1–50 Leiterplatten) werden typischerweise innerhalb von 3–7 Arbeitstagen nach Designfreigabe geliefert. Serienläufe (1.000+ Leiterplatten) erfordern Schablonenfertigung, Vorrichtungsvorbereitung und Erstmusterfreigabe vor dem Hochlauf, wobei die wiederkehrende Lieferzeit von Bauteilverfügbarkeit und Linienplanung abhängt.

Prüfabdeckung. SPI und AOI sind Basis und fügen minimale Zeit hinzu. Röntgenprüfung, ICT, Flying-Probe, FCT, Boundary-Scan und Burn-in fügen jeweils Programmier-, Vorrichtungs- oder Bearbeitungszeit hinzu. Die Spezifikation des erforderlichen Prüfplans in der RFQ verhindert Verzögerungen während der NPI.

Für deutsche Einkäufer, die aus China beschaffen, sind zudem die Incoterms ein Kostenfaktor: Bei EXW, FOB, CIF und DDP bestimmen die Klauseln, wer Transport, Zoll und Risiko trägt. HilPCB klärt die zutreffende Klausel während der RFQ. Für ein genaues Angebot geben Sie Stückzahl, Ziel-Liefertermin, Beschaffungsmodell und Prüfanforderungen zusammen mit den Designdaten an. Das Prüfungsteam bestätigt die Route, identifiziert langlaufende oder zugeteilte Bauteile und gibt Preis und Terminplan auf Basis der freigegebenen Daten zurück.