Selektives Wellenlöten für KI-Hardware: zuverlässige THT-Verbindungen auf Substrat-PCBs und High-Speed-Baugruppen

Mit der zunehmenden Verbreitung von Chiplet-Architekturen steigen die Anforderungen an die Aufbau- und Verbindungstechnik für künstliche Intelligenz (KI) und Hochleistungsrechnen (HPC) deutlich. Bei 2.5D- und 3D-Interconnect-Systemen entscheidet nicht allein das Chipdesign über die spätere Leistungsfähigkeit. Ebenso wichtig ist, dass jeder Fertigungsschritt reproduzierbar beherrscht wird. Gerade hochintegrierte KI-Substrate und Leiterplatten kombinieren heute häufig SMT-Bauteile mit wenigen, dafür besonders kritischen THT-Komponenten.

Genau diese Mischbestückung stellt die Produktion vor ein anspruchsvolles Problem: Leistungsstecker, mechanisch belastete Anschlüsse oder andere Durchsteckbauteile müssen zuverlässig verlötet werden, obwohl sich unmittelbar daneben empfindliche BGAs, kleine passive Bauelemente und komplexe Leiterstrukturen befinden. Eine thermische Belastung der gesamten Baugruppe ist in diesem Umfeld kaum akzeptabel. Selektives Wellenlöten löst diesen Zielkonflikt, indem Lot und Wärme ausschließlich an den vorgesehenen THT-Lötstellen eingebracht werden. Damit wird das Verfahren zu einem wichtigen Baustein für zuverlässige, leistungsfähige und seriengerecht herstellbare KI-Elektronik.

Bei KI-Beschleunigern mit mehreren zehn Milliarden Transistoren kann bereits eine fehlerhafte elektrische Verbindung erhebliche Auswirkungen auf die gesamte Baugruppe haben. Klassisches Wellenlöten, bei dem große Bereiche der Leiterplattenunterseite mit einer Lotwelle in Kontakt kommen, eignet sich deshalb nur eingeschränkt für moderne, dicht bestückte Baugruppen mit präzisen BGAs und sehr kleinen passiven Bauteilen. Selektives Wellenlöten ermöglicht dagegen eine gezielte Bearbeitung einzelner Bereiche. Leistungssteckverbinder, Verstärkungselemente und ausgewählte Durchsteckkomponenten lassen sich automatisiert verlöten, ohne die umliegende SMT-Bestückung unnötig zu belasten. Hersteller wie Highleap PCB Factory (HILPCB) können dieses Verfahren in eine durchgängige Fertigung vom Leiterplattendesign bis zur Endprüfung integrieren und so die Prozessstabilität für leistungsfähige KI-Hardware unterstützen.

Warum sind moderne KI-Substrate auf selektives Wellenlöten angewiesen?

Bei heutigen KI-Plattformen ist die verfügbare Leiterplattenfläche ein wertvoller Entwicklungsparameter. Entwickler versuchen, Signalwege möglichst kurz zu halten, parasitäre Effekte zu reduzieren und Latenzen zu minimieren. Deshalb werden High-Bandwidth Memory (HBM), Logikbausteine wie SoCs und E/A-Module in hoher Packungsdichte auf demselben IC-Substrat-PCB integriert. Ein großer Teil dieser Komponenten wird per SMT aufgebracht; häufig befinden sich Bauteile auf beiden Seiten der Leiterplatte.

Trotz des hohen SMT-Anteils gibt es wichtige Funktionen, für die THT-Bauteile weiterhin erforderlich oder technisch vorteilhaft sind:

1. Hochstrom-Leistungssteckverbinder: KI-Prozessoren haben einen sehr hohen Energiebedarf. Für Strompfade mit Hunderten Ampere werden robuste Steckverbinder benötigt, die häufig als THT-Komponenten ausgeführt sind.
2. Schnelle E/A-Schnittstellen: Steckverbinder für Hochgeschwindigkeitsbusse wie PCIe und CXL werden häufig in THT-Ausführung eingesetzt, wenn hohe mechanische Belastbarkeit mit guter Signalintegrität kombiniert werden muss.
3. VRMs auf der Baugruppe und große Induktivitäten: Die schnellen Lastwechsel moderner KI-SoCs stellen hohe Anforderungen an die Stromversorgung. Große und schwere Leistungsmodule sowie Induktivitäten verwenden deshalb häufig THT-Anschlüsse, um eine stabile mechanische Verbindung zur Leiterplatte sicherzustellen.

Bei solchen Baugruppen stößt ein universelles Lötverfahren schnell an Grenzen. Eine klassische Lotwelle über die gesamte Leiterplatte kann bereits montierte SMT-Komponenten thermisch oder mechanisch beeinträchtigen. Handlöten bietet zwar hohe Flexibilität, erreicht in größeren Stückzahlen jedoch nur schwer dieselbe Prozesskonstanz. Darüber hinaus sinkt der Durchsatz, während das Risiko bedienerabhängiger Fehler steigt.

Beim selektiven Wellenlöten fährt dagegen eine kleine, präzise gesteuerte Lötdüse nur die definierten THT-Lötstellen an. Flussmittelauftrag, Erwärmung, Kontaktzeit und Lotzufuhr können im Programm festgelegt und für jede Baugruppe wiederholt werden. So entsteht ein kontrollierter Prozess für hochwertiges THT-/Durchstecklöten, während die übrige Bestückung weitgehend unbeeinflusst bleibt.

Wie unterstützt selektives Wellenlöten die Signalintegrität bei hohen Datenraten?

Bei KI-Systemen gehört die Datenübertragungsrate zu den zentralen Leistungskennzahlen. Signalpfade zwischen HBM und SoC sowie externe Schnittstellen wie PCIe 6.0 reagieren empfindlich auf zusätzliche Verluste, Reflexionen und Diskontinuitäten. THT-Steckverbinder bilden häufig den Übergang zwischen Leiterplatte, Backplane, Kabelsystem oder anderen Modulen. Entsprechend kann die Qualität ihrer Lötverbindungen die Signalintegrität (SI) unmittelbar beeinflussen.

Selektives Wellenlöten trägt in mehreren Punkten zu reproduzierbaren elektrischen Eigenschaften bei:

• Konstante Impedanzbedingungen: Beim manuellen Löten lassen sich Lotmenge und Lötstellengeometrie nur begrenzt reproduzieren. Abweichungen können zusätzliche Impedanzsprünge erzeugen und dadurch Signalreflexionen begünstigen. Ein programmierter selektiver Lötprozess sorgt dagegen für möglichst gleichmäßige Geometrien an den einzelnen Pins und unterstützt damit die Kontinuität der charakteristischen Impedanz im Übertragungspfad.
• Vermeidung von Kaltlötstellen und unzureichend benetzten Verbindungen: Fehlerhafte oder unvollständig ausgebildete Lötstellen können bei schnellen Signalen zu sporadischen Unterbrechungen und Datenfehlern führen. Durch kontrolliertes Vorwärmen sowie definierte Löttemperaturen und Prozesszeiten lässt sich eine geeignete intermetallische Verbindungsschicht (IMC) zwischen Lot, metallisierter Durchkontaktierung und Anschlussstift ausbilden.
• Begrenzung thermisch verursachter Belastungen: Da nur lokal erwärmt wird, bleibt die thermische Beanspruchung weiter entfernter Strukturen gering. Das ist insbesondere bei schnellen differentiellen Leitungen in der Nähe eines THT-Steckverbinders relevant. Empfindliche Mikro-, Blind- und Buried-Via-Strukturen eines HDI-PCB werden dadurch weniger belastet. Ein fachgerecht ausgelegtes Vorrichtungsdesign (ICT/FCT) schützt zusätzlich benachbarte Bauteile und stabilisiert die Leiterplatte während der Erwärmung, sodass Verformungen und damit verbundene Änderungen der Signalleitungslängen reduziert werden.

Präzises Wärmemanagement als wesentlicher Vorteil des selektiven Lötprozesses

Das Wärmemanagement gehört bei KI-Substraten zu den entscheidenden Konstruktions- und Fertigungsthemen. Die Selektivität des Verfahrens beschränkt sich dabei nicht auf die Position der Lötstelle. Entscheidend ist ebenso, wo und wie lange thermische Energie eingebracht wird. Während ein Reflow-Prozess die gesamte Baugruppe durch einen definierten Temperaturzyklus führt, konzentriert sich das selektive Löten gezielt auf kleine THT-Bereiche.

Diese lokale Prozessführung bringt mehrere technische Vorteile:

• Schutz temperaturempfindlicher Komponenten: Auf KI-Substraten können optische Module, Sensoren oder spezielle Werkstoffe eingesetzt werden, deren zulässige Temperaturbelastung begrenzt ist. Beim selektiven Löten wird die thermische Energie auf THT-Bereiche von nur wenigen Quadratmillimetern konzentriert. Empfindliche und kostenintensive Komponenten lassen sich dadurch besser schützen.
• Reduzierung von Leiterplattenverzug: Große KI-Substrate mit hoher Lagenzahl reagieren besonders empfindlich auf ungleichmäßige oder wiederholte thermische Zyklen. Verzug kann die Zuverlässigkeit von BGA-Lötstellen beeinträchtigen und im ungünstigen Fall sogar Mikro-Bump-Verbindungen zwischen Chiplets und Substrat belasten. Die lokale Erwärmung beim selektiven Löten reduziert die gesamte thermomechanische Beanspruchung und unterstützt damit die Verzugskontrolle.
• Größeres Prozessfenster: Die Lötparameter müssen nicht an der temperaturempfindlichsten Komponente der gesamten Baugruppe ausgerichtet werden. Stattdessen können Temperatur, Kontaktzeit und weitere Parameter speziell für die vorhandenen THT-Komponenten optimiert werden, was die Prozessqualität verbessert.

Welche Bedeutung hat das Vorrichtungsdesign beim selektiven Löten?

Die Lötanlage allein garantiert noch keinen stabilen Prozess. Mindestens ebenso wichtig ist die Lötvorrichtung beziehungsweise der Werkstückträger. Sie fixiert die Baugruppe, definiert zugängliche Bereiche und schützt Komponenten, die nicht mit Lot oder hoher Temperatur in Kontakt kommen dürfen. Für anspruchsvolle Mischbestückungen ist eine sorgfältig entwickelte Vorrichtung daher eine wesentliche Voraussetzung.

Zu ihren Kernaufgaben gehören:

1. Gezielte Abschirmung: Die Vorrichtung besitzt exakt definierte Öffnungen, durch die ausschließlich die zu lötenden THT-Anschlüsse zugänglich bleiben. Umliegende SMT-Komponenten werden dagegen sicher gegenüber der Lotwelle abgeschirmt.
2. Mechanische Unterstützung und Positionierung: Große oder geometrisch ungewöhnliche Leiterplatten benötigen während des Lötprozesses eine stabile Auflage. Die Vorrichtung verhindert, dass die Baugruppe durch Eigengewicht oder Wärmeeinwirkung durchhängt beziehungsweise sich verformt.
3. Führung des Lotstroms: Geometrie und Öffnungen der Vorrichtung beeinflussen die Strömungsverhältnisse an der Lotwelle. Eine passende Konstruktion unterstützt die vollständige Durchfüllung metallisierter Bohrungen und die Ausbildung sauberer Lötstellen.

Professionelles Vorrichtungsdesign (ICT/FCT) verbindet daher Kenntnisse aus Werkstofftechnik, Thermodynamik und Präzisionsbearbeitung. Anbieter kompletter Baugruppenfertigung wie HILPCB berücksichtigen solche Randbedingungen typischerweise bereits im Rahmen einer DFM-Analyse (Design for Manufacturability). Wenn Leiterplatte, Bauteilplatzierung, Lötzugang und Vorrichtung frühzeitig gemeinsam optimiert werden, lässt sich die gewünschte Lötqualität bereits bei den ersten Baugruppen deutlich zuverlässiger erreichen.

Wie lässt sich die Lötqualität mit Boundary-Scan/JTAG prüfen?

Nach dem Lötprozess muss die elektrische Verbindung zuverlässig verifiziert werden. Bei dicht angeordneten Pins eines THT-Steckverbinders ist eine klassische Prüfung mit Flying Probe oder ICT (In-Circuit Testing) aufgrund begrenzter Zugänglichkeit nicht immer praktikabel. In solchen Fällen gewinnt Boundary-Scan/JTAG nach IEEE 1149.1 besondere Bedeutung.

JTAG nutzt die in geeigneten Bausteinen integrierte Testlogik und kann über die entsprechenden Anschlüsse elektrische Verbindungen prüfen, ohne jede Leitung physisch mit einer Prüfspitze kontaktieren zu müssen. Damit lassen sich beispielsweise Unterbrechungen sowie Kurzschlüsse zwischen benachbarten Pins erkennen, die infolge eines fehlerhaften Lötvorgangs entstanden sind. Nach dem selektiven Wellenlöten kann ein umfassendes Boundary-Scan/JTAG-Prüfprogramm insbesondere feststellen:

• Ob sämtliche Pins des Steckverbinders korrekt mit den vorgesehenen Netzen auf der Leiterplatte verbunden sind.
• Ob während des Lötprozesses unbeabsichtigte Lotbrücken zwischen benachbarten Anschlüssen entstanden sind.

Diese elektrische Prüfung ergänzt optische und bildgebende Verfahren wie AOI (Automated Optical Inspection) oder Röntgenprüfung. Zusammen liefern die Prüfmethoden eine deutlich umfassendere Bewertung der Verbindungsqualität und tragen dazu bei, dass ausgelieferte KI-Beschleunigerkarten nicht nur optisch einwandfrei erscheinen, sondern auch elektrisch vollständig funktionsfähig sind.

Wie verbessert ein Rückverfolgbarkeitssystem (Traceability/MES) die Prozesssicherheit?

Bei kostenintensiver KI-Hardware sind reproduzierbare Prozesse und vollständige Produktionsdaten besonders wichtig. Ein leistungsfähiges Traceability/MES (Manufacturing Execution System) unterstützt deshalb auch beim selektiven Wellenlöten die Qualitätsabsicherung.

Für jede Leiterplatte kann im Fertigungsablauf ein eindeutiger digitaler Datensatz angelegt werden. An der selektiven Lötstation werden relevante Prozessinformationen dokumentiert, darunter:

• Verwendete Lotcharge und Flussmittelart
• Temperaturprofile für Vorwärmung und Lötprozess
• Verweilzeit für jede Lötstelle
• Durchflussrate der Stickstoff-Schutzatmosphäre
• Bediener-ID und Seriennummer der Anlage

Diese detaillierte Traceability/MES-Erfassung erfüllt zwei wichtige Aufgaben. Erstens lässt sich nachvollziehen, ob jede Baugruppe innerhalb der freigegebenen Prozessparameter gefertigt wurde, wodurch eine hohe Serienkonstanz unterstützt wird. Zweitens stehen bei später auftretenden Abweichungen konkrete Fertigungsdaten zur Verfügung. Ingenieure können Fehler dadurch einer Produktionscharge, einer Anlage oder bestimmten Prozessbedingungen zuordnen, die Ursachenanalyse beschleunigen und geeignete Korrekturmaßnahmen sowie kontinuierliche Prozessverbesserungen ableiten.

Welchen Mehrwert bietet selektives Wellenlöten innerhalb eines Turnkey-PCBA-Services?

Seinen größten Nutzen entfaltet selektives Wellenlöten, wenn es nicht als isolierter Fertigungsschritt betrachtet, sondern in einen vollständigen Turnkey-PCBA-Ablauf integriert wird. Werden Leiterplattenfertigung und Bestückung von einem gemeinsamen Fertigungspartner wie HILPCB betreut, können Anforderungen aus beiden Bereichen bereits vor Produktionsbeginn aufeinander abgestimmt werden.

So kann das PCB-Fertigungsteam schon während der Designprüfung berücksichtigen, welche Anforderungen das spätere selektive Löten an Durchmesser und Metallisierung der THT-Bohrungen stellt. Gleichzeitig kennt das Bestückungsteam die thermischen Eigenschaften sowie die Dimensionsstabilität der tatsächlich eingesetzten Leiterplattenmaterialien und kann Prozessparameter darauf abstimmen. Diese enge Verzahnung reduziert Schnittstellenverluste, Missverständnisse und unklare Verantwortlichkeiten, die bei getrennten Lieferketten häufig auftreten. Gleichzeitig können Entwicklungs- und Industrialisierungszeiten verkürzt und die Zuverlässigkeit des Endprodukts verbessert werden.

Für Einkäufer und Entwicklungsteams bedeutet eine umfassende Turnkey-PCBA-Lösung außerdem weniger organisatorische Komplexität. Statt Leiterplatten, Bauteilbeschaffung, Bestückung, selektives Löten und Prüfung über mehrere Lieferanten koordinieren zu müssen, steht ein zentraler Ansprechpartner für die gesamte Fertigungskette zur Verfügung. Entwicklungsressourcen können sich dadurch stärker auf Chipdesign, Stromversorgungsarchitektur, Signalführung und Systemintegration konzentrieren. Vom Prototyp bis zur Serienfertigung bildet die Kombination aus durchgängiger Baugruppenfertigung und hochwertigem THT-/Durchstecklöten damit eine wichtige Grundlage für schnelle Entwicklungszyklen bei KI-Produkten.

Häufige Fragen

Warum wird selektives Wellenlöten bei KI-Interconnect-Leiterplatten mit THT-Steckverbindern bevorzugt?

Solche Leiterplatten kombinieren meist eine sehr dichte SMT-Bestückung mit einer kleineren Anzahl besonders wichtiger THT-Steckverbinder. Beim selektiven Wellenlöten werden Wärme und Lot ausschließlich an den benötigten Stellen eingebracht. Empfindliche Schaltungen und Bauteile in unmittelbarer Umgebung werden dadurch geschont, während sich die Pins der Durchsteckverbinder reproduzierbar verlöten lassen.

Warum sind Vorrichtungsdesign und Temperaturführung bei diesem Verfahren so entscheidend?

Die Vorrichtung bestimmt unter anderem die mechanische Unterstützung der Leiterplatte, die Abschirmung bereits bestückter Komponenten und den Zugang der Lötdüse. Die Temperaturführung beeinflusst gleichzeitig Benetzung, Durchstieg des Lots und thermomechanische Belastungen von Laminat und Bauteilen. Schwächen in einem dieser Bereiche können Lotbrücken, unzureichende Durchfüllung oder langfristige Zuverlässigkeitsprobleme verursachen, selbst wenn eine Lötstelle bei der ersten Sichtprüfung unauffällig erscheint.

Wie erhöhen JTAG und MES die Sicherheit nach dem Lötprozess?

JTAG ermöglicht elektrische Kontinuitätsprüfungen und kann Unterbrechungen oder Kurzschlüsse in dicht bestückten Steckverbinderbereichen erkennen, die mechanisch nur schwer mit Prüfspitzen erreichbar sind. Die MES-Rückverfolgbarkeit dokumentiert zusätzlich die tatsächlichen Fertigungsbedingungen jeder Baugruppe. Sollte später ein Fehler auftreten, lassen sich die betroffenen Prozessdaten schnell für Ursachenanalyse und Korrekturmaßnahmen heranziehen.

Fazit

Selektives Wellenlöten ist bei moderner KI- und HPC-Hardware längst mehr als ein Sonderverfahren für einzelne THT-Bauteile. Auf hochdichten Leiterplatten mit SMT-/THT-Mischbestückung ermöglicht es die räumlich und thermisch kontrollierte Herstellung belastbarer Durchsteckverbindungen. Damit trägt das Verfahren unmittelbar zu stabilen Strompfaden, reproduzierbarer Signalintegrität und langfristiger Zuverlässigkeit der gesamten Baugruppe bei.

Wer Chiplet-Systeme der nächsten Generation entwickelt, sollte deshalb neben Chip-Interconnect und Leiterplattenarchitektur auch Fertigungsgerechtigkeit (DFM) und Bestückungsgerechtigkeit (DFA) frühzeitig berücksichtigen. Ein Fertigungspartner wie HILPCB, der leistungsfähige PCB-Prozesse mit selektivem Wellenlöten, elektrischer Prüfung über Boundary-Scan/JTAG und vollständiger Traceability/MES-Rückverfolgbarkeit verbindet, kann diese Anforderungen über eine gemeinsame Prozesskette abdecken. Je höher Leistungsaufnahme, Datenrate und Integrationsdichte zukünftiger KI-Systeme werden, desto wichtiger wird eine Fertigung, in der auch scheinbar einzelne Lötverbindungen kontrolliert, reproduzierbar und prüfbar hergestellt werden.

Related links

• IC-Substrat-PCB
• HDI-PCB
• HILPCB