Hallo, ich bin der leitende Dozent der HILPCB Design Academy. In taeglichen PCB-Design-Reviews sehe ich oft, dass viele Ingenieure, vor allem Einsteiger, unsicher beim Umgang mit Strom- und Masseflaechen sind, insbesondere beim Thema Split Plane. Eine unpassende Aufteilung kann schwere Probleme bei Signalintegritaet (SI) und elektromagnetischer Vertraeglichkeit (EMV) verursachen. Im schlimmsten Fall wird das Produkt instabil oder funktioniert gar nicht.
In diesem ausfuehrlichen split plane design guide fuehre ich Sie von den Grundlagen aus systematisch durch Stackup-Planung, modulare Platzierung, Routing-Strategien und die abschliessende DRC-Pruefung. Es geht nicht nur darum, eine Leiterplatte zu zeichnen, sondern darum, eine leistungsfaehige, zuverlaessige und gut fertigungsgerechte PCB zu entwerfen.
Drei Grundfragen, die ein split plane design guide zuerst beantworten muss
Bevor Sie Ihre EDA-Software ueberhaupt oeffnen, sollten drei Fragen klar beantwortet sein. Von ihnen haengt ab, ob die Entwurfsrichtung von Anfang an stimmt.
1. Warum sollte man eine Flaeche aufteilen? (Why Split?)
Die Hauptmotivation fuer Split Planes ist die elektrische Isolation. Auf komplexen Leiterplatten existieren mehrere Funktionsbloecke mit ganz unterschiedlichen Anforderungen an die Sauberkeit von Versorgung und Masse.
- Trennung mehrerer Versorgungsspannungen: Moderne SoCs und FPGAs benoetigen haeufig verschiedene Spannungen wie 3,3V, 1,8V und 1,2V. Eine geteilte Versorgungsflaeche ist eine direkte und wirksame Moeglichkeit, diese Spannungssdomänen sauber voneinander zu trennen.
- Trennung von Analog- und Digitalschaltung: In einem mixed signal pcb layout sollten die stoeranfaellige Analogmasse (AGND) und die stoerintensive Digitalmasse (DGND) voneinander getrennt werden. So wird verhindert, dass digitales Schaltgeraesch ueber die Masseflaeche in den Analogteil einkoppelt.
- Trennung von Hochleistungs- und Kleinleistungsschaltungen: Leistungstreiber wie Motor- oder LED-Treiber erzeugen starke Stromspruenge und Stoerungen. Deren Versorgung und Masse sollten deshalb von empfindlichen Niedrigleistungsbereichen wie MCU und Steuerschaltung getrennt werden.
2. Welche Risiken bringt eine Split Plane mit sich? (What are the Risks?)
Split Planes sind ein zweischneidiges Werkzeug. Sie loesen Isolationsprobleme, schaffen aber gleichzeitig ein neues Risiko: den Bruch des Signalrueckstrompfads.
Der Rueckstrom eines schnellen Signals sucht stets den Weg mit der geringsten Impedanz zur Quelle. Auf einer durchgehenden Referenzflaeche fliesst der Rueckstrom direkt unter der Leiterbahn und bildet eine kompakte Schleife, wodurch das elektromagnetische Feld eng begrenzt bleibt. Ueberquert eine Leiterbahn jedoch einen Spalt in der Flaeche, muss der Rueckstrom einen Umweg nehmen. Daraus folgen:
- Groessere Schleifenflaeche: Die Stromschleife wirkt wie eine wirksame Antenne und erhoeht die EMV-Abstrahlung sowie die Stoeranfaelligkeit gegenueber externen Einfluessen.
- Impedanzspruenge: Abrupte Aenderungen der Impedanz fuehren zu Reflexionen und verschlechtern die Signalqualitaet.
- Mehr Uebersprechen: Signalenergie koppelt leichter in benachbarte Leiterbahnen ein.
3. Gibt es Alternativen? (What's the Alternative?)
In vielen Faellen ist eine durchgehende Solid Ground Plane die bessere Loesung. Fuer die Stromverteilung kann man statt einer geteilten Versorgungsflaeche andere Konzepte verwenden:
- Versorgungspolygone auf Signallagen: Geeignet fuer Stromversorgungen mit moderatem Strombedarf, wenn die Flaechenkapazitaet keine zentrale Rolle spielt.
- Separate Versorgungslagen bei durchgehender Masse: In Multilayer-Aufbauten ab 6 Lagen kann eine oder mehrere Lagen der Versorgung gewidmet werden, waehrend die benachbarte Lage zur Oberseite als geschlossene Masseflaeche erhalten bleibt. Dadurch bekommen schnelle Signale auf der Top-Lage weiterhin einen optimalen Rueckstrompfad.
Entscheidend ist immer die Abwaegung zwischen Isolationsbedarf und Signalintegritaet. Fuer High-Speed-Digitaldesign bleibt eine geschlossene Masseflaeche nahezu immer der Goldstandard.
Der Rueckstrompfad ist eines der wichtigsten Konzepte im PCB-Design. Bei niederfrequenten Signalen folgt der Rueckstrom dem Weg des kleinsten Widerstands. Bei schnellen Signalen, bei denen die Flankensteilheit entscheidend ist, folgt er dem Weg der kleinsten Induktivitaet. Dieser Verlauf liegt direkt in der Referenzflaeche unter der Signalleitung. Ueberquert eine Leitung einen Spalt in der Flaeche, wird dieser niederinduktive Pfad unterbrochen und der Strom muss ausweichen. Genau dadurch entstehen die oben beschriebenen SI-, PI- und EMV-Probleme. Stellen Sie daher immer sicher, dass schnelle Signale eine klare und durchgehende Referenzflaeche besitzen.
Planungsschritte fuer Stackup und Referenzflaechen
Das Stackup ist das Fundament jedes PCB-Entwurfs. Schon zu Projektbeginn legt es die obere Leistungsgrenze der Leiterplatte fest. Ein gutes Stackup erleichtert die spaetere Verdrahtung erheblich.
-
Schritt 1: Alle Versorgungen und Signalarten erfassen
Listen Sie alle Spannungsnetze auf der Leiterplatte auf, etwa 5V, 3,3V, 1,5V, 1,2V_Core und 1,8V_DDR, sowie alle wichtigen Signalarten, zum Beispiel 50Ω-Single-Ended-Leitungen, 100Ω-Differenzpaare, Analogsignale und Taktleitungen.
-
Schritt 2: Passende Lagenzahl und Stackup-Struktur waehlen
Die Anzahl der Lagen sollte sich nach Signaldichte, Anzahl der Versorgungsspannungen und Kostenrahmen richten. Fuer ein **mixed signal pcb layout** mit Split-Plane-Anforderungen gelten 4 Lagen als sinnvolle Untergrenze, waehrend 6 oder 8 Lagen deutlich mehr Spielraum bieten. HILPCB stellt standardisierte Stackup-Bibliotheken bereit und unterstuetzt auch kundenspezifische Varianten. Hinweise dazu finden Sie auf unserer Seite fuer Multilayer-PCBs.
-
Schritt 3: Flächenlagen und Signallagen zuweisen
Die wichtigste Regel lautet: Schnelle Signallagen muessen an eine durchgehende Referenzflaeche angrenzen. In der Praxis ist eine GND-Flaeche meist besser als eine VCC-Flaeche geeignet, weil sie groesser und kontinuierlicher ist.
-
Schritt 4: Split-Bereiche planen
Auf der Versorgungslage sollten die verschiedenen Spannungsbereiche entsprechend dem physischen Layout vorgesehen werden. Auf der Masseebene werden AGND- und DGND-Bereiche definiert. Der Trennspalt muss dabei nicht uebermaessig breit sein; 15-20 mil reichen meist aus, solange die elektrische Trennung vollstaendig ist.
Nachfolgend wird ein typischer 4-Lagen- und 6-Lagen-Aufbau gegenuebergestellt, um den Planungsansatz fuer Split Planes anschaulich zu machen.
PCB-Stackup-Optionen: 4 Lagen vs. 6 Lagen im Detail
| Bewertungspunkt | Klassische 4-Lagen-Loesung | Leistungsstarke 6-Lagen-Loesung |
|---|---|---|
| Stackup-Topologie | L1: Signal (Top) L2: GND (durchgehend) L3: Power (geteilt) L4: Signal (Bottom) |
L1: Signal (Top) | L2: GND L3: Innere Signallage 1 L4: Innere Signallage 2 L5: Power (geteilt) | L6: GND |
| Vorteile |
|
|
| Herausforderungen | Rueckstromrisiko: Signale auf L4 beziehen sich auf die Versorgungslage L3. Wenn L3 geteilt ist, kann das Ueberqueren eines Splits starke EMV-Abstrahlung und deutliche Impedanzspruenge verursachen. | Kostenaspekt: Gegenueber 4 Lagen steigen die Fertigungskosten typischerweise um etwa 30%-50%, zugleich wachsen die Anforderungen an die Laminiergenauigkeit. |
| Empfohlene Anwendungen | Allgemeine Unterhaltungselektronik und MCU-Steuerplatinen mit mittlerer oder niedriger Geschwindigkeit. | High-Speed-Digitaltechnik, HF-Frontends und leistungsstarke Servoantriebe. |
Bauteilplatzierung und funktionale Bereichstrennung
Das Layout bestimmt die Verdrahtung. Bei Split Planes ist die physische Partitionierung entscheidend.
- Modulare Platzierung nach Funktionsbloecken: Teilen Sie die Leiterplatte in logische Bereiche wie CPU-und-DDR-Zone, Stromversorgung, analoge Erfassung und Schnittstellenbereich.
- Die Masse folgt dem Bereich: Bauteile sollten moeglichst ueber ihrer zugehoerigen Massezone platziert werden. Analoge Komponenten wie Operationsverstaerker, ADCs und Sensoren gehoeren daher in den AGND-Bereich.
- Bauteile an Bereichsgrenzen: Komponenten, die zwingend zwischen zwei Bereichen vermitteln, etwa AD/DA-Wandler, sollten direkt auf der Trennlinie zwischen AGND und DGND platziert werden. Pinbelegung und physische Platzierung muessen dabei zueinander passen.
- Einpunkt-Masseverbindung: Wenn AGND und DGND verbunden werden muessen, was in den meisten Faellen erforderlich ist, sollte dies an genau einem Punkt erfolgen, beispielsweise unter dem ADC oder DAC mittels 0-Ohm-Widerstand, Ferritperle oder direkter Bruecke. Dieser Punkt ist die einzige definierte Verbindung beider Massebereiche.
Differenzierte Routing-Strategien fuer schnelle Signale, Versorgung und Analog
Sobald das Platzieren abgeschlossen ist, muss das Routing je nach Signaltyp unterschiedlich behandelt werden. Die Existenz von Split Planes darf dabei nie aus dem Blick geraten.
Schnelle Signale und Differenzpaare
Schnelle Signale reagieren am empfindlichsten auf Stoerungen des Rueckstrompfads. Deshalb gilt:
- Keine Ueberquerung von Split-Spalten: Keine schnelle Signalleitung, insbesondere keine Taktleitung und kein Differenzpaar aus den differential pair basics, darf direkt ueber einen Split in der Referenzflaeche gefuehrt werden.
- Umgehen oder ueberbruecken: Ist ein Uebergang unvermeidbar, muss die Leitung entweder so umgefuehrt werden, dass sie ueber derselben Referenzzone bleibt, oder ein Stitching-Kondensator im Bereich von 0.01uF bis 0.1uF wird eingesetzt, um einen niederimpedanten Rueckstrompfad bereitzustellen.
Analogsignale und Guard-Traces
Empfindliche Analogsignale benoetigen zusaetzlichen Schutz vor digitaler Einkopplung.
guard trace designnutzen: Auf beiden Seiten einer empfindlichen analogen Leitung werden an AGND angebundene Schutzleiterbahnen gefuehrt. Dadurch entsteht ein Guard-Ring, der elektrische Einkopplung benachbarter Digitalsignale reduziert. Diese Schutzleiterbahnen sollten in regelmaessigen Abstaenden per Via mit der AGND-Flaeche verbunden werden.
Stromversorgungsrouting
- Fanout von der Versorgungslage: Bei dichten Bauteilen wie BGAs werden Versorgung und Masse oft aus den inneren Flaechen ueber Vias zu den Pads gefuehrt.
- Sternfoermige Topologie: Bei den Ausgaengen eines PMIC ist es sinnvoll, sternfoermig von der Quelle aus separate Leitungen zu den einzelnen Lastbloecken zu fuehren, um gegenseitige Beeinflussungen zu reduzieren.
Gemeinsame Pruefung von DRC, SI und PI
Nach Abschluss des Entwurfs ist die Verifikation die letzte Sicherheitslinie.
DRC (Design Rule Check): Ein normaler DRC prueft vor allem physikalische Regeln wie Abstand und Leiterbahnbreite. Deshalb sollte eine spezielle drc rule template pcb aufgebaut oder mindestens eine gezielte manuelle Kontrolle durchgefuehrt werden, um sicherzustellen:
- dass keine Signalleitung einen Split-Spalt ueberquert,
- dass zwischen AGND und DGND ausser der vorgesehenen Einpunktverbindung keine weiteren Kopplungen existieren,
- dass Guard-Traces ausreichend und korrekt geerdet sind.
SI/PI-Simulation: Werkzeuge wie Ansys SIwave oder HyperLynx koennen den Rueckstrompfad sichtbar machen, wenn sich ein Signal einer Split-Zone naehert oder sie kreuzt. Zudem lassen sich Auswirkungen auf Augendiagramm, Jitter und Versorgungsrauschen quantifizieren.
DFM-Review mit HILPCB: Vor dem Freigeben der Daten fuer die Fertigung ist ein Design-for-Manufacturability-Review dringend zu empfehlen. Die HILPCB-Ingenieure pruefen anhand ihrer Produktionserfahrung, ob Stackup, Split-Plane-Umsetzung und Routing-Regeln zur realen Prozessfaehigkeit passen, und geben fruehzeitig Optimierungshinweise.
Checkliste fuer Plane-Design und High-Speed-Routing
| Pruefpunkt | Ziel der Freigabe | Werkzeuge und Methoden |
|---|---|---|
| Kontrolle von Split-Ueberquerungen | Null-Ueberquerungs-Regel: Schnelle Differenzpaare und Taktleitungen duerfen keinen Spalt in der Referenzflaeche direkt kreuzen, um Impedanzspruenge und EMV-Probleme zu vermeiden. | EDA-DRC-Einstellungen, manuelle Sichtpruefung, CST-/Sigrity-SI-Simulation |
| Topologie der Masseverbindung | Analog- und Digitalbereiche: AGND und DGND duerfen nur am vorgesehenen Sternpunkt oder ueber die festgelegte Ferritperle verbunden sein. | Netzlistenanalyse, Pruefung hochfrequenter Mehrpunkt-Masseschleifen |
| Dynamische Impedanzpruefung | Impedanztoleranz: Beim Uebergang zwischen verschiedenen Flaechenbereichen muss die charakteristische Impedanz innerhalb von ±10% bleiben. | 2D-/3D-Feldloeser, HILPCB-System zur Impedanzanpassung |
| Analyse von Engstellen in Versorgungsebenen | Stromtragfaehigkeit: Zu schmale Bruecken zwischen geteilten Bereichen muessen vermieden werden, damit Spitzenstroeme sicher gefuehrt und DC-IR-Drop begrenzt werden. | DC-Drop-PI-Simulation, thermische Dichteanalyse |
Vorbereitung von Konstruktionsdaten und Fertigungsunterlagen
Eine klare und vollstaendige Fertigungsdokumentation ist entscheidend, damit Ihr Design korrekt produziert wird. Dieser Abschnitt kann als kompaktes pcb documentation tutorial verstanden werden.
- Gerber-Dateien: Alle Grafikdaten fuer Kupferlagen, Loetstopp, Bestueckungsdruck, Bohrdaten und weitere Fertigungsebenen.
- IPC-356-Netzliste: Sie wird fuer den elektrischen Bare-Board-Test im Werk verwendet, um offene und kurzgeschlossene Netze auszuschliessen.
- Fertigungszeichnung: Diese Zeichnung ist der eigentliche Bauplan fuer die Fabrik. Sie muss eindeutig angeben:
- den Stackup-Aufbau: Lageart, Material wie FR-4 TG170, Kupferdicke und Dielektrikumsdicke,
- die Impedanzanforderungen: welche Leitungen impedanzkontrolliert sind und welchen Zielwert sie einhalten muessen, etwa 100Ω ±10%,
- Plattenmaterial und Oberflaechenfinish: zum Beispiel bleifreies HASL oder ENIG,
- besondere Prozesse: etwa Blind- und Buried-Vias, Via-in-Pad und weitere Sonderverfahren.
- BOM- und Pick-and-Place-Dateien: Diese Daten sind fuer Beschaffung und SMT-Montage notwendig, damit jedes Bauteil mit korrekter Teilenummer, Gehaeuse und Position verarbeitet wird. Das ist besonders wichtig bei Projekten mit Prototypenbestueckung.
Als fuehrender PCB-Hersteller produziert HILPCB nicht nur Leiterplatten, sondern begleitet den Designprozess auf Wunsch auch inhaltlich. Wir bieten:
- Fortgeschrittenes Stackup- und Impedanzmanagement: Mehr als 30 gaengige Materialien sind verfuegbar. Dadurch lassen sich praezise Stackups und strenge Impedanzvorgaben bis ±5% realisieren. Fuer jede Charge schneller Leiterplatten koennen TDR-Berichte bereitgestellt werden.
- Praezise Fertigungsprozesse: Wir unterstuetzen HDI, Starrflex, Heavy Copper und weitere anspruchsvolle Technologien fuer unterschiedlichste Anwendungen.
- Komplettservice aus einer Hand: Von der PCB-Fertigung ueber die Bauteilbeschaffung bis zur SMT-Montage bietet HILPCB eine durchgaengige Turnkey-Loesung zur Vereinfachung Ihrer Lieferkette.
Wie Sie durch Design-Review und Produktionsfeedback von HILPCB laufend besser werden
Zum Schluss ist wichtig zu betonen: PCB-Design ist keine isolierte Aufgabe. Es ist ein iterativer Prozess, der eng mit der Fertigung verknuepft ist.
Durch die Zusammenarbeit mit einem erfahrenen Hersteller wie HILPCB erhalten Sie wertvolles Feedback. Nach Auftragseingang fuehren unsere Ingenieure ein umfassendes DFM- und DFA-Review durch. Dabei geht es nicht nur um Leiterbahnbreite und Abstand, sondern auch um kritische Details wie:
- Ist die Kupferflaeche in den Split-Bereichen zu kleinteilig, sodass das Risiko von Verzug steigt?
- Ist die Brueckenstelle zwischen AGND und DGND robust genug oder koennte sie beim Aetzen abbrechen?
- Haben impedanzkontrollierte Leitungen tatsaechlich die vorgesehene Referenzflaeche?
Durch diese enge Rueckkopplung zwischen Design und Fertigung verbessert sich Ihre Entwurfsqualitaet schnell. Vom Prototyp bis zur Serienproduktion wird jede Rueckmeldung zu wertvoller Erfahrung, mit der sich kuenftige Risiken frueher vermeiden und Leistung sowie Kosten besser optimieren lassen.
Zusammenfassung
Die Kernideen einer split plane design guide zu beherrschen bedeutet, sich vom reinen Leiterbahnzeichner zum echten Systemdesigner weiterzuentwickeln. Die wichtigsten Punkte aus diesem Leitfaden sind:
- Ziel klar definieren: Splitten Sie fuer Isolation, aber behalten Sie die Rueckstrompfade immer im Blick.
- Planung vor Routing: Ein gutes Stackup und ein sauberes Layout sind bereits die halbe Loesung.
- Diszipliniert verdrahten: Schnelle Signale duerfen keine Splits kreuzen. Bruecken und Guard-Strukturen sind gezielt einzusetzen.
- Verifikation schliessen: DRC, Simulation und professionelles DFM-Review muessen kombiniert werden, damit Fehler schon im Designstadium beseitigt werden.
Ich hoffe, dieser Leitfaden raeumt die Unsicherheit rund um Split-Plane-Design aus. Wenn Sie vor komplexen Entwurfsfragen stehen, kontaktieren Sie gern das technische Team von HILPCB. Wir teilen unser Wissen und unsere Erfahrung, um Sie bei Ihrem Erfolg zu unterstuetzen.
Fazit
Zusammengefasst erklaert dieser Leitfaden anhand eines split plane design guide systematisch PCB-Designmethodik, Stackup-Planung, Routing und DRC-Pruefpunkte. Mit Checklisten und Praxisbeispielen erhalten Einsteiger einen schnellen und zugleich strukturierten Einstieg. Wenn Sie die beschriebenen Pruefpunkte konsequent anwenden und das DFM-/DFA-Team von HILPCB frueh einbeziehen, kann Ihr Team Risiken in Design, Materialwahl und Test deutlich besser beherrschen und zugleich Prototypen- und Serienfreigaben beschleunigen.