L’essor de l’IA et du calcul haute performance accélère l’emploi des chiplets et de l’intégration hétérogène 2,5D/3D. Accélérateurs, GPU et SoC spécialisés augmentent débit et puissance, ce qui resserre les marges des substrats IC et des cartes d’interconnexion. Une ouverture, un court-circuit ou un microvia résistif peut rendre inutilisable un assemblage à forte valeur. Le test par sondes volantes constitue donc un contrôle électrique flexible avant les étapes coûteuses de montage des puces.
Les réseaux d’alimentation des processeurs IA doivent fournir des courants transitoires importants sur une faible impédance. Les substrats cités peuvent dépasser 20 couches et employer des lignes/espacements inférieurs à 20 μm. Le test par sondes volantes vérifie surtout continuité, isolement et mesures électriques accessibles ; il ne remplace pas à lui seul la validation SI/PI à fréquence de fonctionnement. Son programme, ses limites et sa couverture doivent être définis avec les données de conception.
Pourquoi utiliser le test par sondes volantes sur un substrat IA ?
Contrairement au lit à clous, qui exige un outillage dédié à chaque conception, un système à sondes volantes utilise 2 à 8 sondes mobiles ou davantage, pilotées par logiciel. Elles contactent pastilles, vias ou broches accessibles pour effectuer les mesures prévues.
Cette approche présente trois avantages pour les prototypes de substrats IA :
- Souplesse et délai de programmation : une modification de conception demande surtout une mise à jour des données et du programme, pas un nouveau fixture. Un démarrage en quelques heures peut être envisagé au lieu de plusieurs semaines d’outillage, selon la qualité des données et la complexité du test.
- Précision et couverture : certains équipements peuvent viser des points d’environ 35 μm. La couverture nette à 100 % annoncée n’est atteignable que si toutes les connexions sont électriquement accessibles et correctement décrites. Les mesures peuvent détecter ouvertures, courts-circuits, écarts R/L/C et certaines erreurs de polarité ou d’orientation.
- Adaptation aux fortes densités : CoWoS, InFO et EMIB concentrent les interconnexions. L’absence de matrice mécanique fixe facilite l’accès aux zones compatibles avec la taille et la force des pointes.
Détecter un défaut électrique sur le substrat nu évite de poursuivre l’assemblage d’un boîtier coûteux. Le rendement économique dépend toutefois du temps de test, de la couverture et du coût du rebut évité.
Contrôle d’un substrat fan-out RDL par sondes volantes
La couche de redistribution RDL déplace les E/S de la puce par des conducteurs fins vers une surface compatible avec une matrice BGA. Sa fabrication enchaîne lithographie, métallisation et gravure, avec des risques de contamination, sous-gravure, sur-gravure ou défaut de placage.
Le test peut contribuer à trois contrôles :
- Détection des micro-ouvertures et micro-courts-circuits : les lignes/espacements RDL indiqués vont de 2 à 10 μm. Une mesure Kelvin à quatre fils permet de caractériser de faibles résistances, jusqu’à l’ordre du milliohm lorsque l’équipement, le contact et la méthode le permettent.
- Vérification des connexions intercouches : la résistance de bout en bout entre deux pastilles aide à repérer un microvia ouvert ou anormalement résistif à cause du placage ou d’un désalignement.
- Contrôle d’un substrat à faibles pertes : sur ABF, continuité et isolement confirment que les réseaux ne présentent pas certains défauts de fabrication. Ils ne prouvent pas directement Dk, Df ou les pertes d’insertion ; ces performances demandent coupons et mesures RF appropriés.
Capacités de substrat IC HILPCB à confirmer pour le projet
| Paramètre technique | Valeur indiquée | Intérêt pour une puce IA |
|---|---|---|
| Nombre maximal de couches | 56 couches | Architecture PDN complexe et routage dense |
| Ligne/espacement minimal | 15 μm / 15 μm | Interconnexions denses entre chiplet et HBM |
| Perçage mécanique minimal | 0,1 mm | Matrices de vias denses et trajets courts |
| Tolérance de contrôle d’impédance | ±5 % | Marge SI pour PCIe 6.0, CXL et autres liaisons rapides |
| Matériaux pris en charge | ABF, Megtron 6/7/8, Rogers, PTFE | Choix selon pertes, thermique et fabricabilité |
Ces valeurs doivent être confirmées selon l’empilage, le matériau, le site, le volume et le plan d’inspection. Le RFQ doit demander les spécifications et preuves correspondantes.
Test TDR et contrôle d’impédance d’un interposeur HBM3
HBM3/3e peut dépasser 1 To/s par pile. Les transitions d’impédance sur le chemin de signal peuvent provoquer réflexions et erreurs binaires ; la géométrie de l’interposeur et ses interfaces doivent donc être maîtrisées.
Un équipement à sondes volantes doté d’une fonction TDR peut mesurer certaines lignes accessibles :
- Une sonde injecte une impulsion à front rapide.
- Un oscilloscope rapide observe la tension au point d’injection.
- Un écart par rapport à l’impédance cible, par exemple 50 Ω, réfléchit une partie de l’énergie.
- L’amplitude et le temps de retour permettent d’estimer l’impédance et la position d’une discontinuité.
Pour un interposeur HBM3, ce contrôle peut servir à :
- Vérifier des lignes sélectionnées et leur tolérance, par exemple ±5 %. Mesurer des milliers de voies une par une reste possible seulement si accessibilité, temps de cycle et équipement le permettent.
- Localiser une dérive de largeur, d’épaisseur diélectrique ou de distance au plan de référence.
- Comparer les deux conducteurs d’une paire afin de limiter conversion en mode commun et déséquilibre.
Le TDR filtre certaines cartes hors tolérance avant le montage des puces. Pour un PCB haute vitesse, il complète — sans remplacer — les coupons d’impédance, les mesures d’insertion et la validation du canal.
Test électrique d’une interconnexion EMIB et de sa zone de transition
EMIB est une technologie d’encapsulation 2,5D d’Intel qui intègre un petit pont de silicium dans le substrat pour relier des chiplets à haut débit. Elle évite un interposeur silicium pleine surface, mais crée une zone de transition très dense entre substrat organique et pont.
Le test par sondes volantes peut apporter :
- Accès aux structures de micro-bumps : une pointe fine contacte la zone de pastille correspondante pour vérifier le trajet électrique accessible jusqu’à l’interface.
- Analyse locale avec TDR : une mesure adaptée peut révéler une variation d’impédance à l’entrée de la zone EMIB, liée à une dérive de fabrication, de lamination ou de matériau.
- Vérification des règles de conception : continuité et isolement détectent certaines ouvertures ou courts-circuits causés par les angles, vias, keep-outs ou variations du procédé.
La fabrication d’un substrat IC exige d’associer ce test aux inspections dimensionnelles, microsections et contrôles propres à l’empilage. Aucun test unique ne garantit toutes les exigences électriques.
Sondes volantes ou lit à clous pour un substrat IA
| Critère | Test par sondes volantes | Test par lit à clous |
|---|---|---|
| Coût initial NRE | Très faible, sans fixture | Élevé, fixture spécifique |
| Volume adapté | Prototype, petite série, forte diversité | Grande série, faible diversité |
| Délai du programme | Court, quelques heures | Long, de quelques jours à plusieurs semaines |
| Pas des points de test | Jusqu’à 35 μm | Généralement >400 μm |
| Couverture | Jusqu’à 100 % des nets accessibles | Limitée par le fixture |
| Vitesse par carte | Plus lente, test séquentiel | Très rapide, test parallèle |
| Modification de conception | Très souple, mise à jour logicielle | Faible, nouveau fixture requis |
Détecter les défauts du réseau d’alimentation PDN
Lors d’un calcul parallèle, le courant d’une puce IA peut passer de près de 0 A à plusieurs centaines d’ampères en quelques nanosecondes. Ce di/dt demande un PDN à très faible impédance, dont la validation dynamique ne peut pas reposer sur un test DC seul.
Le test par sondes volantes vérifie néanmoins plusieurs prérequis :
- Résistance des chemins de puissance : une mesure Kelvin entre la zone VRM et les pastilles BGA d’alimentation/masse repère placage insuffisant, cuivre trop mince ou étranglement pouvant accroître la chute IR.
- Courts-circuits entre plans : sur plus de 20 couches alternant puissance et masse, un débris métallique ou un désalignement peut relier deux nets indépendants.
- Intégrité des pastilles de découplage : des centaines ou milliers de condensateurs sont prévus. Le test confirme l’absence d’ouverture ou de court-circuit sur leurs connexions avant l’assemblage SMT.
Ces mesures confirment la réalisation du réseau. La stabilité transitoire, l’impédance en fréquence et la résonance du PDN demandent simulation et mesure dédiées.
Coût du test par sondes volantes en prototype et petite série
Les substrats IA évoluent rapidement et sont souvent fabriqués par quelques unités ou dizaines lors des premières itérations.
- Pas de coût d’outillage dédié : un lit à clous peut coûter de plusieurs milliers à plusieurs dizaines de milliers de dollars. Le programme de sondes volantes évite ce fixture, mais conserve un coût de programmation et de temps machine.
- Réponse rapide aux modifications : une nouvelle CAO peut mettre à jour le programme en quelques heures, alors qu’un fixture physique doit être modifié ou remplacé.
- Aide au diagnostic : au-delà du verdict, le rapport peut localiser deux nets en court-circuit, par exemple « Net A/Net B à (X,Y), R = 0,5 Ω », ce qui accélère l’analyse de cause.
Pour un assemblage de prototypes, le devis doit préciser temps de programme, couverture, nombre de cartes, limites électriques et format du rapport. Le seuil économique face au lit à clous dépend du volume et du temps de cycle.
⚠ Règles DFT pour tester un substrat IA
- Réserver des pastilles de test : prévoir des points d’au moins 100 μm sur les nets critiques, notamment près des BGA difficiles à sonder.
- Espacer les points : une distance supérieure à 0,3 mm peut servir de point de départ pour réduire les contacts accidentels, sous réserve des règles de l’équipement et du fournisseur du test.
- Laisser le cuivre accessible : ne pas recouvrir les points de test par le masque de soudure.
- Fournir des données exactes : transmettre une netlist IPC-D-356 pour la programmation.
- Identifier les nets haute tension : les signaler afin d’appliquer les mesures d’isolement appropriées.
Une DFT correcte améliore vitesse, sécurité et couverture du test par sondes volantes. Les règles doivent être validées avec l’équipement prévu.
Évolution du test par sondes volantes pour l’encapsulation 3D
La densification des 3D-IC et de l’intégration hétérogène fait évoluer les moyens de test :
- Pointes plus fines et positionnement plus précis pour les pistes et micro-bumps de prochaine génération, avec un objectif de précision submicronique cité.
- Débit supérieur grâce à davantage de pointes, une trajectoire optimisée et des mesures parallèles, tout en conservant la souplesse sans fixture.
- Intégration multifonction avec AOI, thermographie et mesure RF afin de réunir plusieurs contrôles au niveau carte.
- Structures 3D : les connexions internes d’un empilement TSV sont difficiles à contacter directement. Une combinaison avec le boundary scan JTAG peut déduire certains défauts depuis les E/S périphériques.
Ces évolutions restent dépendantes des équipements disponibles. Pour un substrat fan-out RDL, l’acheteur doit demander la version de la machine, la taille de pointe, la précision, les fonctions de mesure et les références de calibration applicables.
Spécifier un test par sondes volantes pour un substrat IA
Sur un substrat IC ou une interconnexion de puce IA, le test par sondes volantes est particulièrement utile pour les ouvertures, courts-circuits, faibles résistances et contrôles ciblés sans fixture. Avec les options appropriées, il peut aussi fournir des mesures TDR sur certaines lignes. Il ne démontre pas à lui seul pertes d’insertion, diaphonie, marge HBM3, stabilité transitoire du PDN ou fiabilité en service.
Le RFQ doit indiquer le type de substrat RDL, HBM3 ou EMIB, la netlist, les points accessibles, les limites de résistance et d’isolement, la couverture, le TDR éventuel, les tensions de test, les données DFT, le temps de cycle et le rapport attendu. HILPCB peut examiner ce périmètre avec la fabrication du substrat et les inspections complémentaires, sous réserve de confirmation des capacités pour le projet.
Questions fréquentes sur le test par sondes volantes des substrats IC
Pourquoi le test par sondes volantes convient-il aux substrats de puces IA ?
Ces produits associent routage dense, pas fin et modifications fréquentes. Le test offre une couverture élevée sans fixture dédié, à condition que les nets et points soient accessibles.
Quelle est sa contribution à l’intégrité du signal et de l’alimentation ?
Il mesure continuité, isolement, résistance et parfois capacité ou TDR selon l’équipement. Ces résultats détectent tôt certains risques, mais doivent être complétés par les validations SI/PI dynamiques.
Pourquoi prévoir la DFT sur une carte sans fixture ?
Les sondes ont toujours besoin de surfaces accessibles, de positions sûres et de données CAO/netlist exactes. Une bonne DFT réduit le temps, les risques de marquage et les ambiguïtés du diagnostic.
Pourquoi cette méthode restera-t-elle utile avec l’intégration 3D ?
L’accès direct devient plus difficile avec la densité. Des pointes plus fines et l’association à l’AOI, aux mesures RF ou au JTAG maintiennent son intérêt comme contrôle de première ligne.