Avec l’essor de l’intelligence artificielle et du calcul haute performance, le débit entre puces devient aussi critique que la capacité de calcul. HBM3, troisième génération de mémoire à large bande passante, répond à cette contrainte par une interface dense entre le processeur et les piles mémoire. L’interposeur qui assure cette liaison doit conserver géométrie, propriétés diélectriques, alimentation et planéité dans une fenêtre très étroite. La qualité d’un interposeur HBM3 se démontre donc par des données de conception, de procédé et d’essai, pas par une promesse générale de performance.
Cet article présente les critères utiles aux concepteurs, ingénieurs en boîtiers avancés et acheteurs : intégrité du signal, gestion thermique, réseau de distribution d’alimentation, procédés de lignes fines et contrôles de fabrication. HILPCB peut examiner un dossier d’interconnexion IA ou de substrat, mais toute capacité doit être confirmée selon la technologie d’interposeur, les matériaux, le site, les équipements et les critères d’acceptation du projet.
Pourquoi HBM3 impose-t-il des exigences extrêmes à l’interposeur ?
Chaque génération HBM augmente débit et densité de canaux. Entre HBM2e et HBM3, le débit de données double dans la spécification considérée, le nombre de broches par pile dépasse 1024 et la bande passante agrégée franchit le niveau du To/s selon la configuration. L’interposeur doit transporter ces signaux sans perdre les marges électriques et mécaniques définies par le système.
Le premier défi est géométrique. Dans une zone de quelques centaines de millimètres carrés, l’interposeur peut devoir accueillir des dizaines de milliers de microbosses entre SoC, piles HBM et substrat de boîtier. Le pas micrométrique rapproche cette fabrication des procédés d’encapsulation avancée et exige une analyse explicite de la densité de routage, de l’alignement et du rendement attendu.
Le deuxième défi est électrique. Au-delà de 6,4 Gbit/s, chaque interconnexion doit être traitée comme une ligne de transmission. Une variation de largeur, d’épaisseur diélectrique, de cuivre ou de Dk/Df peut modifier pertes, réflexion et diaphonie. Un interposeur HBM3 à faibles pertes doit donc être modélisé avec les tolérances de fabrication réelles et validé avec des structures de test adaptées.
Enfin, l’interposeur est placé au centre du boîtier 2.5D. Il participe au transfert de chaleur et d’énergie entre la puce IA, les piles HBM et le substrat. Sa conception relève d’une analyse multiphysique électrique, thermique et mécanique ; optimiser un seul domaine peut dégrader les deux autres.
Comment préserver l’intégrité du signal dans un routage micrométrique ?
Aux débits HBM3, l’intégrité du signal détermine la marge disponible au récepteur. Les pistes sont courtes, souvent de l’ordre du millimètre, mais leur densité rend les couplages et variations géométriques particulièrement sensibles.
1. Contrôle précis de l’impédance : Une cible telle que 50 ohms n’a de sens qu’avec une tolérance, un empilage et une méthode de vérification définis. Sous 10 µm de largeur, une variation de gravure, de diélectrique ou de cuivre devient proportionnellement importante. Les procédés SAP ou mSAP peuvent mieux maîtriser la géométrie que la gravure soustractive classique, sous réserve d’une capabilité démontrée. Dk et Df doivent être spécifiés à la fréquence et selon la méthode de mesure pertinentes.
2. Maîtrise de la diaphonie : Des milliers de lignes parallèles rapprochées augmentent les risques de diaphonie proche (NEXT) et lointaine (FEXT). Espacement, ordre des couches, références de masse, blindage et transitions doivent être optimisés par simulation SI avant gel du routage, puis vérifiés avec les modèles de matériaux et de boîtier réellement utilisés.
3. Réduction des pertes d’insertion et de retour : Les pertes diélectriques et conductrices atténuent le signal ; les discontinuités de vias, pastilles et microbosses créent des réflexions. Un diélectrique tel que l’Ajinomoto Build-up Film (ABF), ou une solution équivalente, doit être choisi selon ses propriétés mesurées et sa fabricabilité. L’optimisation des transitions s’appuie sur les mêmes principes que la conception de PCB haute vitesse, adaptés à l’échelle du substrat.
Comparaison indicative des matériaux d’interposeur
| Paramètre | FR-4 standard | Stratifié haut débit, par exemple Megtron 6 | Film diélectrique ABF |
|---|---|---|---|
| Constante diélectrique, Dk à 10 GHz | ~4,5 | ~3,6 | ~2,8 - 3,2 |
| Facteur de dissipation, Df à 10 GHz | ~0,020 | ~0,002 | ~0,001 - 0,002 |
| Largeur / espacement minimaux | > 75 µm / 75 µm | ~ 25 µm / 25 µm | < 10 µm / 10 µm |
| Conductivité thermique en W/m·K | ~0,3 | ~0,6 | ~0,4 |
| Application courante | PCB conventionnels | Cartes mères de serveurs haut de gamme | Interposeurs HBM et substrats de circuits intégrés |
Comment gérer la chaleur d’une puce IA et de ses piles HBM3 ?
Un accélérateur IA peut consommer plusieurs centaines de watts, voire dépasser mille watts selon le système. L’interposeur se trouve au centre de cette densité thermique ; sa fiabilité dépend des chemins de chaleur, des interfaces et de la déformation sous température.
1. Chemins de conduction verticaux efficaces : Des vias thermiques remplis de matériau conducteur peuvent transférer la chaleur vers le substrat de boîtier et le dissipateur. Leur densité, diamètre, métallisation et matériau de remplissage doivent être dimensionnés avec la carte thermique et la structure mécanique, puis vérifiés sur un assemblage représentatif.
2. Propriétés thermiques des matériaux : Les interposeurs organiques en ABF peuvent offrir des avantages électriques et économiques, mais leur conductivité thermique reste inférieure à celle du silicium. Des plans cuivre continus peuvent diffuser la chaleur latéralement ; leur épaisseur et leurs interruptions doivent être intégrées aux simulations thermique, SI et PI.
3. Matériau d’interface thermique et maîtrise du gauchissement : Le transfert de chaleur dépend du TIM, de la planéité et de la pression de contact entre pile HBM, interposeur, substrat et dissipateur. Quelques micromètres de déformation peuvent rendre l’épaisseur du TIM non uniforme et favoriser des points chauds. Empilage symétrique, paramètres de lamination et choix matière contribuent à réduire le gauchissement, mais la tolérance applicable et la méthode de mesure doivent être confirmées pour le boîtier concerné.
Comment l’intégrité de puissance influence-t-elle la stabilité de HBM3 ?
L’intégrité du signal protège la transmission des données ; l’intégrité de puissance maintient les tensions pendant les variations rapides de courant. Les calculs parallèles d’une puce IA créent des transitoires que le réseau d’alimentation doit absorber sans dépasser les limites du silicium.
1. Réseau de distribution à très faible impédance : Des plans d’alimentation et de masse dédiés constituent une capacité distribuée et réduisent le trajet du courant entre source et charge. L’impédance cible du PDN doit être calculée à partir du courant transitoire et de la variation de tension admissible, puis vérifiée sur la bande de fréquence utile.
2. Réseau de découplage : Les condensateurs placés sur l’interposeur et le substrat filtrent différentes bandes de fréquence. Lorsque l’espace est insuffisant, des couches capacitatives intégrées peuvent réduire la longueur de boucle, sous réserve de maîtriser leurs pertes, leur tolérance et leur fiabilité.
3. Réduction de l’inductance de boucle : Rapprocher vias d’alimentation et de masse, maintenir des plans continus et raccourcir les transitions réduit l’inductance parasite. Une impédance de niveau milliohm peut constituer une cible dans une bande donnée ; elle doit être démontrée par simulation corrélée et mesure, non déduite de la seule géométrie.
💎 Quatre règles pour le PDN d’un interposeur HBM3
Relier interposeur silicium, substrat et puces sans dépasser la variation de tension autorisée
Principe : placer des condensateurs à tranchées profondes (DTC) ou des réseaux de microcondensateurs au plus près des chiplets. La réserve locale peut fournir une compensation subnanoseconde aux commutations de niveau GHz si modèles, montage et parasitiques sont correctement pris en compte.
Principe : utiliser des matrices de vias traversant le silicium (TSV) pour raccourcir les chemins. Le rapport largeur/longueur du RDL et l’alternance serrée des vias d’alimentation et de masse réduisent la surface de boucle à l’échelle micrométrique.
Principe : conserver des références d’alimentation et de masse continues. La faible épaisseur diélectrique augmente la capacité entre plans et peut offrir un retour à faible impédance au bruit haute fréquence.
Principe : cosimuler le modèle de puissance de la puce (CPM) jusqu’à la base du boîtier pour estimer bruit de commutation simultanée (SSN) et chute IR en courant continu, puis vérifier les résultats sous contrainte thermique.
Pour une puce de calcul intensif, le dossier peut nécessiter un RDL à faible largeur et faible espacement ainsi que des micro-bumps. Épaisseur diélectrique, alignement des piliers cuivre, site de production, procédé et métrologie doivent être confirmés avant de valider une solution d’interposeur pour l’IA ou le HPC.
Quels procédés déterminent la fiabilité d’un interposeur HBM3 ?
Une conception correcte ne suffit pas si la fabrication ne tient pas les tolérances. La fiabilité dépend de la répétabilité des lignes fines, des microvias, de l’alignement et du gauchissement. Cette fabrication se rapproche de l’encapsulation des semi-conducteurs et relève généralement de spécialistes des substrats de circuits intégrés.
1. Fabrication de lignes fines : Sous 10 µm de largeur et d’espacement, la gravure soustractive classique devient insuffisante. SAP ou mSAP construisent les pistes par photolithographie et dépôt sur une couche cuivre mince. La capabilité doit être démontrée par coupes, métrologie et données de procédé sur la construction concernée.
2. Perçage et remplissage des microvias : Les connexions entre couches utilisent des microvias laser typiquement annoncés entre 20 et 30 µm. Qualité du perçage, propreté de paroi et remplissage galvanique déterminent la continuité ; un seul microvia ouvert peut interrompre un canal HBM.
3. Lamination et alignement : Un interposeur multicouche exige un alignement de quelques micromètres pour superposer vias et pads. Température, humidité, propreté, système d’alignement et déformation des matériaux doivent être surveillés pour limiter circuits ouverts et courts-circuits.
4. Maîtrise du gauchissement : Empilage symétrique, cuivre équilibré, matériaux à faible CTE et cycle de pressage contribuent à limiter la déformation. Le rendement des étapes d’encapsulation, y compris une intégration de type CoWoS, dépend toutefois de critères de coplanarité et d’interface définis avec l’assembleur du boîtier.
Comment arbitrer performances, coût et délai d’un interposeur HBM3 ?
La rapidité de mise sur le marché crée une demande de prototypes d’interposeurs HBM3 en délai court. La densité, les matières et les contrôles rendent cependant toute promesse de délai dépendante du dossier libéré, des masques, de la disponibilité matière et des essais demandés.
L’arbitrage doit rester explicite :
- Priorité aux performances : un accélérateur IA haut de gamme peut imposer les matériaux et procédés les plus avancés, avec un coût et un cycle supérieurs.
- Optimisation du coût : une application disposant de marge peut accepter un matériau moins performant, moins de couches ou une construction simplifiée après nouvelle simulation et validation.
- Réduction du délai : une revue DFM précoce, un procédé qualifié, une chaîne d’approvisionnement stable et des données complètes réduisent les itérations ; ils ne garantissent pas un délai identique pour tous les interposeurs.
HILPCB peut accompagner la transition du prototype à la série en examinant le dossier en amont et en confirmant la ligne compatible. Pour un besoin d’assemblage prototype ou de petite série, le périmètre d’assemblage en petit lot doit distinguer fabrication du substrat, assemblage du boîtier, montage PCBA et essais inclus.
Valeurs d’interposeur à confirmer dans le devis HILPCB
| Paramètre | Valeur annoncée à confirmer | Paramètre | Valeur annoncée à confirmer |
|---|---|---|---|
| Nombre maximal de couches | 32+ couches | Épaisseur de carte | 0,1 - 2,0 mm |
| Largeur / espacement minimaux | 8 µm / 8 µm en SAP | Diamètre minimal de perçage laser | 25 µm |
| Tolérance d’impédance | ±5 % | Précision d’alignement entre couches | ±15 µm |
| Matériaux pris en charge | ABF, BT, stratifiés haut débit | Finition de surface | ENEPIG, OSP |
Liste de contrôle qualité avant de commander un interposeur HBM3
Une liste de contrôle commune aide conception, encapsulation, qualité et achats à aligner les hypothèses avant libération. Chaque réponse doit renvoyer à un modèle, un plan, une règle DFM ou une preuve mesurable.
Liste de contrôle de conception :
- Choix matière : le diélectrique à faibles pertes, notamment ABF, répond-il aux besoins SI et thermiques avec des données mesurées ?
- Empilage : la construction est-elle symétrique pour limiter le gauchissement, avec des plans d’alimentation et de masse correctement distribués ?
- Simulation SI : impédance, diaphonie et pertes de tous les canaux HBM3 ont-elles été vérifiées avec les tolérances ?
- Simulation PI : l’impédance du PDN est-elle confirmée sur la bande utile ?
- Simulation thermique : les points chauds potentiels et l’efficacité des vias thermiques ont-ils été évalués ?
Liste de contrôle DFM :
- Lignes et espacements : les minima conservent-ils une marge par rapport à la capabilité du fournisseur ?
- Microvias : rapport d’aspect, empilement et via dans la pastille respectent-ils les règles du procédé retenu ?
- Tolérances : l’effet des variations de fabrication sur impédance et synchronisation est-il inclus dans les simulations ?
- Gauchissement : simulation, empilage et panneau ont-ils été revus avec le fabricant et l’assembleur du boîtier ?
Liste de contrôle fabrication et qualité :
- Inspection des pistes : une AOI à 100 % est-elle prévue pour chaque couche, avec critères et gestion des défauts définis ?
- Alignement entre couches : une inspection par rayons X vérifie-t-elle les couches critiques selon un plan convenu ?
- Impédance : les coupons sont-ils contrôlés au TDR par échantillonnage ou à 100 % selon le plan d’essai ?
- Fiabilité : cycles thermiques, HAST et autres essais JEDEC applicables sont-ils définis avec échantillons et critères ?
Questions fréquentes sur la qualité des interposeurs HBM3
Pourquoi le gauchissement est-il critique pour un interposeur HBM3 ?
Il modifie coplanarité, épaisseur du TIM et alignement entre interposeur, piles HBM et substrat de boîtier. Même une faible déformation peut créer des points chauds, augmenter les contraintes d’interconnexion et réduire le rendement de l’encapsulation ; la limite acceptable dépend de la taille, de la température et du procédé d’assemblage.
Comment obtenir une transmission à faibles pertes sur un interposeur HBM3 ?
Il faut combiner un diélectrique stable à faible Df, tel que l’ABF lorsque pertinent, avec un procédé SAP ou mSAP maîtrisé, un contrôle d’impédance et des transitions vias-pads-micro-bumps optimisées. Les modèles doivent intégrer les tolérances réelles.
Comment maintenir l’intégrité de puissance d’un interposeur HBM3 ?
Le PDN associe plans continus, chemins courts, faible inductance de boucle et découplage réparti. Une cosimulation depuis le modèle de puissance de la puce jusqu’au substrat permet d’évaluer chute de tension, SSN et résonances avant corrélation par la mesure.
Que vérifier avant de lancer la fabrication d’un interposeur HBM3 ?
Vérifiez marges de largeur et d’espacement, microvias, vias dans les pastilles, tolérances, gauchissement, matériaux, panélisation et plan de contrôle AOI, rayons X, TDR et fiabilité. Demandez au fournisseur de confirmer chaque valeur sur le site et le procédé réellement proposés.
Qualifier un interposeur HBM3 avant la mise en production
La qualité d’un interposeur HBM3 résulte de la cohérence entre matériaux, routage haut débit, réseau d’alimentation, thermique et fabrication micrométrique. Chaque variation de géométrie ou d’interface peut affecter la marge du système ; les décisions doivent donc rester traçables jusqu’aux données de simulation, de métrologie et d’essai.
Pour choisir un partenaire, comparez la capabilité sur la construction visée, les équipements, les règles DFM, les méthodes de mesure et les rapports fournis. HILPCB peut étudier choix matière, fabrication et assemblage dans le périmètre confirmé par devis, sans confondre une capacité annoncée avec une qualification de votre boîtier HBM3.
Pour lancer l’évaluation DFM, transmettez empilage, modèles de matériaux, géométries RDL et microvias, tolérances, carte thermique, objectifs SI/PI, format du panneau, volumes et plan de validation. Ces données permettent d’obtenir une réponse technique et commerciale exploitable par les équipes conception et achats.