Le comportement d’un PCB haute vitesse dépend du temps de montée, de la longueur électrique et de l’interconnexion, pas d’une frontière universelle à 100 MHz ou 10 Gbit/s. Évaluez le canal complet — boîtiers, pistes, vias, connecteurs et câbles — par rapport à l’interface et aux exigences des composants avant de choisir le stratifié ou les règles de routage.
L’accompagnement de conception HILPCB comprend l’analyse SI/PI et thermique. Les filières PCB haute vitesse et PCB multicouche fournissent les éléments de fabrication correspondant à la construction libérée. La modélisation, l’acceptation des coupons et la qualification système restent des livrables distincts.
À partir de quand un PCB est-il haute vitesse et comment répartir le budget de pertes du canal ?
Comparez le délai de propagation simple au temps de transition réel du signal. Comme première estimation, examinez le rapport entre longueur de piste multipliée par délai par unité de longueur et temps de transition ; la limite acceptable dépend de l’interface et de l’erreur tolérée. Une longueur unique ne prouve pas que les réflexions sont négligeables et n’impose pas une terminaison particulière.
Exemple supposé : un front de 50 ps et un délai de 165 ps/pouce donnent 50 / (2 × 165) ≈ 0,15 pouce, soit 3,8 mm. C’est le résultat de l’heuristique d’une demi-transition choisie, pas un seuil universel de défaillance. Validez avec le stackup sélectionné et les modèles du transmetteur et du récepteur.
Répartissez les pertes entre des plans de référence cohérents. À titre de comptabilité, l’allocation PCB correspond au budget total moins les pertes attribuées aux boîtiers, connecteurs et autres éléments, et la marge choisie. La cascade de S-paramètres réels doit aussi tenir compte de désadaptations, réflexions et couplages ; une somme scalaire ne constitue pas une simulation complète du canal.
| Exemple d’interface | Débit nominal | Signalisation / Nyquist | Budget et modèle à obtenir |
|---|---|---|---|
| DDR4-3200 | 3,2 Gbit/s par broche de données | NRZ ; Nyquist nominal 1,6 GHz | Exigences du composant, topologie et timing |
| DDR5-6400 | 6,4 Gbit/s par broche de données | NRZ ; Nyquist nominal 3,2 GHz | Topologie réelle, boîtier et recommandations contrôleur |
| PCIe 4.0 | 16 GT/s | NRZ ; Nyquist 8 GHz | Révision Base/CEM applicable et allocation plateforme |
| PCIe 5.0 | 32 GT/s | NRZ ; Nyquist 16 GHz | Plans de référence définis et allocation boîtier/connecteur |
| PCIe 6.0 | désignation de débit de données 64 GT/s | PAM4 à 32 GBd ; Nyquist 16 GHz | Révision applicable, topologie et méthode de validation |
| Exemple 56G PAM4 | 56 Gbit/s avant hypothèses d’overhead | 28 GBd ; Nyquist 14 GHz | Débit PHY, codage et classe de canal réels |
| Exemple 112G PAM4 | 112 Gbit/s avant hypothèses d’overhead | 56 GBd ; Nyquist 28 GHz | Débit PHY, codage et classe de canal réels |
Nyquist sert de fréquence de comparaison ; ce n’est pas toujours la fréquence maximale requise par chaque modèle. L’explication PAM4 de PCI-SIG étaye la relation PCIe 6.0. L’analyse de canal d’un serveur IA montre pourquoi toute la perte publiée ne peut être attribuée aux pistes de la carte. Les pertes diélectriques et conductrices varient selon géométrie, feuille, matériau et bande ; au-delà de 10 GHz, l’une ne domine pas systématiquement l’autre.
Architecture du stackup : équilibrer pertes diélectriques et rugosité du cuivre
Choisissez stratifié et feuille de cuivre d’après le modèle du canal, les contraintes d’assemblage et une construction réellement fabricable. Les classes de perte ne sont pas des spécifications interchangeables et le nom d’une famille ne donne ni atténuation par pouce ni prix.
Pour du cuivre avec conductivité supposée σ = 5,8 × 10^7 S/m et perméabilité μ ≈ μ0, la profondeur de peau est :
δ = 1 / √(π f μ σ) ≈ 66 000 / √(f en Hz) µm.
À 28 GHz, le résultat est d’environ 0,39 µm. Avec la fréquence en MHz, le coefficient est environ 66. Ce calcul idéal de matériau n’est pas un modèle de perte de piste finie. La rugosité peut influer sur la perte conductrice ; spécifiez donc l’indicateur de profil et le modèle, sans assimiler Rq à Rz ni promettre une amélioration fixe en pourcentage.
| Matériau ou construction | Données à comparer | Question de fabrication | Preuves avant sélection |
|---|---|---|---|
| FR-4 courant | Dk/Df réels selon fréquence/méthode et propriétés thermiques | Longueur et feuille conviennent-elles ? | Résultat de canal selon construction offerte |
| Exemple Isola FR408HR | Données constructeur de qualité/construction | Quels cœur, préimprégné et cuivre sont proposés ? | Entrée modèle liée à la qualité et à la fiche |
| Exemple Panasonic Megtron | Référence exacte et feuille disponible | Construction disponible et qualifiée ? | Fiche, stackup proposé et corrélation de pertes |
| Autres résines à faible perte | Conditions de mesure comparables | Quel procédé de liaison est nécessaire ? | Référence, construction et revue procédé exactes |
| Exemple Rogers RO4350B | Dk procédé 3,48 et Df 0,0037 à 10 GHz/23 °C ; le Dk de conception est différent | Cette construction hydrocarbure/céramique convient-elle au circuit ? | Fiche constructeur RO4000 et modèle pertinent |
| Stackup hybride | Matériaux par couche, feuille et géométrie pressée | Liaison, registration et comportement thermique compatibles ? | Construction combinée et règles de substitution approuvées |
Sélectionnez le stratifié à partir de la marge de canal modélisée et mesurée pour la longueur prévue. Comparez le canal complet et les variations de fabrication. Les pages sur les PCB à faibles pertes et le FR-4 à Tg élevé précisent aussi les limites de sélection électrique et thermique.
Impédance contrôlée : comprendre les tolérances ±10 % et ±5 %
Définissez impédance et tolérance selon l’interface, le transmetteur/récepteur et la topologie retenue. Des valeurs comme 50 Ω asymétrique ou 85/90/100 Ω différentiel sont des exemples, pas des cibles interchangeables pour chaque réseau.
Le solveur a besoin de la géométrie du cuivre fini, du diélectrique et du modèle de feuille pour les pistes gravées et plaquées. Forme des flancs et compensation des phototraces dépendent du procédé ; ne supposez pas le même angle, retrait de largeur ou erreur d’impédance pour toute piste en cuivre 1 oz.
Section d'une piste gravée (schéma) :
largeur haute
+----------------+
/ \
--------+--------------------+-------- support cuivre
forme des flancs selon le procédé
| Paramètre | Facteurs d’influence | À convenir avant routage | Preuve de libération |
|---|---|---|---|
| Cuivre et géométrie | Feuille, placage, largeur/espacement et forme de section | Dimensions finies et tolérances proposées | Données procédé et contrôle dimensionnel pertinent |
| Diélectrique | Épaisseur pressée, verre/résine et modèle Dk | Stackup approuvé et changements permis | Confirmation du stackup et coupes convenues |
| Compensation CAM | Gravure réelle et construction cuivre | Accord du responsable design pour les changements | Phototraces libérées et corrélation solveur |
| Coupons | Emplacement, représentativité, méthode et échantillonnage | Cible, tolérance, fenêtre de mesure et règle de décision | Rapports TDR identifiés et périmètre précisé |
HILPCB publie des filières d’impédance ±5 % vérifiées pour les constructions admissibles. Confirmez stackup, cible et plan de coupons du projet ; ±5 % comme ±10 % n’impose ni classe de stratifié, ni recette d’équipement, ni échantillonnage, ni supplément de prix fixe. Le calculateur d’impédance donne une géométrie initiale ; demandez la revue de fabrication avant libération.
Routage critique : stubs de vias, retours de masse et décalage du tissage
Sur les cartes numériques denses, la dégradation du signal apparaît souvent aux discontinuités des transitions entre couches plutôt que sur une piste uniforme.
1. Résonance des stubs de via et backdrilling
Quand une piste de couche interne est raccordée par un via traversant, la portion métallisée inutilisée au-delà de la couche cible reste un stub. Celui-ci peut se comporter comme une ligne ouverte. Pour une structure uniforme et non chargée, la résonance quart d’onde s’estime ainsi :
Exemple de stub ouvert idéal : avec longueur électrique de 1,9 mm et permittivité relative effective de 3,5, l’estimation quart d’onde donne c / (4 × 0,0019 × √3,5) ≈ 21,1 GHz. Ce n’est pas une résonance mesurée du via : pastilles, couplage, retours et dispersion modifient la transition ; l’estimation d’un notch ne prouve pas une défaillance de liaison.
Via traversant et stub possible (schéma) :
Signal L1 ========●================
|\
Couche cible ======● \\ <- stub restant possible
| \\ (limite selon modèle/plan)
Autres couches ====|====\\========
| \\ perçage arrière
Ne retenez le backdrilling que si le modèle de transition et les exigences canal le justifient. Indiquez au plan les couches raccordées, côté/diamètre de perçage, zone à ne pas toucher, limite de stub restant et tolérances. Vérifiez stackup pire cas et procédé d’inspection avec le fabricant. Un débit de 20 Gbit/s à lui seul n’impose ni backdrilling ni longueur résiduelle universelle.
2. Continuité du retour et vias de stitching de masse
Pour les composantes rapides, examinez le plan de référence adjacent et la transition du retour avec la piste. Évitez de franchir une coupure du plan de référence prévu.
- Même réseau de masse : des vias de retour proches peuvent relier les plans de référence lors d’un changement de couche ; leur position dépend de la géométrie et de l’interface.
- Réseaux de référence différents : privilégiez une référence cohérente si possible. Tout réseau de couplage doit être analysé électriquement, respecter les exigences d’isolement et les connexions CC prévues ; un condensateur universel de 0,1 µF ne remplace pas cette étude.
- Fentes et champs de vias : vérifiez le cuivre réellement disponible pour le retour, y compris les antipads denses et les sorties de connecteur ; un nom de plan ne prouve pas la continuité.
Le guide TI SLLA414A traite du retour et de l’atténuation des stubs pour certaines interfaces ; n’appliquez pas ses dimensions sans revue à toute carte.
3. Décalage dû au tissage de verre et routage des paires
La répartition du verre et de la résine peut modifier le délai effectif des deux conducteurs d’une paire. Pour une section supposée uniforme, le délai varie approximativement comme longueur × √εeff / c. Les effets locaux du tissage exigent un modèle effectif adapté ; remplacer toute la trajectoire par le Dk du verre pur ou de la résine pure ne convient pas.
Examinez les constructions à verre étalé, l’angle de routage et les options matériau avec le fabricant et le responsable SI. Un numéro de style de verre ne garantit pas une construction étalée. Déduisez angle et limite de skew du canal réel ; vérifiez skew de paire, différences de couche et canal complet avec le matériau proposé.
Matrice de diagnostic des défauts d’intégrité de signal VNA/TDR sur prototypes
Comparez les mesures à la conception libérée, à l’étalonnage et à l’échantillon avant d’attribuer une cause.
| Signature | Causes possibles à examiner | Preuves utiles | Action possible et acceptation |
|---|---|---|---|
| Notch S21 étroit | Résonance via/connecteur ou effet du montage | Plans de référence étalonnés, modèle de transition et géométrie réelle | Corriger le défaut identifié et confirmer la limite du canal réel |
| Skew trop élevé dans une paire | Tissage, couches/géométries différentes, boîtier ou lancement | Modèle de délai cohérent et mesures | Revoir construction/routage selon budget interface |
| Échelon TDR | Largeur, diélectrique, référence ou discontinuité de lancement | Profil/fenêtre, géométrie exportée et coupe pertinente | Rapprocher structure mesurée de sa cible et tolérance |
| Perte d’insertion excessive | Diélectrique, feuille, géométrie ou modèle du montage | Identité matériau/feuille, pertes étalonnées, désembedding | Modifier la construction concernée et revalider le canal |
| Connexion microvia intermittente | Intégrité interface, historique thermique ou géométrie | Surveillance électrique, contrainte convenue et analyse de panne | Qualifier la nouvelle structure ; aucune interdiction universelle des vias empilés ni valeur de recouvrement unique ne s’impose |
| Diaphonie | Longueur couplée, espacement, retours ou lancements | Affectation de ports, agresseurs et modèle de canal | Fixer des limites propres à la géométrie plutôt qu’une règle universelle 3W/4W |
Approvisionnement et facteurs de coût des PCB haute vitesse
Comparez matériaux, procédés et preuves du projet plutôt que des majorations génériques en pourcentage.
| Facteur de coût ou de délai | À confirmer | Décision achats/qualité |
|---|---|---|
| Cœurs et préimprégnés faible perte | Référence exacte, verre, cuivre, stock et durée de conservation | Construction approuvée, alternatives et disponibilité chiffrée |
| Backdrilling | Nombre d’opérations, tolérances, dégagement et contrôle | Caractéristiques justifiées par canal et preuve de stub convenue |
| Impédance contrôlée | Géométrie, tolérance, emplacement de coupon et échantillonnage | Rapports requis et règle d’acceptation |
| Choix de feuille | Profil/modèle et compatibilité d’adhésion | Gain de canal versus disponibilité et qualification procédé |
| Laminage séquentiel/HDI | Portées de vias, cycles, manutention et preuves fiabilité | Route combinée qualifiée et délai chiffré |
Avant commande, confirmez l’échantillonnage des coupons, le contrôle du backdrill, la feuille réellement prévue et la compatibilité des matériaux hybrides. Comparez données de feuille, échantillonnage et durée de procédé selon l’offre réelle.
Documents à fournir pour la demande de prix et la libération
À joindre à la demande ou au dossier de libération :
- Archive native
ODB++ouIPC-2581(ouGerber X2avec netlist), plus fichiers Excellon de perçage et backdrill. - Plan de stackup indiquant référence de stratifié/grade, style de verre (
1067,1078,2116,3313), masse de cuivre et profil de feuille (VLPouHVLP) correspondant à la construction envisagée. - Tableau d’impédance contrôlée indiquant cibles asymétriques/différentielles, tolérances, largeur/espacement et couches de référence définis pour le projet.
- Plan de backdrill avec couche de départ, couche à ne pas toucher et longueur résiduelle maximale déduite du modèle de transition et des tolérances de fabrication.
À demander au fournisseur (preuves avant approbation) :
- Stackup pressé calculé en mode fabrication : constructions réelles cœur/préimprégné, Dk/Df effectifs dans la bande pertinente et largeurs de piste compensées CAM.
- Rapport TDR des coupons d’impédance et, si spécifié, balayage VNA S21/S11 de pertes, rattachés au panneau et au périmètre de production convenus.
- Rapport de coupe métallographique vérifiant épaisseur diélectrique, géométrie de gravure trapézoïdale et longueur résiduelle des stubs backdrillés.
- Certificats de conformité matière brute (CoC) avec traçabilité de lot des cœurs et préimprégnés faible perte.
Responsabilités :
- Conception : simulation du budget de pertes, routage des paires différentielles, vias de retour et attribution des réseaux de backdrill.
- Qualité : critères d’acceptation TDR/coupe, approbation des essais thermiques convenus et vérification de traçabilité.
- Achats : disponibilité et délais des stratifiés faibles pertes, comparaison de coût des stackups hybrides et confirmation du périmètre d’essai dans le devis.
Points de contrôle par étape :
- EVT : valider le stackup calculé par le fabricant et contrôler le premier coupon TDR et la coupe du backdrill.
- DVT : valider œil du canal complet ou paramètres S VNA sur la plage de température convenue.
- PVT : évaluer la distribution TDR sur l’échantillon de panneaux pilote convenu.
- MP : vérifier les journaux TDR de coupons par lot et les CoC des stratifiés avant expédition.
Lorsque stackup et cibles d’impédance sont prêts pour la revue de fabrication, découvrez nos PCB haute vitesse, PCB multicouches et services de conception PCB, ou déposez vos fichiers pour demander un devis.
Quand une piste de PCB doit-elle avoir une impédance contrôlée ?
Évaluez la longueur électrique selon le temps de transition réel, le délai de propagation, l’interface et l’erreur de réflexion/timing admissible. Définissez ensuite impédance, référence et terminaison à partir du modèle composant/canal ; il n’existe pas de règle universelle fondée sur un demi-pouce ou un dixième du temps de montée.
Pourquoi la rugosité de la feuille de cuivre peut-elle compter au-dessus de 10 GHz ?
Elle peut influer sur la perte conductrice lorsque son échelle est pertinente pour la distribution du courant. Pour les propriétés cuivre supposées, la profondeur de peau est d’environ 0,39 µm à 28 GHz. Comparez métrique/modèle de la feuille réelle et mesures du canal ; aucun pourcentage fixe de perte par rugosité ne convient à toutes les géométries.
Quelle longueur résiduelle de stub viser à 25 Gbit/s ?
Déduisez la limite du modèle complet via/connecteur, du débit et de la modulation réels ainsi que des plans de référence. Spécifiez longueur pire cas, tolérance de perçage et dégagement à préserver, puis inspectez la structure convenue. Vérifiez la performance et les limites d’inspection définies pour le canal.
Quel effet les tolérances d’impédance ±10 % et ±5 % ont-elles sur le coût de production ?
Une tolérance plus serrée peut nécessiter une autre construction, une fenêtre procédé plus étroite et un plan de vérification différent. Confirmez capacité et devis fournisseur, coupons et rapports compris ; aucune majoration universelle ni recette d’équipement obligatoire ne découle de ±5 %.