Avec l’essor explosif de l’AI, du ML et du HPC, la demande de bande passante dans les data centers augmente à un rythme impressionnant. Les architectures traditionnelles reposant sur des optical modules enfichables atteignent des limites physiques en atténuation, consommation et densité de ports. Dans ce contexte, Co-packaged Optics (Co-packaged Optics, CPO) s’impose : en intégrant optical engine et switch ASIC sur le même baseboard, on raccourcit fortement le trajet électrique, réduisant power et latence. Mais cette architecture révolutionnaire impose aussi des contraintes inédites sur le design, la fabrication et l’assembly du PCB, en particulier le processus de SMT assembly.
En tant qu’ingénieur spécialisé en interconnexions électro‑optiques et thermal design de baseboards CPO, je sais que le succès du CPO n’est pas seulement celui du chip ou de l’optique : c’est le résultat d’un co‑engineering au niveau système. Le PCB baseboard qui porte le cœur de la conversion électro‑optique est central, et son processus de SMT assembly combine high-speed circuits, optique de précision et gestion thermique complexe. Cet article détaille les technologies clés de SMT assembly pour les PCB de modules optiques data center à l’ère du CPO, ainsi que les défis/solutions en co‑conception électro‑optique, gestion thermique/power et manufacturing de précision.
Défis d’interconnexion board-level du CPO : de la SI à la co‑conception des interfaces électro‑optiques
Le principal atout du CPO est de réduire la distance de transmission des signaux électriques high-speed de plusieurs dizaines de centimètres (ASIC → panneau) à quelques centimètres (ASIC → optical engine sur le même baseboard). Cela transforme les exigences d’interconnexion PCB.
High-speed signal integrity (SI)
Dans un système CPO, l’ASIC et l’optical engine communiquent souvent via 56G/112G PAM4. À ces débits, la moindre discontinuité d’impédance, le crosstalk ou les pertes peuvent faire exploser le bit error rate (BER) et dégrader les performances. Le PCB doit appliquer des règles SI très strictes : contrôle précis de l’impédance différentielle (souvent 90Ω ou 100Ω), optimisation des vias, transitions de connecteurs et zone de fanout BGA.
En pratique, on s’appuie sur l’expérience low-loss QSFP-DD module PCB, mais les contraintes CPO sont encore plus sévères. Le choix des matériaux est crucial : Panasonic Megtron 6/7, TUC TU-883/933+ ou dielectrics Ultra-low Loss de Rogers/Isola pour limiter l’atténuation. Le back-drilling supprime les via stubs inutiles et un anti-pad optimisé réduit la capacité des vias. Chez HILPCB, nous utilisons des outils de simulation avancés (comme Ansys HFSS) pour modéliser et optimiser chaque lien critique, afin d’assurer une ouverture d’œil (Eye Diagram) et une marge suffisantes.
Co‑conception des interfaces électro‑optiques
Contrairement aux PCB classiques, un baseboard CPO doit gérer des signaux électriques et optiques. Le placement/routage doit réserver des positions et volumes précis pour l’accès du fiber array. Cela nécessite souvent des cavities ou fenêtres dans le PCB, afin d’aligner une fiber array unit (FAU) sur le grating coupler (Grating Coupler) ou l’edge coupler de l’optical engine.
Cette co‑conception exige un contrôle dimensionnel extrêmement strict du fabricant. Dans l’ensemble du flux Co-packaged optics baseboard manufacturing—lamination, perçage, usinage final—les tolérances doivent maintenir l’alignement de la fibre au niveau micrométrique. Toute dérive peut entraîner une forte perte de couplage optique et la défaillance du module.
Gestion thermique : répartition de puissance CPO et stratégies de refroidissement au niveau système
La puissance est une autre grande difficulté. Un système CPO typique peut avoir un ASIC >500W, et plusieurs optical engines totalisant >100W. Une telle chaleur concentrée sur une petite zone crée une heat flux density très élevée et met le refroidissement à l’épreuve.
Répartition de puissance et thermal budget
Le thermal design CPO doit être pensé à l’échelle du système : cartographie de puissance précise et modèle thermique détaillé. Les optical engines sont sensibles à la température : des variations peuvent décaler la longueur d’onde du laser et dégrader la qualité du lien. Il faut généralement maintenir l’optical engine dans une plage stable (p. ex. 70–85°C) et garder la junction temperature de l’ASIC sous 100°C.
Cela impose un refroidissement différencié. Souvent, un heat sink (Heat Sink) performant ou une vapor chamber (Vapor Chamber) couvre directement l’ASIC. Les optical engines peuvent nécessiter des chemins thermiques séparés et plus fins. Dans le Co-packaged optics baseboard manufacturing, le PCB joue aussi un rôle de conduction : des couches Heavy Copper PCB ou de nombreux thermal vias (Thermal Vias) permettent de transférer efficacement la chaleur vers l’autre face du PCB ou vers des structures de dissipation.
Structures de refroidissement avancées
Le refroidissement par air devient souvent insuffisant face à la heat flux du CPO. Le liquid cooling (Liquid Cooling) s’impose progressivement. Des microchannels dans le dissipateur font circuler le fluide au plus près de la source chaude et extraient la chaleur très efficacement. Le PCB doit donc être co‑conçu avec le module de liquid cooling : canaux, ports d’entrée/sortie et étanchéité. Dans des conceptions avancées, des microchannels sont intégrés directement au baseboard ou au package substrate : “board-level liquid cooling”.
Points clés de la gestion thermique CPO
- Refroidissement différencié : Chemins thermiques séparés pour l’ASIC et les optical engines afin de répondre à des exigences de température différentes.
- Chemin à faible résistance thermique : Optimiser chaque étape du chip au dissipateur, incluant TIM (thermal interface material), PCB thermal vias et matériaux du baseboard, pour minimiser la résistance thermique totale.
- Intégration au niveau système : Le design du PCB doit être étroitement intégré au module de refroidissement (air ou liquide) pour assurer compatibilité mécanique et performances thermiques.
- Surveillance de température : Intégrer plusieurs capteurs de température sur le PCB pour suivre les points critiques en temps réel et permettre un thermal management en boucle fermée.
Matériaux et stack-up : fiabilité des baseboards low-CTE et contrôle du warpage
Les modules CPO sont souvent volumineux et intègrent plusieurs systèmes matériaux : ASIC silicium, optical engines InP/SiPh, baseboard PCB organique et heat sinks métalliques. Ces matériaux ont des coefficients de dilatation thermique (CTE) très différents. Pendant des cycles thermiques comme le reflow en SMT assembly, le CTE mismatch génère de fortes contraintes internes et provoque du PCB warpage (Warpage).
CTE mismatch et warpage
Le warpage est l’ennemi n°1 de l’assembly CPO. Un warpage important peut provoquer des défauts BGA (opens, fissures), surtout sur des ASIC très grands avec des dizaines de milliers de balls, où un seul défaut peut rebuter tout le module. Le warpage dégrade aussi l’alignement entre optical engine et fiber array.
Pour y répondre, le choix des matériaux PCB et le stack-up (Stack-up) sont essentiels. Nous privilégions des cores low-CTE et des stack-ups symétriques pour équilibrer les contraintes. Dans des applications très exigeantes, on peut utiliser des substrates céramiques ou des metal cores low-CTE (comme CIC ou CMC), par exemple Metal Core PCB, pour améliorer la stabilité dimensionnelle. C’est une extension directe de l’expérience high-end QSFP-DD module PCB manufacturing.
Fiabilité et hybrid lamination
Les modules CPO doivent fonctionner durablement en data center (souvent >7 ans). Au-delà du warpage, il faut considérer la tenue thermique long terme, la résistance à l’humidité et à l’électromigration. Les baseboards CPO complexes peuvent nécessiter une hybrid lamination (Hybrid Lamination), combinant des dielectrics différents (p. ex. FR-4 + Rogers) pour équilibrer coût et performance. Cela demande un contrôle très fin du process de lamination.
Process d’assembly de précision : alignement du fiber array et curing
Le flux SMT assembly du CPO est beaucoup plus complexe que l’assembly PCB classique. Le point central est l’alignement et la fixation de précision du fiber array.
Alignement sub-micron
Le cœur d’une fibre single-mode fait ~9 μm. Pour un couplage efficace, la sortie du fiber array doit être alignée aux grating couplers ou waveguides de l’optical engine avec une précision sub-micron (<1 μm). Cela impose des équipements d’alignement automatisés haute précision.
On distingue l’alignement passif et l’alignement actif. Le passif s’appuie sur des références mécaniques très précises, comme des V-grooves gravés dans le silicium pour positionner les fibres. L’alignement actif se fait sous lumière : on mesure la puissance optique en temps réel et on ajuste la position (6 degrés de liberté : X, Y, Z, Pitch, Yaw, Roll) jusqu’à maximiser l’efficacité de couplage.
Fixturing, curing et défis
Pendant l’alignement et la fixation, des fixtures d’assembly (Fixture) dédiés sont indispensables. Ils doivent maintenir solidement le baseboard PCB et les composants optiques, sans dériver lors du curing à cause de dilatations/contraintes thermiques.
Une fois la position optimale trouvée, un adhésif UV-curable ou heat-curable à faible shrinkage et haute fiabilité est utilisé pour une fixation permanente. Le curing est lui-même délicat : le shrinkage de la colle peut induire un léger décalage et réduire la puissance optique. Il faut donc contrôler précisément la colle, le dispensing et le profil de curing. Pour les projets Co-packaged optics baseboard quick turn, un process d’alignement et curing mature et reproductible est déterminant.
Atouts HILPCB pour l’assembly CPO
- Placement haute précision : Lignes SMT avancées pour grands baseboards et composants optiques de précision, avec une précision de placement jusqu’à ±15 μm.
- Alignement optique automatisé : Plateforme d’active alignment 6 axes permettant un alignement sub-micron du fiber array vers le chip pour maximiser le couplage.
- Curing contrôlé : Systèmes de dispensing de précision et équipements UV/thermiques programmables afin de minimiser les déplacements dus au shrinkage.
- Support DFM/DFA : Intervention early-stage des ingénieurs avec recommandations sur fixture design, allocation des tolérances et flux d’assembly.
Test & validation : assurer performance et fiabilité du système CPO
Après un assembly complexe, des tests complets et rigoureux constituent la dernière — et la plus importante — ligne de défense pour garantir fonction, performance et fiabilité. Les flux incluent généralement tests électriques, tests optiques et validation au niveau système.
Tests électriques et optiques
Les tests électriques se concentrent sur la qualité des liens high-speed. Nous utilisons un VNA (vector network analyzer) et un TDR (time domain reflectometer) pour mesurer loss, reflection et continuité d’impédance. Des oscilloscopes high-speed et des bit error rate testers (BERT) évaluent l’eye diagram et la BER des signaux PAM4.
Les tests optiques mesurent, par canal, la puissance de sortie, la longueur d’onde centrale, la largeur spectrale et le extinction ratio (ER). Ces paramètres impactent directement la qualité de transmission. Côté réception, le test de sensibilité est clé : il définit la puissance optique minimale pour une démodulation correcte. Ici, une TIA/LA receiver board checklist détaillée est particulièrement importante : elle structure les tests des transimpedance amplifiers (TIA) et limiting amplifiers (LA), et sa rigueur s’applique à toute la validation du module récepteur CPO. Nous évaluons chaque canal RX de manière stricte afin d’assurer une stabilité sur l’ensemble des conditions.
Validation au niveau système et CMIS
Enfin, le module CPO doit être validé dans un environnement proche de l’usage réel : montage sur une test board, tests de loopback (Loopback) et vérification du TX/RX sur tous les canaux. Il faut aussi vérifier la conformité CMIS (Common Management Interface Specification) pour que le système hôte puisse lire les informations, surveiller l’état (température, puissance optique) et effectuer les contrôles nécessaires. Une TIA/LA receiver board checklist complète peut également aider à calibrer des paramètres CMIS côté réception (comme RSSI).
Chez HILPCB, nous proposons un service one-stop de SMT assembly incluant analyse DFM, approvisionnement, assembly de précision et tests fonctionnels complets, afin de livrer des modules CPO contrôlés selon des exigences qualité strictes.
Capacités HILPCB en manufacturing et assembly CPO
Maîtriser la complexité du CPO exige des compétences solides et des plateformes de production avancées, côté PCB manufacturer comme côté assembly provider. Avec des années d’expérience en high-speed communications — notamment sur low-loss QSFP-DD module PCB et des IC substrate PCB complexes — HILPCB est prête pour l’ère CPO.
Nos capacités Co-packaged optics baseboard manufacturing couvrent le flux complet : sélection matériaux, stack-up design, fabrication de circuits de précision et contrôle dimensionnel final. Nous supportons de très grands formats, des layer counts élevés (>30L), la mixed-dielectric lamination ainsi que des composants passifs/actifs intégrés.
Côté assembly, nous fournissons non seulement un SMT assembly standard, mais aussi l’assembly optique haute précision nécessaire au CPO. Notre prototype assembly service permet des Co-packaged optics baseboard quick turn pour accélérer R&D et itérations. Notre équipe applique une méthodologie rigoureuse, comparable à une TIA/LA receiver board checklist, sur l’ensemble des étapes de manufacturing et de test.
Aperçu des capacités de manufacturing CPO de HILPCB
| Élément | Capacité |
|---|---|
| Nombre maximal de layers | 64L |
| Matériaux supportés | Megtron 6/7/8, Tachyon 100G, Rogers, Isola, matériaux low-CTE |
| Min trace/space | 2/2 mil (50/50 μm) |
| Épaisseur PCB max | 12 mm |
| Tolérance d’impédance | ±5% |
| Finition de surface | ENIG, ENEPIG, immersion silver, OSP, etc. |
Conclusion
En résumé, Co-packaged Optics (CPO) est en train de remodeler l’avenir des interconnexions des data centers. Mais ce progrès dépend fortement de l’évolution parallèle des technologies de PCB manufacturing et d’assembly. À l’ère du CPO, SMT assembly dépasse largement l’assembly électronique traditionnel : c’est un effort de system engineering qui combine high-speed circuit design, thermodynamique, materials science et optique de précision. De la gestion des tolérances d’alignement sub-micron au contrôle de heat flux de centaines de watts, en passant par la protection de la signal integrity multi‑10G, chaque étape est exigeante.
En tant que partenaire, HILPCB s’engage à fournir une solution one-stop — de la design optimization au PCB manufacturing jusqu’à l’assembly de précision — pour vous aider à franchir les obstacles de la productization CPO. Nous pensons que collaboration étroite et innovation continue permettent de maîtriser la complexité du CPO et d’accélérer les technologies data center de nouvelle génération. Choisir un partenaire professionnel de SMT assembly est un pilier du succès de votre projet CPO.
Questions fréquentes
Pourquoi la SMT assembly est-elle plus difficile pour les modules optiques de data center ?
Parce qu’elle doit gérer en même temps des interfaces électriques et optiques très denses, des contraintes thermiques serrées et des tolérances d’alignement très faibles.
Quels sont les risques les plus critiques dans un projet CPO ?
Le warpage, le mauvais alignement des réseaux de fibres, les vides de soudure et les pertes de signal sur des canaux PAM4 56G et 112G font partie des principaux risques.
Quelles validations faut-il prévoir avant la montée en série ?
La FAI, le flying probe test et un déroulement NPI structuré en EVT, DVT et PVT permettent d’identifier tôt les problèmes d’assembly et de fiabilité.
En quoi le bon partenaire industriel change-t-il le résultat ?
Un partenaire expérimenté en co-design électro-optique, en contrôle de matériaux low-CTE et en alignement ou curing de précision réduit les itérations et les pertes de rendement.