Bonjour, je suis le formateur principal de la HILPCB Design Academy. Lors des revues quotidiennes de conception PCB, je constate souvent que de nombreux ingenieurs, en particulier les debutants, hesitent sur la facon de traiter les plans d'alimentation et de masse, surtout lorsqu'il est question de split plane. Une mauvaise segmentation peut provoquer de graves problemes de SI et d'EMC, jusqu'a rendre le produit instable, voire inutilisable.
Dans ce split plane design guide detaille, je vous accompagne depuis les notions de base jusqu'a une comprehension structuree de la planification du stackup, du placement modulaire, des strategies de routage et de la verification DRC finale. L'objectif n'est pas seulement de tracer une carte, mais de concevoir une PCB de haute qualite, fiable en fonctionnement et facile a industrialiser.
Les trois questions fondamentales auxquelles un split plane design guide doit repondre
Avant meme d'ouvrir votre outil EDA, il est essentiel de clarifier trois questions. Ce sont elles qui determinent si la direction du projet est bonne des le depart.
1. Pourquoi utiliser un split plane ? (Why Split?)
La raison principale d'un split plane est l'isolement electrique. Sur une carte complexe, plusieurs blocs fonctionnels coexistent avec des exigences tres differentes en matiere de proprete d'alimentation et de masse.
- Isolation de plusieurs domaines d'alimentation : les SoC et FPGA modernes requierent souvent plusieurs tensions, comme 3,3V, 1,8V ou 1,2V. Un split power plane est l'une des methodes les plus directes et efficaces pour alimenter ces domaines de maniere separee.
- Separation analogique et numerique : dans un mixed signal pcb layout, la masse numerique bruyante (DGND) et la masse analogique sensible (AGND) doivent etre distinguees. Une split ground plane permet d'eviter que le bruit de commutation numerique ne se propage dans la partie analogique.
- Separation forte puissance et faible puissance : les etages de puissance comme les drivers moteurs ou LED generent de forts transitoires de courant et beaucoup de bruit. Leur alimentation et leur masse doivent donc etre separees des circuits sensibles de commande ou de traitement.
2. Quels risques un split plane introduit-il ? (What are the Risks?)
Le split plane est un outil a double tranchant. Il aide a isoler les domaines, mais cree aussi un nouveau risque : la rupture du chemin de retour du signal.
Le courant de retour d'un signal rapide cherche toujours la trajectoire a impedance minimale vers la source. Sur une reference plane continue, ce courant circule directement sous la piste et forme une boucle compacte qui confine le champ electromagnetique. Si la piste traverse une fente dans le split plane, le courant est force de contourner l'obstacle, ce qui entraine :
- une surface de boucle plus grande : on cree une antenne plus efficace, avec plus d'EMI et une sensibilite accrue aux perturbations externes ;
- une discontinuite d'impedance : les changements brutaux provoquent des reflexions et degradent la qualite du signal ;
- une augmentation de la diaphonie : l'energie du signal se propage plus facilement vers les pistes voisines.
3. Existe-t-il une alternative ? (What's the Alternative?)
Dans de nombreux cas, une Solid Ground Plane continue reste la meilleure solution. Pour la distribution de puissance, il est possible d'eviter le split power plane en adoptant d'autres approches :
- Utiliser un power polygon pour sur une couche signal : cette solution convient lorsque le courant reste modere et que la capacite plane n'est pas critique.
- Utiliser des couches d'alimentation dediees tout en gardant une masse continue : dans une carte multilayer, notamment a partir de 6 couches, on peut reserver une ou plusieurs couches a la puissance tout en conservant la couche 2 comme plan de masse integral, afin de garantir le meilleur return path aux signaux rapides de la couche superieure.
Le bon choix repose toujours sur l'equilibre entre besoin d'isolation et qualite du retour de courant. En conception numerique rapide, une masse continue reste presque toujours le meilleur standard.
Le chemin de retour du signal est l'un des concepts les plus importants du design PCB. A basse frequence, le courant de retour suit le chemin de resistance minimale. Pour les signaux rapides, ou la raideur du front est predominante, il suit le chemin d'inductance minimale. Ce trajet passe dans la reference plane situee juste sous la piste. Quand une ligne traverse une fente de split plane, ce chemin a faible inductance est rompu et le courant doit contourner la zone, ce qui declenche tous les problemes de SI, PI et EMC mentionnes ci-dessus. Il faut donc toujours garantir une reference plane claire et continue pour chaque signal rapide.
Etapes de planification du stackup et des reference planes
Le stackup design constitue le socle du projet PCB. Il fixe tres tot la limite superieure des performances de la carte. Un stackup bien pense simplifie fortement le routage qui suit.
- Etape 1 : identifier tous les rails d'alimentation et tous les types de signaux
Recensez tous les rails de tension presents sur la carte, comme 5V, 3,3V, 1,5V, 1,2V_Core et 1,8V_DDR, ainsi que tous les signaux critiques, comme les lignes 50Ω single-ended, les paires differentielles 100Ω, les signaux analogiques et les horloges.
- Etape 2 : choisir le bon nombre de couches et la bonne structure de stackup
Le nombre de couches depend de la densite de signaux, du nombre de rails de puissance et du budget du projet. Pour un **mixed signal pcb layout** qui impose un split plane, 4 couches constituent le minimum raisonnable, tandis que 6 ou 8 couches offrent beaucoup plus de flexibilite. HILPCB propose des bibliotheques de stackup standard et prend egalement en charge les structures personnalisees. Des conseils complementaires sont disponibles sur notre page des PCB multicouches.
- Etape 3 : repartir les plane layers et les signal layers
La regle centrale est la suivante : toute couche portant des signaux rapides doit etre adjacente a une reference plane continue. En pratique, un plan GND constitue generalement une meilleure reference qu'un plan VCC, car il est plus large et plus continu.
- Etape 4 : planifier les zones de split
Sur la couche d'alimentation, il faut definir les zones correspondant a chaque tension selon le placement physique. Sur la couche de masse, on delimite les zones AGND et DGND. Le fosse entre deux zones ne doit pas etre excessivement large ; 15-20 mil suffisent generalement, a condition que la coupure electrique soit reelle.
Le tableau suivant compare un stackup 4 couches typique a un stackup 6 couches typique afin d'illustrer la logique de planification des split planes.
Options de stackup PCB : comparaison detaillee 4 couches vs 6 couches
| Critere | Solution classique 4 couches | Solution 6 couches haute performance |
|---|---|---|
| Topologie du stackup | L1: Signal (Top) L2: GND (continu) L3: Power (segmente) L4: Signal (Bottom) | L1: Signal (Top) | L2: GND L3: Signal interne 1 L4: Signal interne 2 L5: Power (segmente) | L6: GND |
| Avantages |
|
|
| Defis principaux | Risque sur le retour de courant : les signaux de L4 prennent la couche L3 comme reference. Si L3 est segmentee, traverser cette zone peut provoquer une forte emission EMI et des discontinuities d'impedance. | Impact cout : par rapport a une carte 4 couches, le cout de fabrication augmente en general de 30%-50% et les exigences de precision de lamination sont plus strictes. |
| Applications recommandees | Electronique grand public et cartes MCU de vitesse moyenne ou basse. | Circuits numeriques rapides, front-end RF et servo-drives hautes performances. |
Placement des composants et partitionnement fonctionnel
Le placement conditionne le routage. Dans une conception a split plane, le partitionnement physique est essentiel.
- Placement modulaire par fonction : divisez la carte en zones logiques, comme la zone CPU et DDR, la conversion de puissance, l'acquisition analogique et les interfaces.
- La masse suit la zone : les composants doivent etre places au-dessus de leur zone de masse de reference. Par exemple, les composants analogiques comme les amplificateurs operationnels, ADC et capteurs doivent etre implantes au-dessus de l'AGND.
- Gestion des composants entre deux zones : les composants qui doivent relier plusieurs zones, comme les convertisseurs AD/DA, doivent etre places sur la ligne de separation AGND/DGND, avec une coherence stricte entre la disposition des broches et le placement physique.
- Connexion de masse en un seul point : si AGND et DGND doivent etre relies, ce qui est generalement necessaire, cette liaison doit etre realisee en un point unique, sous l'ADC ou le DAC, au moyen d'une resistance 0 ohm, d'une ferrite bead ou d'un court-circuit direct. Ce point doit rester l'unique connexion entre les deux domaines de masse.
Strategie de routage differenciee pour les signaux rapides, l'alimentation et l'analogique
Une fois le placement termine, le routage doit adopter des regles differentes selon la nature du signal, sans jamais oublier la presence des split planes.
Signaux rapides et paires differentielles
Les signaux rapides sont les plus sensibles au chemin de retour. Il faut donc respecter les regles suivantes :
- Interdiction de traverser directement une split gap : aucune ligne rapide, en particulier les horloges et les paires differentielles mentionnees dans les bases des paires differentielles, ne doit franchir directement une coupure du plan de reference.
- Contournement ou pontage : si un franchissement est inevitable, il faut soit contourner la zone pour garder la piste au-dessus de la meme reference plane, soit ajouter un stitching capacitor de 0.01uF a 0.1uF afin de fournir un chemin de retour a faible impedance.
Signaux analogiques et guard traces
Les lignes analogiques sensibles demandent une protection supplementaire contre le bruit numerique.
- Utiliser le
guard trace design: on place des traces de garde reliees a AGND de chaque cote d'une ligne analogique sensible. Cela forme un ecran qui reduit le couplage capacitif depuis les lignes numeriques voisines. Ces guard traces doivent etre connectees regulierement au plan AGND par des vias.
Routage de puissance
- Fanout depuis le power layer : pour des composants denses comme les BGA, l'alimentation et la masse remontent souvent des split planes internes jusqu'aux pads via des vias.
- Topologie en etoile : pour les sorties de PMIC, il est prefere d'adopter une topologie en etoile, en routant des lignes d'alimentation independantes vers chaque bloc fonctionnel afin de limiter les interactions entre charges.
Verification combinee DRC, SI et PI
Une fois la conception terminee, la verification devient la derniere ligne de defense.
DRC (Design Rule Check) : un DRC classique controle surtout des regles physiques comme les espacements et les largeurs de piste. Il est donc utile de mettre en place un modele de regles drc pcb specifique, ou au minimum une verification manuelle, afin de confirmer :
- qu'aucune ligne de signal ne traverse une split gap ;
- qu'il n'existe aucune autre liaison entre AGND et DGND que la connexion unique prevue ;
- que les guard traces sont suffisamment reliees a la masse.
Simulation SI/PI : des outils comme Ansys SIwave ou HyperLynx permettent de visualiser le chemin de retour lorsqu'un signal approche ou traverse une zone segmentee, et de quantifier les effets sur l'eye diagram, le jitter et le bruit d'alimentation.
Revue DFM par HILPCB : avant d'envoyer les fichiers en fabrication, une verification design for manufacturability est vivement recommande. Les ingenieurs HILPCB peuvent verifier si votre stackup, votre implementation de split plane et vos regles de routage sont reellement compatibles avec le procede industriel, puis proposer des optimisations avant lancement en production.
Check-list cle pour le plane design et le routage rapide
| Point de controle | Objectif de validation | Outils et methodes |
|---|---|---|
| Controle des franchissements de split | Principe de zero crossing : les paires differentielles rapides et les horloges ne doivent jamais traverser directement une coupure du plan de reference afin d'eviter les sauts d'impedance et les EMI. | Regles DRC EDA, inspection visuelle manuelle, simulation SI avec CST/Sigrity |
| Topologie de connexion du plan de masse | Isolation analogique et numerique : AGND et DGND doivent etre relies uniquement au point unique prevu ou via la ferrite bead definie. | Analyse de connectivite netlist, controle des boucles de masse multipoints en haute frequence |
| Verification de l'impedance dynamique | Tolerance d'impedance : lors du passage entre differentes zones de puissance, la variation d'impedance caracteristique doit rester dans ±10%. | Solveur de champ 2D/3D, systeme HILPCB d'adaptation d'impedance |
| Analyse des goulets d'etranglement du power plane | Capacite de courant : il faut eliminer les ponts trop etroits entre zones segmentees afin qu'ils supportent le courant de pointe et limitent la chute de tension continue. | Simulation PI de chute DC, analyse de densite thermique |
Comment preparer les design files et les livrables de fabrication
Une documentation de fabrication claire et complete est indispensable pour garantir que le design sera produit fidelement. Cette partie peut etre vue comme un guide de documentation pcb compact.
- Gerber Files : tous les fichiers graphiques des couches cuivre, soldermask, serigraphie, perçage et couches associees.
- IPC-356 Netlist : utilisee par l'usine pour le test electrique de la carte nue afin de verifier l'absence d'ouverture et de court-circuit.
- Fabrication Drawing : il s'agit du plan de reference transmis a l'usine. Il doit preciser clairement :
- le stackup : type de chaque couche, materiau tel que FR-4 TG170, epaisseur de cuivre et epaisseur dielectrique ;
- les exigences d'impedance : quelles lignes sont en impedance controlee et quelle est la valeur cible, par exemple 100Ω ±10% ;
- le materiau et la finition de surface : par exemple HASL sans plomb ou ENIG ;
- les procedes speciaux : tels que blind and buried vias, via-in-pad et autres technologies particulières.
- BOM et Pick & Place files : indispensables pour l'approvisionnement des composants et la SMT assembly, afin que chaque composant ait la bonne reference, le bon package et la bonne position. C'est particulierement important pour les projets de prototype assembly.
En tant que fabricant de PCB de reference, HILPCB ne se limite pas a produire les cartes. Nous pouvons aussi intervenir en profondeur dans votre processus de conception. Nous proposons :
- Stackup avance et controle d'impedance : plus de 30 materiaux courants sont disponibles en stock, ce qui permet de mettre en oeuvre des stackups precis et un controle d'impedance strict jusqu'a ±5%. Des rapports TDR peuvent etre fournis pour chaque lot de cartes rapides.
- Procedes de fabrication de precision : nous prenons en charge HDI, rigid-flex, heavy copper et d'autres technologies avancees afin de repondre a un large eventail d'applications.
- Service one-stop : de la fabrication PCB a l'approvisionnement des composants et a l'assemblage SMT, HILPCB fournit une solution complete de type turnkey pour simplifier la supply chain.
Comment progresser en continu grace aux design reviews et aux retours de production HILPCB
Pour conclure, il faut rappeler que le PCB design n'est jamais un travail isole. C'est un processus iteratif etroitement lie a la fabrication.
Travailler avec un fabricant experimente comme HILPCB permet d'obtenir un retour extremement precieux. Une fois la commande lancee, nos ingenieurs realisent une revue complete DFM et DFA. Cette revue ne se limite pas aux largeurs de piste et aux espacements, mais porte egalement sur des details tels que :
- le cuivre dans les zones segmentees est-il trop fragmente, avec un risque de voilage de la carte ?
- le point de pontage entre AGND et DGND est-il suffisamment robuste ou risque-t-il de casser pendant la gravure ?
- les lignes a impedance controlee disposent-elles reellement du plan de reference prevu ?
Cette interaction vertueuse entre conception et fabrication permet a votre equipe de progresser rapidement. Du prototype a la serie, chaque retour d'experience devient une base solide pour eviter les risques futurs et ameliorer a la fois les performances et les couts.
Resume
Maitriser l'esprit d'un split plane design guide, c'est passer du simple traceur de pistes au veritable concepteur systeme. Les points essentiels a retenir sont les suivants :
- Clarifier l'objectif : on segmente pour isoler, mais il faut toujours surveiller l'impact sur le chemin de retour.
- Planifier avant de router : un bon stackup et un bon placement representent deja la moitie de la reussite.
- Router avec discipline : aucun signal rapide ne doit traverser une split zone sans precaution ; les ponts et guard structures doivent etre utilises correctement.
- Fermer la boucle de verification : DRC, simulation et revue DFM professionnelle doivent etre combines pour eliminer les problemes des la phase de conception.
J'espere que ce guide dissipera les doutes autour du split-plane design. Si vous faites face a un probleme de conception complexe, n'hesitez pas a contacter l'equipe technique de HILPCB. Nous serons ravis de partager notre experience pour vous aider a reussir.
Conclusion
En resume, cet article s'appuie sur un split plane design guide pour expliquer de maniere systematique la logique de conception PCB, la planification du stackup, le routage et les points de verification DRC. Grace a des check-lists et a des exemples concrets, les nouveaux ingenieurs disposent d'une base claire pour monter en competence rapidement. En appliquant rigoureusement ces points de controle et en impliquant tres tot l'equipe DFM/DFA de HILPCB, votre equipe pourra mieux maitriser les risques lies a la conception, aux materiaux et aux essais, tout en accelerant la livraison des prototypes et de la production en serie.