Прототип подложки CoWoS для AI-чипов: высокоскоростные соединения, корпусирование и проектирование substrate PCB

Стремительный рост искусственного интеллекта и высокопроизводительных вычислений (HPC) заставляет разработчиков искать способы увеличения вычислительной плотности уже за пределами возможностей классического масштабирования по закону Мура. Поэтому ключевую роль в современных ускорителях начинает играть усовершенствованное корпусирование полупроводников. Одной из наиболее востребованных архитектур стала технология TSMC CoWoS (Chip-on-Wafer-on-Substrate), позволяющая объединять высокопроизводительную системную логику SoC и память с высокой пропускной способностью HBM.

В основе такой конструкции находится прототип подложки CoWoS — элемент, который нельзя рассматривать как обычную печатную плату. По сути, это сверхплотная межсоединительная инфраструктура микронного масштаба, через которую проходят огромные массивы высокоскоростных сигналов, линии питания и токи, необходимые для выполнения триллионов операций. Ошибка в топологии, импедансе, тепловом расчете или технологии изготовления подложки способна ограничить характеристики всего AI-чипа независимо от возможностей самого кристалла.

С инженерной точки зрения успешная разработка прототипа подложки CoWoS требует одновременной проработки целостности сигналов (SI), целостности питания (PI), отвода тепла, выбора материалов, технологичности производства и подтверждения надежности. Для проектировщика AI-ускорителя, системного архитектора или разработчика аппаратной части понимание этих факторов критично еще до передачи проекта в производство. Не менее важно выбрать изготовителя, способного обеспечить требуемые микронные допуски не только на единичном образце, но и при дальнейшем масштабировании выпуска.

Что представляет собой прототип подложки CoWoS и зачем он нужен?

Подложка CoWoS занимает особое место в структуре AI-модуля и по сложности значительно превосходит традиционную печатную плату, включая типичную подложку для интегральных схем. Она представляет собой органический высокоплотный межсоединительный слой, расположенный между кремниевым интерпозером и конечной системной материнской платой.

У такой подложки две основные задачи:

1. Перераспределение соединений: микроконтакты на кремниевом интерпозере имеют шаг микронного уровня, поэтому напрямую вывести их на обычную PCB невозможно. Несколько тонкопроводящих слоев перераспределения RDL внутри подложки постепенно увеличивают шаг соединений и выводят их к более крупному BGA, пригодному для сопряжения с внешней системой.
2. Передача питания и механическая опора: подложка должна подавать стабильное питание с минимальным уровнем шумов на расположенные выше кристаллы SoC и HBM, одновременно обеспечивая механическую жесткость и снижая риск повреждения дорогостоящего кремния из-за механических и термомеханических напряжений.

Типичный прототип подложки CoWoS может изготавливаться с применением материалов с малыми потерями, например ABF (Ajinomoto Build-up Film), содержать десятки сигнальных и питающих слоев и использовать ширину проводника и зазор микронного диапазона. Если модуль предназначен для серверов, стабильность подложки CoWoS для дата-центров становится одним из определяющих факторов общей эксплуатационной надежности оборудования.

Как сохранить целостность сигналов при передаче триллионов бит данных?

В архитектуре CoWoS интерфейсы между HBM3/3e и SoC могут включать тысячи параллельных линий передачи данных, обеспечивая суммарную пропускную способность в несколько Tb/s. При таких скоростях даже малозаметная неоднородность геометрии проводника, перехода или диэлектрика способна ухудшить форму сигнала и привести к ошибкам передачи. Поэтому при разработке высокоскоростной подложки CoWoS задача обеспечения целостности сигналов (SI) рассматривается в числе первых.

Критически важны следующие параметры:

• Контроль импеданса: волновое сопротивление сигнальных трактов необходимо удерживать вблизи заданного значения, например 50 Ω, с очень небольшим допуском. Для этого на производстве требуется контролировать Dk материала, толщину диэлектрических слоев и меди, а также фактическую ширину проводников. Контроль импеданса подложки CoWoS непосредственно определяет качество высокоскоростной передачи: отклонение от расчетных значений усиливает отражения и уменьшает раскрытие глазковой диаграммы.
• Перекрестные помехи: при высокой плотности трассировки электромагнитная связь соседних проводников неизбежна. Для ее ограничения корректируют расстояния между линиями, предусматривают экранирование землей и грамотно распределяют сигнальные цепи по слоям.
• Вносимые потери: диэлектрические и проводниковые потери ослабляют сигнал по мере прохождения трассы. Поэтому предпочтительны материалы со сверхнизкими потерями, включая ABF. Дополнительно оптимизируют конструкцию переходных отверстий; например, удаление лишней части перехода обратным сверлением позволяет заметно улучшить характеристики на высоких частотах.
• Временное согласование и перекос: в параллельных интерфейсах типа HBM сигналы должны приходить к приемнику практически синхронно. Необходимо точно согласовывать длины трасс и учитывать различную скорость распространения сигнала на разных слоях.

При сопровождении проектов высокоскоростных печатных плат HilPCB PCB Factory (HILPCB) применяет совместное моделирование SI/PI. Такой подход позволяет увязать расчетные требования с реальными производственными допусками и контролировать характеристики тракта от проектирования до готового изделия.

Как спроектировать стабильную сеть питания для AI-кристалла мощностью в сотни ватт?

Современный AI-процессор способен потреблять сотни ватт, причем ток нагрузки меняется очень быстро и с большой амплитудой. Если сеть распределения питания PDN спроектирована неправильно, на кристалле возникает просадка напряжения из-за IR Drop. Результатом могут стать вычислительные ошибки, нестабильность либо полный отказ системы. Поэтому проектирование PDN — еще один базовый этап разработки прототипа подложки CoWoS.

Основные методы оптимизации PDN:

• Низкоимпедансные пути питания: внутри подложки предусматривают несколько выделенных плоскостей питания и земли, формируя широкие непрерывные контуры тока с минимальным импедансом. На наиболее нагруженных участках увеличение толщины меди снижает сопротивление постоянному току.
• Сеть развязывающих конденсаторов: номиналы и расположение конденсаторов рассчитываются так, чтобы перекрыть диапазон от низких до высоких частот. При резком изменении тока они работают как локальные накопители энергии, быстро компенсируя переходный процесс и стабилизируя напряжение.
• Совместное проектирование корпуса и подложки: нельзя оптимизировать PDN только внутри одного компонента конструкции. Необходимо совместно моделировать корпус микросхемы, несущую подложку и системную материнскую плату, снижая импеданс по всей цепи подачи питания.
• Защита сигнальных цепей от шумов питания: расположение сигнальных слоев и плоскостей питания должно исключать избыточную передачу шумов PDN в высокоскоростные сети. Это также необходимо для устойчивого контроля импеданса подложки CoWoS.

Какие ошибки наиболее опасны при выборе материалов и структуры слоев?

Структура слоев CoWoS определяет сразу три группы характеристик: электрические параметры, тепловой режим и механическую стабильность. Даже небольшая ошибка на этом этапе может привести к браку всей серии прототипов.

Особого внимания требуют следующие аспекты:

• Симметрия: чтобы ограничить коробление при изготовлении и последующей сборке, структура должна оставаться строго симметричной по толщине диэлектрика, толщине меди и распределению металлизации. Коробление непосредственно влияет на выход годных при сборке подложки CoWoS.
• RDL и технология микропереходов: тонкие слои перераспределения обычно формируют с применением SAP или mSAP, что позволяет получать элементы микронного размера. Соединение между слоями выполняют лазерными Microvia. Надежность таких переходов, особенно в структурах с переходами, установленными друг над другом, является одним из основных критериев надежности подложки CoWoS.
• Подбор материалов: предпочтение отдается ABF и другим современным материалам с низкими CTE, Dk и Df. Коэффициент теплового расширения должен быть согласован с кремнием, чтобы уменьшить напряжения, возникающие из-за различий в тепловом расширении, и обеспечить длительный срок службы изделия.
• Непрерывность опорных плоскостей: каждой высокоскоростной линии требуется непрерывная опорная плоскость земли или питания. Разрыв или щель в ней вызывает скачок импеданса и дополнительные отражения сигнала.

Производственные возможности HILPCB в области HDI-плат и подложек для интегральных схем позволяют реализовывать сложные структуры слоев и высокоточные микропереходы, создавая технологическую базу для изготовления прототипов CoWoS.

Как эффективно отводить огромное количество тепла от AI-кристалла?

Для AI-ускорителя охлаждение напрямую связано с производительностью и сроком службы. При мощности 700W или даже 1000W плотность теплового потока может быть чрезвычайно высокой. Если тепло не отвести достаточно быстро, процессор начнет снижать рабочую частоту из-за перегрева либо получит необратимое повреждение. В общей тепловой цепочке подложка CoWoS выполняет роль важного промежуточного звена между кремнием и остальной системой охлаждения.

На практике применяют несколько основных подходов:

• Совместное тепловое моделирование: еще на этапе проектирования выполняют системный расчет, охватывающий кристалл, интерпозер, несущую подложку, теплораспределительную крышку или радиатор и TIM. Это позволяет заранее определить зоны локального перегрева и распределение температуры.
• Оптимизация теплопроводящих путей внутри подложки: плотные Thermal Vias и более толстые медные плоскости формируют вертикальные и горизонтальные каналы теплопередачи, позволяя быстрее отводить энергию к нижней стороне подложки.
• Современные охлаждающие материалы: применение Vapor Chamber либо TIM с более высокой теплопроводностью заметно улучшает отвод тепла. При выборе материалов необходимо учитывать и собственную теплопроводность диэлектрика подложки.
• Проектирование с учетом дата-центра: при разработке подложки CoWoS для дата-центров необходимо учитывать воздушные потоки внутри серверной стойки и параметры жидкостного охлаждения, чтобы конструкция подложки соответствовала тепловой архитектуре всей системы.

От проекта к производству: как преодолеть разрыв между расчетом и DFM?

Даже идеальная по результатам моделирования конструкция прототипа подложки CoWoS не имеет практической ценности, если ее невозможно стабильно и экономически оправданно изготовить. Именно поэтому проектирование с учетом технологичности, или DFM, должно начинаться не после завершения трассировки, а значительно раньше.

К основным факторам DFM относятся:

• Соответствие реальным возможностям процесса: разработчик должен знать ограничения выбранного производства — минимальную ширину проводника и зазор, минимальный диаметр сверления, точность совмещения при ламинировании и другие параметры. Проектировать необходимо с достаточным технологическим запасом.
• Мультиплицирование на производственной панели: несколько подложек размещаются на общей панели, что повышает эффективность производства. Правильная компоновка улучшает коэффициент использования материала и помогает распределять механические напряжения, уменьшая коробление.
• Проектирование точек контроля: необходимо заранее предусмотреть достаточное количество тестовых площадок для электрической проверки, например методом летающих щупов, и подтверждения целостности всех электрических цепей.
• Раннее взаимодействие с производителем: привлечение HILPCB к анализу проекта до его окончательного выпуска и соблюдение требований DFM позволяют избежать дорогостоящей переработки на поздней стадии. HILPCB выполняет бесплатную DFM-проверку, помогая обнаружить и устранить потенциальные производственные риски до запуска заказа.

Как подтвердить длительную надежность подложки в жестких условиях эксплуатации?

AI-ускоритель может эксплуатироваться в течение многих лет, проходя огромное количество циклов включения и выключения и длительно работая при повышенной температуре. Поэтому надежность подложки CoWoS должна подтверждаться не только первоначальной электрической проверкой, но и испытаниями, моделирующими длительную эксплуатацию.

Проверка надежности обычно проводится с учетом отраслевых стандартов IPC и JEDEC и включает жесткие испытания окружающей средой:

• Температурное циклирование (TCT): многократные переходы между экстремальными температурами, например от -40°C до 125°C, позволяют оценить влияние различий теплового расширения на микропереходы и паяные соединения. Испытание выявляет риск трещин Microvia и разрушения паяных контактов.
• Высокоускоренное стрессовое испытание (HAST): материал подвергается воздействию высокой температуры, влажности и давления, благодаря чему ускоряется процесс старения и оцениваются влагостойкость и долговременная химическая стабильность.
• Механический удар и вибрация: испытания воспроизводят нагрузки, возможные при транспортировке и эксплуатации, и позволяют проверить прочность конструкции и механическую надежность паяных соединений.

Такие испытания помогают обнаружить слабые места не только в конструкции, но и непосредственно в производственном процессе, после чего параметры могут быть скорректированы до достижения требуемого уровня долговременной стабильности.

Сборка подложки CoWoS: последний критический этап

После изготовления самой подложки начинается сборка подложки CoWoS с кремниевыми компонентами. Именно на этом этапе отдельные элементы превращаются в работоспособный вычислительный модуль. По точности оборудования и требованиям к контролю процесса это одна из наиболее сложных операций во всей технологической цепочке.

Основные этапы и связанные с ними риски:

1. Установка шариков BGA: на нижней стороне подложки необходимо точно сформировать тысячи паяных шариков для соединения с системной материнской платой. Высота шариков и их копланарность должны выдерживаться в жестких пределах.
2. Монтаж интерпозера и кристаллов: кремниевый интерпозер, SoC и HBM устанавливаются на подложку высокоточным оборудованием Flip-Chip. Требуемая точность совмещения находится на микронном уровне.
3. Оплавление: пайка проводится по строго контролируемому температурному профилю. Неправильно подобранный режим способен вызвать дефекты соединений либо тепловое повреждение кремния. Именно во время оплавления особенно сильно проявляется влияние коробления подложки.
4. Заполнение компаундом: пространство между кристаллом и подложкой заполняется эпоксидным Underfill, после чего материал отверждается. Он перераспределяет термомеханические напряжения, защищает микроразмерные соединения и существенно повышает надежность модуля.
5. Финальное тестирование и инспекция: внутренние соединения проверяются рентгеновскими методами, после чего проводятся функциональные испытания для подтверждения электрических характеристик.

Помимо изготовления сложных подложек, HILPCB через партнерскую производственную сеть предоставляет комплексные услуги SMT-монтажа и сборки прототипов. Такой подход позволяет организовать поставку от голой платы до готового модуля SiP (System-in-Package), одновременно сокращая число участников цепочки поставок и упрощая управление проектом.

Заключение: для CoWoS важны не отдельные процессы, а их инженерная согласованность

Успешный прототип подложки CoWoS — результат системного проектирования, где нельзя отдельно оптимизировать только сигналы, питание или тепловой режим. Целостность сигналов SI, целостность питания PI, температурный баланс, свойства материалов, микронная геометрия и возможности производства должны рассматриваться как взаимосвязанная система. От первой версии структуры слоев до полностью собранного функционального модуля каждый этап требует высокой точности, а одна слабая технологическая операция способна задержать или полностью сорвать программу разработки.

Для рынка AI-ускорителей, где сроки обновления аппаратных платформ постоянно сокращаются, особенно важен производственный партнер, способный быстро подключаться к инженерному анализу и поддерживать проект от прототипа до дальнейшего масштабирования. HILPCB сочетает опыт изготовления IC-подложек и высокоплотных межсоединений с технологиями точного производства и комплексным контролем качества. Такой подход помогает разработчикам перенести перспективную архитектуру AI-модуля из расчетной модели в реальное изделие без потери заложенных электрических, тепловых и механических характеристик.

Если вашему проекту требуется прототип подложки CoWoS для высокоскоростного соединения AI-процессора, HBM и системной платы, свяжитесь с HILPCB. Инженерная команда поможет оценить технологичность конструкции, подобрать производственную структуру и подготовить проект к изготовлению и последующей сборке нового поколения AI-модулей.