Высокоскоростная печатная плата материнской платы AI-сервера: Преодоление проблем высокоскоростных межсоединений печатных плат объединительных плат AI-серверов

Углубленный анализ основных технологий высокоскоростных печатных плат материнских плат AI-серверов, охватывающий целостность высокоскоростных сигналов, тепловое управление и проектирование питания/межсоединений, чтобы помочь вам создавать высокопроизводительные печатные платы объединительных плат AI-серверов.

technology21 июня 2025 г.13 мин чтения

С взрывным ростом генеративного ИИ, больших языковых моделей (LLM) и высокопроизводительных вычислений (HPC) объем трафика данных внутри центров обработки данных стремительно увеличивается с беспрецедентной скоростью. Чтобы удовлетворить огромные потребности в обмене данными между ускорителями ИИ (такими как GPU и TPU), архитектуры серверов развиваются в сторону увеличения плотности и пропускной способности. В основе этой эволюции высокоскоростная печатная плата материнской платы AI-сервера (обычно относящаяся к объединительным платам или промежуточным платам) играет критически важную роль. Она является не только физической основой, соединяющей вычислительные, запоминающие и сетевые дочерние платы, но и ключевым путем для высокоскоростных шин следующего поколения, таких как PCIe 5.0/6.0 и CXL. Проектирование и производство стабильной высокоскоростной печатной платы материнской платы AI-сервера является высшим испытанием целостности сигнала, целостности питания, теплового менеджмента и технологичности. Являясь сердцем систем межсоединений центров обработки данных, проектирование и производство объединительных плат AI-серверов напрямую определяют потолок производительности и надежность всей системы. Любой незначительный дефект проектирования или производственный брак может быть бесконечно увеличен при триллионах передач данных в секунду, что приводит к замедлению работы системы или даже к сбоям. Поэтому сотрудничество с опытными производителями, такими как Highleap PCB Factory (HILPCB), с ранних стадий проектирования имеет решающее значение для обеспечения успеха проекта. В этой статье будут рассмотрены основные проблемы и ключевые технологии создания высокопроизводительных объединительных плат AI-серверов с точки зрения системного инженера.

Почему проектирование стека слоев критически важно для объединительных плат AI-серверов?

В высокоскоростном проектировании цифровых схем печатная плата - это не просто носитель для соединения компонентов, это само по себе сложное пассивное устройство. Проектирование стека слоев печатной платы материнской платы AI-сервера является основой всего проекта, напрямую влияя на контроль импеданса, перекрестные помехи сигнала, стабильность сети питания и производительность EMI/EMC. Хорошо спроектированный стек слоев - это первый шаг к достижению превосходного качества печатной платы материнской платы AI-сервера.

Объединительные платы AI-серверов обычно имеют чрезвычайно большое количество слоев (20-40 слоев и более) для размещения плотных высокоскоростных дифференциальных пар, сложных сетей распределения питания (PDN) и управляющих сигналов. При проектировании стека слоев печатной платы материнской платы AI-сервера необходимо учитывать следующие факторы:

Выбор материала: По мере того как скорости сигнала возрастают с 16 ГТ/с для PCIe 4.0 до 64 ГТ/с для PCIe 6.0, потери сигнала становятся основным узким местом. Должны использоваться ламинатные материалы со сверхнизкими потерями (ULL) или экстремально низкими потерями (ELL), такие как Tachyon 100G и Megtron 6/7/8. Эти материалы характеризуются более низкими диэлектрическими проницаемостями (Dk) и коэффициентами рассеяния (Df), эффективно уменьшая затухание сигнала во время передачи.
Контроль импеданса: Высокоскоростные дифференциальные пары (например, линии PCIe/CXL) очень чувствительны к непрерывности импеданса. Конструкция стека должна точно планировать толщину диэлектрика и ширину трассы между сигнальными слоями и опорными плоскостями (GND/PWR), чтобы обеспечить контроль дифференциального импеданса (обычно 85 Ом или 100 Ом) в пределах допуска ±5%.
Подавление перекрестных помех: Оптимизируя размещение сигнальных слоев относительно слоев заземления и увеличивая расстояние между сигнальными парами (следуя правилу 3W/5W), можно эффективно подавлять ближние перекрестные помехи (NEXT) и дальние перекрестные помехи (FEXT). Стратегическое расположение стриплайновых и микрополосковых структур в стеке является ключом к контролю перекрестных помех.
Целостность питания (PI): Стек должен включать несколько крупноплощадных плоскостей питания и заземления для создания PDN с низким импедансом. Тесная связь между этими плоскостями образует естественную планарную емкость, обеспечивая стабильное питание высокоскоростных чипов. Оптимизированная конструкция стека объединительной платы (backplane-pcb) обеспечивает наилучший баланс между производительностью, стоимостью и технологичностью.

Как решать проблемы целостности высокоскоростных сигналов в эпоху PCIe 5.0/6.0?

Когда скорости сигналов достигают 32 ГТ/с (PCIe 5.0) и 64 ГТ/с (PCIe 6.0), проблемы целостности сигнала (SI) становятся исключительно заметными. На высокоскоростных печатных платах материнских плат AI-серверов сигналы должны проходить через многочисленные неоднородности, такие как разъемы, переходные отверстия и трассы, каждая из которых может стать узким местом производительности.

Основные проблемы SI включают:

Вносимые потери (Insertion Loss): Ослабление энергии сигнала вдоль тракта передачи. Это в основном вызвано диэлектрическими потерями и потерями в проводнике (скин-эффект). В дополнение к выбору материалов с низкими потерями, для уменьшения потерь в проводнике требуются более широкие трассы и финишные покрытия (такие как ENEPIG вместо ENIG).
Отражение: Вызвано рассогласованием импедансов. Разъемы, переходные отверстия, контактные площадки BGA и другие неоднородности импеданса могут приводить к отражениям сигнала, ухудшая глазковую диаграмму.
Перекрестные помехи (Crosstalk): Электромагнитная связь между соседними сигнальными линиями. В плотно разведенных объединительных платах перекрестные помехи являются одной из основных причин ошибок данных.
Эффекты переходных отверстий (Via Effects): Оставшийся участок переходного отверстия (stub) может создавать резонанс, вызывая сильное затухание сигнала на определенных частотах и образуя "смертельные ловушки". Для высокоскоростных сигналов обратное сверление (back-drilling) почти обязательно, так как оно точно удаляет неиспользуемую часть переходного отверстия.

Для решения этих проблем инженеры-разработчики должны полагаться на передовые инструменты электромагнитного моделирования (такие как Ansys HFSS или Cadence Clarity) для полнофункционального моделирования и симуляции всей цепи - от разъемов и трасс печатной платы до принимающих чипов - чтобы точно предсказывать и оптимизировать производительность SI.

Ключевые стратегии оптимизации целостности высокоскоростных сигналов

Точный контроль импеданса: Строго управляйте шириной трассы, толщиной диэлектрика и толщиной меди для обеспечения непрерывности импеданса по всей линии связи, поддерживая допуски в пределах ±5%.
Применение материалов с низкими потерями: Используйте материалы со сверхнизкими потерями, такие как Megtron 7 или Tachyon 100G, чтобы фундаментально снизить диэлектрические потери.
Обратное сверление (Back-Drilling): Удаляйте нефункциональные участки (stubs) в переходных отверстиях для устранения высокочастотного резонанса - критически важный процесс для обеспечения качества сигнала на скоростях PCIe 5.0 и выше.

Оптимизированный дизайн переходных отверстий (Via): Используйте меньшие контактные площадки и анти-площадки для уменьшения паразитной емкости в переходных отверстиях и обеспечения более плавных обратных путей для сигналов.

Выбор финишного покрытия поверхности: Применяйте финишные покрытия поверхности, такие как ENEPIG (химическое никелирование, химическое палладирование, иммерсионное золочение) или DIG (прямое иммерсионное золочение), чтобы минимизировать дополнительные потери, вызванные скин-эффектом на высокочастотных сигналах.

## Стратегии оптимизации переходных зон между разъемами объединительной платы и переходными отверстиями

В высокоскоростных межсоединениях разъемы и переходные отверстия печатных плат являются двумя наиболее уязвимыми точками. Объединительные платы AI-серверов обычно используют высокоплотные ортогональные разъемы или разъемы типа "плата-плата", где дизайн переходной зоны контактов (pin) оказывает решающее влияние на целостность сигнала.

Область вывода разъема: Трассировка от контактов разъема к внутренним трассам печатной платы чрезвычайно плотная. При проектировании требуется тщательная оптимизация, чтобы избежать острых углов и чрезмерно узких ширин трасс. Использование микропереходных отверстий по технологии HDI PCB (HDI-pcb) может эффективно снизить загруженность в области вывода.
Оптимизация переходных отверстий:
- Анти-площадка: Размер зазора вокруг переходных отверстий на опорных плоскостях должен быть оптимизирован. Недостаточный размер анти-площадки увеличивает паразитную емкость, в то время как чрезмерный нарушает непрерывность обратного пути.
Сшивающие переходные отверстия: Стратегическое размещение заземляющих переходных отверстий вокруг высокоскоростных переходных отверстий обеспечивает низкоиндуктивный обратный путь для сигналов и подавляет электромагнитные помехи.
Контроль глубины обратного сверления: Точность глубины обратного сверления критически важна. Недостаточное сверление оставляет "пеньки", в то время как чрезмерное сверление может повредить сигнальные слои. Опытные производители, такие как HILPCB, могут контролировать допуски глубины обратного сверления в пределах +/- 50 мкм.

Как спроектировать эффективную сеть распределения питания (PDN) для сотен ампер?

Графические процессоры и ASIC в серверах ИИ потребляют огромную мощность, при этом требования к току одного чипа достигают сотен или даже тысяч ампер, а требования к пульсациям напряжения чрезвычайно строги. Являясь основным каналом для подачи питания от модулей к вычислительным картам, проектирование PDN объединительной платы сталкивается со значительными проблемами.

Снижение падения напряжения постоянного тока (IR-падение): Высокие токи вызывают значительные падения напряжения на медных слоях. Для решения этой проблемы часто применяется технология печатных плат с толстым медным покрытием (heavy-copper-pcb), использующая медную фольгу толщиной 6 унций (унц) или более для плоскостей питания и заземления. Кроме того, параллельное соединение нескольких слоев питания эффективно снижает сопротивление постоянному току PDN.
Контроль импеданса переменного тока: Для обработки переходных изменений нагрузки PDN должен поддерживать низкий импеданс в широком диапазоне частот. Это требует правильного размещения многочисленных развязывающих конденсаторов на объединительной плате, формируя полную иерархию конденсаторов от объемных электролитических до малых керамических конденсаторов.
Тепловое управление: Высокие токи генерируют значительное джоулево тепло в медных слоях. Проектирование PDN должно быть скоординировано с тепловым проектированием, используя моделирование для анализа плотности тока и распределения горячих точек, обеспечивая, чтобы температуры печатной платы оставались в безопасных пределах.

Обзор производственных возможностей высокопроизводительных объединительных плат HILPCB

Производственный параметр	Возможности HILPCB	Значение для объединительных плат AI-серверов
Максимальное количество слоев	64+ слоя	Соответствует сложным требованиям к трассировке высокоскоростных сигналов и слоев питания
Максимальная толщина меди	20 унций (внутренние/внешние слои)	Поддерживает передачу сотен ампер высокого тока, снижая падение IR
Максимальная толщина платы	12 мм	Обеспечивает высокую жесткость для поддержки больших, тяжелых разъемов и компонентов
Точность глубины обратного сверления	±0,05 мм	Точно удаляет остатки переходных отверстий, обеспечивая качество сигнала PCIe 5.0/6.0
Допуск контроля импеданса	±5%	Обеспечивает стабильность при передаче высокоскоростных дифференциальных сигналов

Каковы ключевые моменты в проектировании теплового менеджмента для объединительных плат AI-серверов?

Тепловой менеджмент является еще одним критически важным фактором для обеспечения долгосрочной стабильной работы AI-серверов. Плохо спроектированная высокоскоростная печатная плата материнской платы AI-сервера может стать тепловым узким местом для всей системы.

Определение источников тепла: Основные источники тепла включают силовые плоскости с высоким током, регуляторы напряжения (VRM) для высокоскоростных чипов и плотно расположенные области разъемов.
Создание эффективных путей рассеивания тепла:
- Термические переходные отверстия: Плотно располагайте термические переходные отверстия под тепловыделяющими компонентами для быстрой передачи тепла на внутренние слои заземления или питания печатной платы, которые затем отводят его к радиаторам или корпусу.
- Использование медной фольги для рассеивания тепла: Толстые медные слои являются не только отличными электрическими проводниками, но и эффективными теплопроводниками. Медные фольги большой площади на поверхности и внутренних слоях печатной платы могут эффективно отводить тепло от горячих точек.
- Выбор материала: Выбирайте материалы с высокими температурами стеклования (Tg), такие как Tg170℃ или Tg180℃, чтобы обеспечить сохранение хороших механических и электрических характеристик печатной платы даже в условиях высоких температур.

Ключевые методы тестирования для обеспечения качества печатных плат материнских плат AI-серверов

Для структурно сложных и дорогостоящих объединительных плат AI-серверов комплексное тестирование и валидация являются последней и наиболее критичной линией защиты при поставке высококачественной продукции. Опираться исключительно на визуальные проверки далеко не достаточно; необходимо применять передовые методы электрического тестирования и функциональной валидации для обеспечения качества печатных плат материнских плат AI-серверов.

Тест летающим зондом: Для прототипов и мелкосерийного производства тест летающим зондом является эффективным и гибким методом тестирования. Он устраняет необходимость в дорогостоящих оснастках типа "ложе из гвоздей", используя подвижные зонды для прямого контакта с контактными площадками и переходными отверстиями на печатной плате, обнаруживая обрывы и короткие замыкания. Для объединительных плат высокой плотности с малым шагом тест летающим зондом обеспечивает исключительно высокое покрытие тестирования.
Boundary-Scan/JTAG: После завершения SMT-монтажа объединительной платы многие критические точки подключения сигналов (например, шарики припоя BGA) становятся скрытыми и недоступными для традиционных зондов. Техника тестирования Boundary-Scan/JTAG использует встроенный в чип порт доступа к тестам (TAP) для неинвазивного обнаружения соединений между выводами чипа, качества пайки BGA и функциональности чипа.
Автоматическая оптическая инспекция (AOI) и Автоматическая рентгеновская инспекция (AXI): AOI используется для проверки дефектов размещения во время SMT, в то время как AXI может проникать в компоненты для исследования скрытых дефектов, таких как пустоты, перемычки и эффекты "head-in-pillow" в паяных соединениях BGA, QFN и других корпусов.

Сравнение ключевых технологий тестирования печатных плат

Технология тестирования	Цель тестирования	Основные преимущества	Применимая стадия
Тест летающим щупом (Flying Probe Test)	Голая плата	Отсутствие затрат на оснастку, высокая гибкость, подходит для прототипов и малых партий	Стадия производства
Boundary-Scan/JTAG	Собранная плата (PCBA)	Способен тестировать невидимые паяные соединения, такие как BGA, высокая степень покрытия	Тестирование после сборки
AXI (Рентген)	Собранная плата (PCBA)	Обнаруживает внутренние дефекты в паяных соединениях BGA (пустоты, эффект "голова-в-подушке")	Тестирование после сборки

Влияние высоконадежной SMT-сборки на производительность объединительной платы

Идеальная голая плата значительно ухудшит свои характеристики, если пройдет плохой процесс сборки. Процесс SMT-сборки для объединительных плат AI-серверов не менее сложен.

Контроль коробления: Объединительные платы серверов ИИ имеют огромные размеры, многослойную структуру и неравномерное распределение меди, что делает их очень склонными к короблению при высоких температурах пайки оплавлением. Чрезмерное коробление может привести к плохому качеству паяных соединений BGA или трудностям при установке запрессовываемых (press-fit) разъемов. Производители должны строго контролировать коробление путем оптимизации конструкции панелей, выбора подходящих материалов подложки и использования специализированных приспособлений.
Управление тепловой массой: Массивный размер и толстые медные слои означают, что объединительные платы обладают значительной тепловой массой. Температурный профиль пайки оплавлением должен быть точно откалиброван, чтобы обеспечить достижение всеми паяными соединениями (особенно вблизи крупных запрессовываемых разъемов) адекватных температур пайки, избегая при этом перегрева других теплочувствительных компонентов на плате.
Процесс запрессовки (Press-fit): Многие разъемы объединительных плат устанавливаются с использованием технологии запрессовки, что накладывает чрезвычайно жесткие допуски на диаметры отверстий печатных плат и качество стенок отверстий. Точные процессы сверления и металлизации являются основополагающими для обеспечения надежности запрессовываемых соединений.

Выбор поставщика, такого как HILPCB, который предлагает комплексные услуги от производства высокоскоростных печатных плат (high-speed-pcb) до монтажа SMT (smt-assembly), обеспечивает бесшовную интеграцию производственных и сборочных процессов, снижая риски на начальном этапе.

DFM/DFX: Обеспечение технологичности и надежности на этапе проектирования

Для высокоскоростных материнских плат серверов ИИ Design for Manufacturability (DFM) и Design for Excellence (DFX, охватывающий тестируемость, собираемость и т. д.) имеют решающее значение. Раннее сотрудничество с производителями печатных плат на этапе проектирования может предотвратить дорогостоящие доработки и задержки производства в дальнейшем.

Ключевые моменты проверки DFM включают:

Соотношение сторон: Глубокие и узкие переходные отверстия создают значительные проблемы для процессов металлизации. Конструкции должны избегать превышения пределов возможностей производителя по соотношению сторон.
Ширина/расстояние между дорожками: Убедитесь, что минимальная ширина и расстояние между дорожками соответствуют возможностям массового производства производителя, с достаточными проектными запасами.
Перемычка паяльной маски: Области с высокой плотностью выводов (например, BGA, разъемы) требуют достаточно широких перемычек паяльной маски для предотвращения образования перемычек припоя во время сборки.
Проектирование тестовых точек: Зарезервируйте тестовые точки для критических сигналов, чтобы облегчить отладку и проверку, включая необходимые порты доступа для тестовых цепей Boundary-Scan/JTAG.

Заключение

Создание успешной высокоскоростной печатной платы материнской платы AI-сервера - это сложная задача системной инженерии, требующая глубоких знаний как от проектных команд, так и от производственных партнеров в различных дисциплинах - материаловедении, электромагнитной теории, термодинамике и прецизионном производстве. От определяющего производительность стека печатной платы материнской платы AI-сервера до оптимизации целостности сигнала для решения проблем PCIe 6.0 и обеспечения надежности посредством тестов летающего зонда и контроля процессов SMT-монтажа, каждый шаг взаимосвязан и незаменим. С непрерывным развитием технологии ИИ требования к производительности серверных объединительных плат будут только расти. Выбор партнера, такого как HILPCB, который не только обладает передовыми производственными возможностями, но и предоставляет всестороннюю техническую поддержку - от анализа DFM и выбора материалов до окончательного тестирования и валидации - будет ключом к успеху на жестко конкурентном рынке. Если вы планируете свой следующий проект высокопроизводительных вычислений, немедленно свяжитесь с нашей инженерной командой. Давайте вместе решать проблемы высокоскоростных соединений и создавать стабильные, надежные высокоскоростные печатные платы материнских плат AI-серверов.